CN110544689B - 射频前端模块中有源器件和无源单晶器件及单片集成方法 - Google Patents
射频前端模块中有源器件和无源单晶器件及单片集成方法 Download PDFInfo
- Publication number
- CN110544689B CN110544689B CN201910809965.8A CN201910809965A CN110544689B CN 110544689 B CN110544689 B CN 110544689B CN 201910809965 A CN201910809965 A CN 201910809965A CN 110544689 B CN110544689 B CN 110544689B
- Authority
- CN
- China
- Prior art keywords
- single crystal
- electrode
- layer
- crystal layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 141
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000010354 integration Effects 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 238000002161 passivation Methods 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 225
- 239000011241 protective layer Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 239000010931 gold Substances 0.000 claims description 14
- 229910002601 GaN Inorganic materials 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 239000007772 electrode material Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910017083 AlN Inorganic materials 0.000 claims description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- 229910021389 graphene Inorganic materials 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 238000012545 processing Methods 0.000 abstract description 4
- 238000005498 polishing Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 238000004891 communication Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 238000010897 surface acoustic wave method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种射频前端模块中有源器件和无源单晶器件及单片集成方法。所述方法包括：在基板上先外延生长第一单晶功能层，接着生长第二第三甚至更多单晶外延层，经MEMS工艺将第一单晶外延层制备成一个或多个无源滤波器器件，对第二第三甚至更多单晶外延层进行加工处理获得一个或多个放大器或低噪声放大器或开关等，接着整面生长钝化层并抛平。与此同时在另一基板上制备键合层，将基板与另一基板进行对准键合，去除或减薄基板，继续进行MEMS工艺加工，完成不同功能芯片元器件的集成。采用该单片集成方法可以进一步缩小射频前端模块的体积，避免前端模块分立单体器件在PCB版上集成时电气连接的损耗，降低了射频前端模块的成本。
Description
技术领域
本发明属于射频通讯电子元器件领域，特别涉及射频前端模块中有源器件和无源单晶器件及单片集成方法。
背景技术
无线通讯终端的多功能化发展对射频器件提出了微型化、高频率、高性能、低功耗、低成本等高技术要求。传统的声表面波滤波器(SAW)在2.4GHz以上的高频段插入损耗大，介质滤波器有很好的性能但是体积太大。薄膜体声波谐振器(FBAR)技术是近年来随着加工工艺技术水平的提高和现代无线通信技术的快速发展而出现的一种性能更加优越的射频器件。它具有极高的品质因数Q值(1000以上)和可集成于IC芯片上的优点，并能与互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)工艺兼容，有效地避免了声表面波谐振器和介质谐振器无法与CMOS工艺兼容的缺点。
移动通信终端已在全球成功广泛部署。全球每年会生产包括手机和智能手机在内的移动终端设备超过10亿台，而且数量还在逐年增加。随着4G/LTE的应用普及，以及移动数据流量的激增，大数据时代也正在推动智能手机市场的增长，预计未来几年将达到每年20亿英镑。在目前新标准和旧标准并存，以及人们对更高数据速率要求的渴望，正推动智能手机的射频前端模块功能更加多样复杂。但是，传统射频技术目前仍存在局限性，存在问题，可以进一步完善提高。
现有的射频前端模块是通过将多个分立的芯片组件组装在单个层压板或PC板上而构建的。这种方法的缺点是不同芯片要互联在一起，连接不同的芯片会导致电气连接损失以及增加的装配复杂性、尺寸和成本。
由此可见，进一步优化改进电子通信射频前端模块的技术是非常有必要的。本发明通过将不同类型的射频前端分立芯片集成在一个基于普通单晶外延层的单芯片中，即提供了一种新型单片集成技术，用于体声波谐振器器件、滤波器器件、功率放大器（PA）、低噪声放大器（LNA）、开关等的集成，克服了上述分立器件集成模块的缺点。
发明内容
为了解决现有技术中存在的技术问题，本发明的目的在于提供一种射频前端模块中有源器件和无源单晶器件及单片集成方法，所述方法主要涉及射频前端模块中的有源和无源电子元器件的单片集成，主要包括基于单晶压电薄膜的体声波滤波器和功率放大器（PA）、低噪声放大器（LNA）、开关等的单片集成。
本发明提供了一种射频前端模块中有源器件和无源单晶器件单片集成方法，包括以下步骤：
（1）选第一基板作为外延生长衬底，在所述外延生长衬底上从下到上依次生长第一单晶层、第二单晶层和第三单晶层；
（2）在第三单晶层上表面进行选区刻蚀，从上到下刻蚀至第二单晶层，暴露出部分第一单晶层上表面；在暴露出的部分第一单晶层上表面上制备底电极；
（3）在第三单晶层上表面靠近底电极的一端制备源极，源极与第三单晶层和底电极均相连，第三单晶层上表面另一端制备漏极，栅极在第三单晶层上表面位于漏极和源极之间；
（4）在漏极、源极和栅极上，第三单晶层上表面连接漏极、源极和栅极以外的区域，底电极上表面连接源极以外的区域，暴露的部分第一单晶层上表面连接底电极以外的区域沉积一层钝化保护层，然后刻蚀掉底电极上表面连接源极以外的部分区域上的钝化保护层，暴露出部分底电极上表面，在钝化保护层中形成第一空腔；
（5）另取第二基板，在第二基板上制备一层键合层，倒置步骤（4）处理后的第一基板，将第一基板上的钝化保护层和第二基板上的键合层进行键合；
（6）去除第一基板，暴露出第一单晶层，在暴露出的第一单晶层上沉积一层高绝缘层，并图形化处理，去除底电极所在位置相对的绝缘层，暴露部分第一单晶层；
（7）在步骤（6）暴露的第一单晶层和绝缘层上制备顶电极，即顶电极和第一单晶层与绝缘层分别连接；
（8）在绝缘层上和漏极及栅极相对的位置处引通孔并制备分别与漏极和栅极互连的金属，并分别形成第一触点和第二触点；在绝缘层上和源极相对的位置处制备与顶电极相连的第三触点。
优选地，在沉积钝化保护层之前，在底电极上表面制备布拉格反射层，所述布拉格反射层为第一布拉格反射层和第二布拉格反射层交替排布，交替排布的周期为2以上，第一布拉格反射层和第二布拉格反射层的声阻抗高低不同，然后对布拉格反射层进行图形化并刻蚀成梯形状；沉积钝化保护层之后和第二基板键合。
优选地，步骤（2）中在第三单晶层上表面进行选区刻蚀，从上到下刻蚀至第二单晶层，在第二单晶层和第三单晶层中形成第二空腔，暴露出部分第一单晶层上表面，然后在暴露出的部分第一单晶层上表面上制备底电极；步骤（4）中在漏极、源极和栅极上，第三单晶层上表面连接漏极、源极和栅极以外的区域沉积一层钝化保护层，然后再倒置和第二基板键合；步骤（6）中将第一基板进行减薄，进行图形化处理，去除底电极所在位置相对的第一基板，暴露部分第一单晶层，然后再制备顶电极。
优选地，第一基板和第二基板为硅、蓝宝石、碳化硅、氮化镓、氮化铝、AlxGa1-xN，其中0<x<1；
第一单晶层为AlN，厚度为0.01-10μm；
第二单晶层和第三单晶层均为GaN、AlN、AlxGa1-xN材料中的一种以上，其中0<x<1，厚度为10-2000nm；底电极和顶电极的材料为钼、铝、钌、钨、石墨烯或钛中的一种以上，厚度为0.1-500nm；源极、漏极和栅极的电极材料为导电金属；钝化保护层为AlN、GaN、SiO2中的一种以上，厚度为2nm-3μm；
键合层为金属或具有粘连功能的多功能胶；
互连金属为导电金属。
优选地，键合层为Au、Sn、Cr、Ti、Pt、Ni中的一种以上。
优选地，源极、漏极、栅极均为Ti/Al/Ni/Au复合金属电极；互连金属为金、银、铝中的一种以上。
优选地，第一布拉格反射层或第二布拉格反射层包括SiO2、AlN、W、GaN中的一种以上。
优选地，键合层、源极、漏极、栅极或底电极的制备方法为磁控溅射或电子束蒸发方法。
优选地，刻蚀钝化保护层的方法为湿法或干法刻蚀工艺。
优选地，将第一基板进行减薄至5-30μm。
优选地，绝缘层的材料为二氧化硅或氮化硅，厚度为100 nm-3μm。
本发明还提供了根据所述的单片集成方法制备的射频前端模块中有源器件和无源单晶器件。
和现有技术相比，本发明具有以下有益效果和优点：
本发明可以将射频前端模块中的功率放大器、低噪声放大器、开关以及滤波器通过MEMS工艺加工集成在一起，与目前将各种离散封装的功放、开关、滤波器组合在更大的基板上再次进行封装相比，本发明提供了一种将射频前端有源和无源器件裸芯片加工集成在同一个基板上，然后进行封装。采用此发明所述单片集成方法可以极大的缩小射频前端模块体积，减少装配复杂性、尺寸和成本。
附图说明
为了更全面的理解本发明，请参考附图。注意附图仅是本发明的简化图，本发明要保护的内容不受附图限制，保护内容要参考权利要求书。
图1a是本发明提供的倒装晶体管三维结构图；
图1b~d是实施例提供的有源和无源器件单片集成三种基本结构剖面图；
图2为实施例1中在第一基板上外延生长多层单晶功能层外延片结构示意图；
图3为实施例1中有源和无源器件选区刻蚀图；
图4为实施例1中制备无源器件底电极的结构示意图；
图5为实施例1中制备有源器件电极并实现源极与无源器件底电极连通的结构示意图；
图6为实施例1中生长钝化保护层并抛平后的结构示意图；
图7为实施例1中制备无源器件第一空腔的结构示意图；
图8为实施例1中在第二基板上制备键合层的结构示意图；
图9为实施例1中将第一基板倒装键合到第二基板上的结构示意图；
图10为实施例1中去除第一基板后生长绝缘层并图形化的结构示意图；
图11为实施例1中制备无源器件顶电极的结构示意图；
图12为实施例1中制备有源器件电极上引的结构示意图；
图13为实施例2中制备无源器件布拉格反射层的结构示意图；
图14为实施例2中制备有源器件电极并实现源极与无源器件底电极连通的结构示意图；
图15为实施例2中生长钝化保护层并抛平后的结构示意图；
图16为实施例2中将第一基板倒装键合到第二基板上的结构示意图；
图17为实施例2中去除第一基板后生长绝缘层并图形化后的结构示意图；
图18为实施例2中制备无源器件顶电极的结构示意图；
图19为实施例2中制备有源器件电极上引后的结构示意图；
图20为实施例3中有源和无源器件选区刻蚀结构示意图；
图21为实施例3中制备无源器件底电极的结构示意图；
图22为实施例3中制备有源器件电极并实现源极与无源器件底电极连通后的结构示意图；
图23为实施例3中生长钝化保护层、抛平并制备无源器件第二空腔的结构示意图；
图24为实施例3中将第一基板倒装键合到第二基板上的结构示意图；
图25为实施例3中将第一基板减薄并进行光刻选区刻蚀的结构示意图；
图26为实施例3制备无源器件顶电极的结构示意图；
图27为实施例3制备有源器件电极上引的结构示意图；
图28为本发明提供的相对完整的器件集成电路图；
附图中：101-有源器件；102-空腔型谐振器或滤波器；202-布拉格反射型谐振器或滤波器； 302-背面刻蚀型谐振器或滤波器；103-第一基板；104-第一单晶层；105-第二单晶层；106-第三单晶层；107-底电极；108-源极；109-栅极；110-漏极；111-钝化保护层；112-第一空腔；113-第二基板；114-键合层；115-绝缘层；116-顶电极；117-第一触点；118-第二触点；119-第三触点；120-第一布拉格反射层；121-第二布拉格反射层；122-顶电极图形区域；123-第二空腔；124-低噪声放大器LNA；125-滤波器；126-开关；127-功率放大器PA。
具体实施方式
以下结合具体实施例和附图对本发明的具体实施作进一步说明，但本发明的实施不限于此。
本实施例提供了单晶器件的单片集成，包括单晶体声波谐振器器件、单晶滤波器器件、功率放大器（PA）、低噪声放大器（LNA）、开关等。
图1a为实施例中倒装晶体管结构图，图1a倒装晶体管结构即为图1b、图1c和图1d中的101结构单独示意图，图1b、图1c和图1d为本发明三种不同形式的单片集成结构图，图1b、图1c和图1d中102、202、302代表单晶谐振器器件、单晶滤波器器件，101代表功率放大器（PA）、低噪声放大器（LNA）、开关等或其他具有类似结构的器件。
实施例1
本实施例提供了一种射频前端模块中有源器件和无源单晶器件单片集成方法，包括以下步骤：
（1）选第一基板103作为外延生长衬底，在所述外延生长衬底上从下到上依次生长第一单晶层104、第二单晶层105和第三单晶层106，如图2所示；
（2）在第三单晶层106上表面进行选区刻蚀，从上到下刻蚀至第二单晶层105，暴露出部分第一单晶层104上表面，如图3所示；在暴露出的部分第一单晶层104上表面上制备底电极107，如图4所示；
（3）在第三单晶层106上表面靠近底电极107的一端制备源极108，源极108与第三单晶层106和底电极107均相连，第三单晶层106上表面另一端制备漏极110，栅极109在第三单晶层106上表面位于漏极110和源极108之间，如图5所示；
（4）在漏极110、源极108和栅极109上，第三单晶层106上表面连接漏极110、源极108和栅极109以外的区域，底电极107上表面连接源极108以外的区域，暴露的部分第一单晶层104上表面连接底电极107以外的区域沉积一层钝化保护层111，如图6所示，然后刻蚀掉底电极107上表面连接源极108以外的部分区域上的钝化保护层111，暴露出部分底电极107上表面，在钝化保护层111中形成第一空腔112，如图7所示；
（5）另取第二基板113，在第二基板113上制备一层键合层114，如图8所示，倒置步骤（4）处理后的第一基板103，将第一基板103上的钝化保护层111和第二基板113上的键合层114进行键合，如图9所示；
（6）去除第一基板103，暴露出第一单晶层104，在暴露出的第一单晶层104上沉积一层高绝缘层115，并图形化处理，去除底电极107所在位置相对的绝缘层115，暴露部分第一单晶层104，如图10所示；
（7）在步骤（6）暴露的第一单晶层104和绝缘层115上制备顶电极116，即顶电极116和第一单晶层104与绝缘层115分别连接，如图11所示；
（8）在绝缘层115上和漏极110及栅极109相对的位置处引通孔并制备分别与漏极110及栅极109互连的金属并相应形成第一触点117和第二触点118；在绝缘层115上和源极108相对的位置处制备与顶电极116相连的第三触点119，如图12所示。
第一基板103为硅；
第二基板113为硅；
第一单晶层104为AlN，厚度为1μm；
第二单晶层105和第三单晶层106分别为1微米的GaN和20nm的Al0.25Ga0.75N；
底电极107和顶电极116的材料为钼，其中底电极厚度为300nm，顶电极厚度为330nm；
源极108、漏极110和栅极109的电极材料为Ti/Al/Ni/Au复合金属电极；
钝化保护层111为SiO2，厚度为3μm；
绝缘层115的材料为二氧化硅，厚度为1μm；
键合层114为Au、Sn复合金属层；
互连金属为金。
键合层114、源极108、漏极110、栅极109或底电极107的制备方法为磁控溅射法。
刻蚀钝化保护层111的方法为干法刻蚀工艺。
实施例2
本实施例提供了一种射频前端模块中有源器件和无源单晶器件单片集成方法，包括以下步骤：
（1）选第一基板103作为外延生长衬底，在所述外延生长衬底上从下到上依次生长第一单晶层104、第二单晶层105和第三单晶层106，如图2所示；
（2）在第三单晶层106上表面进行选区刻蚀，从上到下刻蚀至第二单晶层105，暴露出部分第一单晶层104上表面，如图3所示；在暴露出的部分第一单晶层104上表面上制备底电极107，如图4所示；
（3）在底电极107上表面制备布拉格反射层，所述布拉格反射层为第一布拉格反射层120和第二布拉格反射层121交替排布，交替排布的周期为2，第一布拉格反射层120和第二布拉格反射层121的声阻抗高低不同，然后对布拉格反射层进行图形化并刻蚀成梯形状，如图13所示
（4）在第三单晶层106上表面靠近底电极107的一端制备源极108，源极108与第三单晶层106和底电极107均相连，第三单晶层106上表面另一端制备漏极110，栅极109在第三单晶层106上表面位于漏极110和源极108之间，如图14所示；
（4）在漏极110、源极108和栅极109上，第三单晶层106上表面连接漏极110、源极108和栅极109以外的区域，底电极107上表面连接源极108和布拉格反射层以外的区域，暴露的部分第一单晶层104上表面连接底电极107以外的区域沉积一层钝化保护层111，如图15所示；
（5）另取第二基板113，在第二基板113上制备一层键合层114，倒置步骤（4）处理后的第一基板103，将第一基板103上的钝化保护层111和第二基板113上的键合层114进行键合，如图16所示；
（6）去除第一基板103，暴露出第一单晶层104，在暴露出的第一单晶层104上沉积一层高绝缘层115，并图形化处理，去除底电极107所在位置相对的绝缘层115，暴露部分第一单晶层104，如图17所示；
（7）在步骤（6）暴露的第一单晶层104和绝缘层115上制备顶电极116，即顶电极116和第一单晶层104与绝缘层115分别连接，如图18所示；
（8）在绝缘层115上和漏极110及栅极109相对的位置处引通孔并制备分别与漏极110及栅极109互连的金属并相应形成第一触点117和第二触点118；在绝缘层115上和源极108相对的位置处制备与顶电极116相连的第三触点119，如图19所示。
第一基板103为硅；
第二基板113为硅；
第一单晶层104为AlN，厚度为0.8μm；
第二单晶层105和第三单晶层106分别为1.5微米的GaN和25nm的Al0.25Ga0.75N；
底电极107和顶电极116的材料为钼，底电极厚度为300nm，顶电极厚度为325nm；
源极108、漏极110和栅极109的电极材料为Ti/Al/Ni/Au复合金属电极；
钝化保护层111为AlN，厚度为3μm；
绝缘层115的材料为二氧化硅，厚度为2μm；
键合层114为Au；
第一布拉格反射层120或第二布拉格反射层121分别为SiO2和W。
互连金属为金。
键合层114、源极108、漏极110、栅极109或底电极107的制备方法为电子束蒸发方法。
刻蚀钝化保护层111的方法为湿法刻蚀工艺。
实施例3
本实施例提供了一种射频前端模块中有源器件和无源单晶器件单片集成方法，包括以下步骤：
（1）选第一基板103作为外延生长衬底，在所述外延生长衬底上从下到上依次生长第一单晶层104、第二单晶层105和第三单晶层106，如图2所示；
（2）在第三单晶层106上表面进行选区刻蚀，从上到下刻蚀至第二单晶层105，在第二单晶层105和第三单晶层106中形成第二空腔123，暴露出部分第一单晶层104上表面，如图20所示，然后在暴露出的部分第一单晶层104上表面上制备底电极107，如图21所示；
（3）在第三单晶层106上表面靠近底电极107的一端制备源极108，源极108与第三单晶层106和底电极107均相连，第三单晶层106上表面另一端制备漏极110，栅极109在第三单晶层106上表面位于漏极110和源极108之间，如图22所示；
（4）在漏极110、源极108和栅极109上，第三单晶层106上表面连接漏极110、源极108和栅极109以外的区域沉积一层钝化保护层111，如图23所示；
（5）另取第二基板113，在第二基板113上制备一层键合层114，倒置步骤（4）处理后的第一基板103，将第一基板103上的钝化保护层111和第二基板113上的键合层114进行键合，如图24所示；
（6）减薄第一基板103至40um，并图形化处理，去除底电极107所在位置相对的第一基板103，暴露部分第一单晶层104，如图25所示；
（7）在步骤（6）暴露的第一单晶层104和第一基板103上制备顶电极116，即顶电极116和第一单晶层104与第一基板103分别连接，如图26所示；
（8）在绝缘层115上和漏极110及栅极109相对的位置处引通孔并制备分别与漏极110及栅极109互连的金属并相应形成第一触点117和第二触点118；在绝缘层115上和源极108相对的位置处制备与顶电极116相连的第三触点119，如图27所示。
第一基板103为硅；
第二基板113为硅；
第一单晶层104为AlN，厚度为0.5μm；
第二单晶层105和第三单晶层106分别为1.5um的GaN和20nm的Al0.2Ga0.8N材料；
底电极107和顶电极116的材料为钼，厚度为300nm；
源极108、漏极110和栅极109的电极材料为Ti/Al/Ni/Au复合金属电极；
钝化保护层111为AlN，厚度为3μm；
键合层114为二氧化硅；
互连金属为金。
键合层114、源极108、漏极110、栅极109或底电极107的制备方法为磁控溅射法。
图28表示一个相对完整的集成电路系统，其中LNA124和PA127耦合到双工器和滤波器125，接着耦合连接到收发开关126。这个相对完成的集成系统可以被拆分为几个小集成系统，比如LNA124与滤波器125单独集成，PA127与滤波器125单独集成，开关126与滤波器125单独集成，也可以LNA124与滤波器125与开关126集成等等，这之间的器件任意两个或三个或四个都可以完成集成，本行业技术人员可以进行变化修改和替代，都在本发明的保护范围之内。
Claims (10)
1.射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，包括以下步骤：
（1）选第一基板作为外延生长衬底，在所述外延生长衬底上从下到上依次生长第一单晶层、第二单晶层和第三单晶层；
（2）在第三单晶层上表面进行选区刻蚀，从上到下刻蚀至第二单晶层，暴露出部分第一单晶层上表面；在暴露出的部分第一单晶层上表面上制备底电极；
（3）在第三单晶层上表面靠近底电极的一端制备源极，源极与第三单晶层和底电极均相连，第三单晶层上表面另一端制备漏极，栅极在第三单晶层上表面位于漏极和源极之间；
（4）在漏极、源极和栅极上，第三单晶层上表面连接漏极、源极和栅极以外的区域，底电极上表面连接源极以外的区域，暴露的部分第一单晶层上表面连接底电极以外的区域沉积一层钝化保护层，然后刻蚀掉底电极上表面连接源极以外的部分区域上的钝化保护层，暴露出部分底电极上表面，在钝化保护层中形成第一空腔；
（5）另取第二基板，在第二基板上制备一层键合层，倒置步骤（4）处理后的第一基板，将第一基板上的钝化保护层和第二基板上的键合层进行键合；
（6）去除第一基板，暴露出第一单晶层，在暴露出的第一单晶层上沉积一层高绝缘层，并图形化处理，去除底电极所在位置相对的绝缘层，暴露部分第一单晶层；
（7）在步骤（6）暴露的第一单晶层和绝缘层上制备顶电极，即顶电极和第一单晶层与绝缘层分别连接；
（8）在绝缘层上和漏极及栅极相对的位置处引通孔并制备分别与漏极和栅极互连的金属，并分别形成第一触点和第二触点；在绝缘层上和源极相对的位置处制备与顶电极相连的第三触点。
2.根据权利要求1所述的射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，在沉积钝化保护层之前，在底电极上表面制备布拉格反射层，所述布拉格反射层为第一布拉格反射层和第二布拉格反射层交替排布，交替排布的周期为2以上，第一布拉格反射层和第二布拉格反射层的声阻抗高低不同，然后对布拉格反射层进行图形化并刻蚀成梯形状；沉积钝化保护层之后和第二基板键合。
3.根据权利要求1所述的射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，步骤（2）中在第三单晶层上表面进行选区刻蚀，从上到下刻蚀至第二单晶层，在第二单晶层和第三单晶层中形成第二空腔，暴露出部分第一单晶层上表面，然后在暴露出的部分第一单晶层上表面上制备底电极；步骤（4）中在漏极、源极和栅极上，第三单晶层上表面连接漏极、源极和栅极以外的区域沉积一层钝化保护层，然后再倒置和第二基板键合；步骤（6）中将第一基板进行减薄，进行图形化处理，去除底电极所在位置相对的第一基板，暴露部分第一单晶层，然后再制备顶电极。
4.根据权利要求1至3任一项所述的射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，第一基板和第二基板为硅、蓝宝石、碳化硅、氮化镓、氮化铝、AlxGa1- xN，其中0<x<1；
第一单晶层为AlN，厚度为0.01-10μm；
第二单晶层和第三单晶层均为GaN、AlN、AlxGa1-xN材料中的一种以上，其中0<x<1，厚度为10-2000nm；底电极和顶电极的材料为钼、铝、钌、钨、石墨烯或钛中的一种以上，厚度为0.1-500nm；源极、漏极和栅极的电极材料为导电金属；钝化保护层为AlN、GaN、SiO2中的一种以上，厚度为2nm-3μm；
键合层为金属或具有粘连功能的多功能胶；
互连金属为导电金属。
5.根据权利要求1至3任一项所述的射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，键合层为Au、Sn、Cr、Ti、Pt、Ni中的一种以上；源极、漏极、栅极均为Ti/Al/Ni/Au复合金属电极；互连金属为金、银、铝中的一种以上；键合层、源极、漏极、栅极或底电极的制备方法为磁控溅射或电子束蒸发方法。
6.根据权利要求2所述的射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，第一布拉格反射层或第二布拉格反射层包括SiO2、AlN、W、GaN中的一种以上。
7.根据权利要求1所述的射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，刻蚀钝化保护层的方法为湿法或干法刻蚀工艺。
8.根据权利要求3所述的射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，将第一基板进行减薄至5-30μm。
9.根据权利要求1或2所述的射频前端模块中有源器件和无源单晶器件单片集成方法，其特征在于，绝缘层的材料为二氧化硅或氮化硅，厚度为100 nm-3μm。
10.由权利要求1至9任一项所述的单片集成方法制得的射频前端模块中有源器件和无源单晶器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910809965.8A CN110544689B (zh) | 2019-08-29 | 2019-08-29 | 射频前端模块中有源器件和无源单晶器件及单片集成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910809965.8A CN110544689B (zh) | 2019-08-29 | 2019-08-29 | 射频前端模块中有源器件和无源单晶器件及单片集成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110544689A CN110544689A (zh) | 2019-12-06 |
| CN110544689B true CN110544689B (zh) | 2021-07-20 |
Family
ID=68710979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910809965.8A Active CN110544689B (zh) | 2019-08-29 | 2019-08-29 | 射频前端模块中有源器件和无源单晶器件及单片集成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110544689B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111682101B (zh) * | 2020-05-20 | 2022-03-29 | 华南理工大学 | 一种柔性fbar滤波器的制造方法 |
| CN113078893A (zh) * | 2021-03-22 | 2021-07-06 | 电子科技大学 | 一种单片集成的宽带开关滤波器组及其制备方法 |
| CN113381782B (zh) * | 2021-05-07 | 2023-06-27 | 清华大学 | 一种射频前端模组、制备天线和滤波器的方法及装置 |
| CN113463199B (zh) * | 2021-05-14 | 2022-10-14 | 广州市艾佛光通科技有限公司 | 一种高质量单晶氮化铝薄膜及其制备方法和应用 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241279A (zh) * | 2013-06-18 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | 一种集成电路及其制造方法 |
| CN108173525A (zh) * | 2017-03-24 | 2018-06-15 | 珠海晶讯聚震科技有限公司 | 射频谐振器与滤波器 |
| WO2018132742A1 (en) * | 2017-01-12 | 2018-07-19 | Akoustis, Inc. | Monolithic single chip integrated radio frequency front end module configured with single crystal acoustic filter devices |
| CN109804456A (zh) * | 2016-08-23 | 2019-05-24 | 克罗米斯有限公司 | 集成有工程化衬底的电子功率器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083876A (ja) * | 2000-09-07 | 2002-03-22 | Sanyo Electric Co Ltd | 半導体集積回路装置の製造方法 |
-
2019
- 2019-08-29 CN CN201910809965.8A patent/CN110544689B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241279A (zh) * | 2013-06-18 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | 一种集成电路及其制造方法 |
| CN109804456A (zh) * | 2016-08-23 | 2019-05-24 | 克罗米斯有限公司 | 集成有工程化衬底的电子功率器件 |
| WO2018132742A1 (en) * | 2017-01-12 | 2018-07-19 | Akoustis, Inc. | Monolithic single chip integrated radio frequency front end module configured with single crystal acoustic filter devices |
| CN108173525A (zh) * | 2017-03-24 | 2018-06-15 | 珠海晶讯聚震科技有限公司 | 射频谐振器与滤波器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110544689A (zh) | 2019-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110544689B (zh) | 射频前端模块中有源器件和无源单晶器件及单片集成方法 | |
| US10979025B2 (en) | 5G band n79 acoustic wave resonator RF filter circuit | |
| US10559741B2 (en) | Method of providing protective cavity and integrated passive components in wafer level chip scale package using a carrier wafer | |
| CN107093994B (zh) | 薄膜体声波谐振器及其加工方法 | |
| JP4435049B2 (ja) | 薄膜圧電共振器及びその製造方法 | |
| US20210184643A1 (en) | Film bulk acoustic resonator and fabrication method thereof | |
| CN113557663A (zh) | 横向激励薄膜体声波谐振器封装和方法 | |
| US11711064B2 (en) | Acoustic wave resonator, RF filter circuit and system | |
| CN205195673U (zh) | 晶圆级封装装置 | |
| CN108512520A (zh) | 体声波谐振器与电容器的单片集成结构及其制造方法、滤波器、双工器以及射频通信模块 | |
| CN109150127B (zh) | 薄膜体声波谐振器及其制作方法、滤波器 | |
| US11451213B2 (en) | 5G n79 Wi-Fi acoustic triplexer circuit | |
| CN110676287A (zh) | 单片集成射频器件、制备方法以及集成电路系统 | |
| CN210444236U (zh) | Fbar滤波器 | |
| CN112787614A (zh) | 一种薄膜拉姆波谐振器、滤波器及其制造方法 | |
| US11736177B2 (en) | Front end modules for 5.6 GHz and 6.6 GHz Wi-Fi acoustic wave resonator RF filter circuits | |
| CN210467842U (zh) | 单片集成的射频器件及集成电路系统 | |
| US20230037168A1 (en) | Metal cavity for transversely-excited film bulk acoustic resonator (xbar) | |
| US7639103B2 (en) | Piezoelectric filter, antenna duplexer, and communications apparatus employing piezoelectric resonator | |
| CN110540169B (zh) | Fbar滤波器与放大器或开关单片集成的器件及方法 | |
| CN113285688A (zh) | 键合式带凹槽高电阻率硅衬底、压电谐振器及其制备方法 | |
| US12028046B2 (en) | Bulk acoustic wave resonator filters including a high impedance shunt branch and methods of forming the same | |
| CN114826195A (zh) | 5、6GHz Wi-Fi共存声波谐振器RF双工器 | |
| CN114079438A (zh) | 用于超宽带应用的rf baw谐振器滤波器架构 | |
| CN114026786A (zh) | 包括带阻谐振器的baw谐振器滤波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |