CN110543118B - 一种带触发监控的通用fpga同步触发控制器及方法 - Google Patents

Abstract

本发明公开了一种带触发监控的通用FPGA同步触发控制器及方法，包括同步触发控制模组、相机模组、系统控制模组和步进控制模组，系统控制模组，用于接收相机模组传输的图像信息，发送设置参数和接收报错信息并进行处理；同步触发控制模组，用于接收设置参数，并根据设置参数同步工作状态和接收步进运动到位触发信号，开启触发监控；步进控制模组，用于步进完成后输出步进运动到位触发信号至同步触发控制模组；相机模组，用于接收同步触发信号，控制相机同步采集测量点的信息，同时将图片信息发送至系统控制模组。实现对步进测量系统中同步触发控制器触发信号输入输出的监控，同时提升了步进测量系统的稳定性和智能性。

Description

一种带触发监控的通用FPGA同步触发控制器及方法

技术领域

本发明涉及步进测量同步控制技术领域，尤其涉及一种带触发监控的通用 FPGA同步触发控制器及方法。

背景技术

目前在检测测量领域，很多的步进测量系统都需要使用同步控制器来同步触发多个外部设备，例如光源、相机等，如遥感测量检测系统中需要按照固定的伺服频率同时控制多个相机采集图像。

目前在步进测量领域中使用的同步触发控制器大多基于FPGA设计，采用硬同步的触发方式来实现，相较于软同步，在同步触发的精度和时间开销上都有了很大的提升，但是随着测量系统对稳定性和智能性要求的提升，步进测量系统要求同步触发控制器不仅能够实现同步触发的功能，也能够对自身的工作状态进行监控，一旦出现异常能够上报和处理，显然目前通用的基于FPGA的同步触发控制器不能够满足触发监控的要求。

发明内容

本发明的目的在于提供一种带触发监控的通用FPGA同步触发控制器及方法，在不影响原本同步触发逻辑功能的基础上，实现对FPGA同步触发控制器的输入输出触发信号的监控，同时提升固定伺服周期步进测量系统的稳定性。

为实现上述目的，第一方面，本发明提供了一种带触发监控的通用FPGA 同步触发控制器，包括同步触发控制模组、相机模组、系统控制模组和步进控制模组，所述相机模组、所述系统控制模组和所述步进控制模组均与所述同步触发控制模组电性连接，所述相机模组、所述系统控制模组和步进控制模组依次电性连接；其中，

所述系统控制模组，用于接收所述相机模组传输的图像信息，向所述同步触发控制模组发送设置参数和接收所述同步触发控制模组传输的报错信息并进行处理，以及软件控制所述步进控制模组运动；其中，所述设置参数包括预设值、初值和触发逻辑控制值；

所述同步触发控制模组，用于接收所述系统控制模组的所述设置参数，并根据所述设置参数同步工作状态和接收所述步进控制模组输出的步进运动到位触发信号，开启触发监控；

所述步进控制模组，用于接收所述系统控制模组运动触发信号后，控制承载检测物的运动台步进至下一检测点，步进完成后输出步进运动到位触发信号至所述同步触发控制模组；

所述相机模组，用于接收所述同步触发控制模组输出的同步触发信号，控制相机同步采集测量点的信息，同时将图片信息发送至所述系统控制模组；

所述同步触发控制模组包括FPGA模块、外部设备同步触发模块、串口通讯模块和外触发输入模块，所述外部设备同步触发模块与所述FPGA模块和所述相机模组电性连接，所述串口通讯模块与所述FPGA模块和所述系统控制模组电性连接，所述外触发输入模块与所述FPGA模块和所述步进控制模组电性连接；其中，

所述外部设备同步触发模块，用于接收所述FPGA模块输出的同步触发信号，并隔离输出所述同步触发信号至所述相机模组；

所述串口通讯模块，用于所述系统控制模组和所述FPGA模块之间的串口通讯，信号的隔离转换；

所述外触发输入模块，用于接收所述步进控制模组的步进运动到位触发信号，并对所述步进运动到位触发信号进行隔离转换，输入所述FPGA模块；

所述FPGA模块，用于接收所述串口通讯模块的控制信号，并进行预处理，接收所述外触发输入模块输入的步进运动到位触发信号，向所述外部设备同步触发模块输出同步触发信号；所述FPGA模块监控触发输出，接收外部设备同步触发模块输入的触发信号，开启所述外触发输入模块触发输入监控。

在一实施方式中，所述FPGA模块包括同步控制器设置单元、报错单元、比较单元和同步触发逻辑单元，所述同步控制器设置单元和所述报错单元均与所述串口通讯模块电性连接，所述比较单元与所述报错单元、所述外部设备同步触发模块和所述外触发输入模块电性连接；其中，

所述同步控制器设置单元，用于接收所述串口通讯模块发送的设置参数，完成对所述比较单元和所述同步触发逻辑单元的设置；

所述同步触发逻辑单元，用于接收所述外触发输入模块输入的步进运动到位触发信号，并根据所述触发逻辑控制输出同步触发信号至所述外部设备同步触发模块；

所述比较单元，用于对输入信号和输出信号的计算监控；

所述报错单元，用于接收所述比较单元输出的触发信号，并根据触发信号向所述串口通讯模块输出对应的报错信息。

在一实施方式中，所述比较单元包括定时器、计数器和比较器，所述计数器和所述比较器的数量均为两个，所述定时器分别与两个所述计数器、所述外触发输入模块、所述外部设备同步触发模块电性连接，每一所述计数器与每一所述比较器电性连接，两个所述比较器分别与所述报错单元电性连接；其中，

所述定时器，用于根据所述初值按照FPGA的时钟周期进行倒计数，在数值为零时输出加一触发信号，同时自动重新装载计数初值继续倒计数；

所述计数器，用于接收加一触发信号进行计数，同时输出当前值至对应连接的所述比较器；

所述比较器，用于接收对应所述计数器的当前值，与所述预设值进行比较，输出监控报错信息至所述报错单元。

在一实施方式中，所述同步触发控制模组还包括电源模块，所述电源模块与所述FPGA模块电性连接，用于为所述FPGA模块提供电源。

在一实施方式中，所述同步触发控制模组还包括复位模块，所述复位模块与所述FPGA模块电性连接，用于所述FPGA模块的手动复位。

第二方面，本发明提供一种通用FPGA同步触发控制器的控制方法，包括：

接收相机模组传输的图像信息，向同步触发控制模组发送设置参数；其中，所述设置参数包括预设值、初值和触发逻辑控制值；

根据设置参数同步所述同步触发控制模组的工作状态，并开启定时器，同时控制步进控制模组运动；

获取步进控制模组发送的运动到位触发信号，进行比较监控计算处理，输出报错信息。

在一实施方式中，获取所述步进控制模组发送的运动到位触发信号，进行比较监控计算处理，输出报错信息，包括：

根据所述初值按照FPGA的时钟周期进行倒计数，在数值为零时输出加一触发信号，同时自动重新装载计数初值继续倒计数；

获取所述加一触发信号进行计数，同时输出所述计数器当前值至对应连接的所述比较器，基于所述预设值进行比较，若相等，则输出报错信息。

在一实施方式中，获取所述加一触发信号进行计数，同时输出所述计数器当前值至对应连接的所述比较器，基于所述预设值进行比较，若相等，则输出报错信息，包括：

若未获取到外触发输入模块输入的运动到位触发信号，则输出外触发输入报错信息；

若未获取到外部设备同步触发模块的同步触发信号，则输出外部设备同步触发报错信息。

本发明的一种带触发监控的通用FPGA同步触发控制器及方法，通过所述系统控制模组接收所述相机模组传输的图像信息，向所述同步触发控制模组发送设置参数，所述同步触发控制模组接收所述系统控制模组的所述设置参数，并根据所述设置参数同步工作状态和接收所述步进控制模组输出的步进运动到位触发信号，开启触发监控；实现对步进测量系统中同步触发控制器触发信号输入输出的监控，同时提升了步进测量系统的稳定性和智能性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明带触发监控的通用FPGA同步触发控制器的结构示意图；

图2是本发明同步触发控制模组、相机模组、系统控制模组和步进控制模组的结构示意图；

图3是本发明同步触发控制模组的结构示意图；

图4是本发明通用FPGA同步触发控制器的控制方法的流程示意图；

图中：100-带触发监控的通用FPGA同步触发控制器、1-同步触发控制模组、 2-相机模组、3-系统控制模组、4-步进控制模组、11-FPGA模块、12-外部设备同步触发模块、13-串口通讯模块、14-外触发输入模块、15-电源模块、16-复位模块、111-同步控制器设置单元、112-报错单元、113-比较单元、114-同步触发逻辑单元、1131-定时器、1132-计数器、1133-比较器。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

第一方面，请参阅图1至图3，本发明提供一种带触发监控的通用FPGA 同步触发控制器100，包括同步触发控制模组1、相机模组2、系统控制模组3 和步进控制模组4，所述相机模组2、所述系统控制模组3和所述步进控制模组 4均与所述同步触发控制模组1电性连接，所述相机模组2、所述系统控制模组 3和步进控制模组4依次电性连接。

可以理解的是，带触发监控的通用FPGA同步触发控制器100可以用于在检测测量领域，例如光源、相机、如遥感测量检测系统中需要按照固定的伺服频率同时控制多个相机采集图像。能解决在规定伺服周期内收到外触发输入模块输入的触发输入信号不及时；以及在收到触发输入信号后，指定的伺服周期内不能完成同步触发逻辑控制，输出外部同步触发信号等问题。

所述系统控制模组3，用于接收所述相机模组2传输的图像信息，向所述同步触发控制模组1发送设置参数和接收所述同步触发控制模组1传输的报错信息并进行处理，以及软件控制所述步进控制模组4运动；其中，所述设置参数包括预设值、初值和触发逻辑控制值；所述系统控制模组3是系统控制器，是指按照预定顺序改变主电路或控制电路的接线和改变电路中电阻值来控制电动机的启动、调速、制动和反向的主令装置。由程序计数器1132、指令寄存器、指令译码器、时序产生器和操作控制器组成，型号可以是FH-L550；

所述同步触发控制模组1，用于接收所述系统控制模组3的所述设置参数，并根据所述设置参数同步工作状态和接收所述步进控制模组4输出的步进运动到位触发信号，开启触发监控；所述同步触发控制模组1包括FPGA模块11、外部设备同步触发模块12、串口通讯模块13和外触发输入模块14，所述外部设备同步触发模块12与所述FPGA模块11和所述相机模组2电性连接，所述串口通讯模块13与所述FPGA模块11和所述系统控制模组3电性连接，所述外触发输入模块14与所述FPGA模块11和所述步进控制模组4电性连接；其中，所述外部设备同步触发模块12，由光耦电路构成，用于接收所述FPGA模块11输出的同步触发信号，并隔离输出所述同步触发信号至所述相机模组2；所述串口通讯模块13，由串口收发电路构成，用于所述系统控制模组3和所述FPGA模块11之间的串口通讯，信号的隔离转换；所述外触发输入模块14，用于接收所述步进控制模组4的步进运动到位触发信号，并对所述步进运动到位触发信号进行隔离转换，输入所述FPGA模块11；所述FPGA模块11，是FPGA 芯片，是可编辑的逻辑列阵，用于接收所述串口通讯模块13的控制信号和所述外触发输入模块14输入的步进运动到位触发信号，向所述外部设备同步触发模块12输出同步触发信号。所述同步触发控制模组1还包括电源模块15和复位模块16，所述电源模块15与所述FPGA模块11电性连接，用于为所述FPGA 模块11提供电源；所述复位模块16与所述FPGA模块11电性连接，用于所述 FPGA模块11的手动复位。

所述FPGA模块11包括同步控制器设置单元111、报错单元112、比较单元 113和同步触发逻辑单元114，所述同步控制器设置单元111和所述报错单元112 均与所述串口通讯模块13电性连接，所述比较单元113与所述报错单元112、所述外部设备同步触发模块12、所述同步触发逻辑单元114和所述外触发输入模块14电性连接；其中，所述同步控制器设置单元111，用于接收所述串口通讯模块13发送的设置参数，完成对所述比较单元113和所述同步触发逻辑单元 114的设置；所述同步触发逻辑单元114，用于接收所述外触发输入模块14输入的步进运动到位触发信号，并根据所述触发逻辑控制值输出同步触发信号至所述外部设备同步触发模块12；所述比较单元113，用于对输入信号和输出信号的计算监控；所述比较单元113包括定时器1131、计数器1132和比较器1133，所述计数器1132和所述比较器1133的数量均为两个，所述定时器1131分别与两个所述计数器1132、每一所述计数器1132与每一所述比较器1133电性连接，两个所述比较器1133分别与所述报错单元112电性连接；所述定时器1131，用于根据所述初值按照FPGA的时钟周期进行倒计数，在数值为零时输出加一触发信号，同时自动重新装载计数初值继续倒计数；所述计数器1132，用于接收加一触发信号进行计数，同时输出当前值至对应连接的所述比较器1133；所述比较器1133，用于接收对应所述计数器1132的当前值，与所述预设值进行比较，输出监控报错信息至所述报错单元112。具体的，两个所述计数器1132为第一计数器1132和第二计数器1132，所述比较器1133为第一比较器1133和第二比较器1133，第一计数器1132与第一比较器1133连接，第二计数器1132与第二比较器1133连接，第一计数器1132主要用于对所述外部设备同步触发模块12的监控；在接收到所述外触发输入模块14输入的触发信号后，第一计数器1132 清零并使能，开始计数，第二计数器1132清除使能停止计数并清零；在接收到所述外部设备同步触发模块12输入的触发信号后，第二计数器1132清零并使能，开始计数，第一计数器1132清除使能停止计数并清零；第一比较器1133 接收第一计数器1132的当前值，并和所述预设值比较，数值相等就输出触发信号至所述报错单元112；第二比较器1133接收第二计数器1132的当前值，并和所述预设值比较，数值相等就输出触发信号至所述报错单元112。所述报错单元 112，用于接收所述比较单元113输出的触发信号，并根据触发信号向所述串口通讯模块13输出对应的报错信息。实现对输入输出触发信号的监控。可以理解的，所述第二计数器1132用于对外触发输入模块14触发输入信号的监控，如在指定伺服周期内未接收到触发信号，所述第二计数器在停止计数并清零的同时，会对外发送报错信号，用以报警。

所述步进控制模组4，用于接收所述系统控制模组3运动触发信号后，控制承载检测物的运动台步进至下一检测点，步进完成后输出步进运动到位触发信号至所述同步触发控制模组1；

所述相机模组2，包括多个相机，用于接收所述同步触发控制模组1输出的同步触发信号，控制相机同步采集测量点的信息，同时将图片信息发送至所述系统控制模组3。

本发明的一种带触发监控的通用FPGA同步触发控制器100及方法，通过所述系统控制模组3接收所述相机模组2传输的图像信息，向所述同步触发控制模组1发送设置参数，所述同步触发控制模组1接收所述系统控制模组3的所述设置参数，并根据所述设置参数同步工作状态和接收所述步进控制模组4输出的步进运动到位触发信号，开启触发监控；实现对步进测量系统中同步触发控制器触发信号输入输出的监控，同时提升了步进测量系统的稳定性和智能性。

第二方面，请参阅图4，是本发明通用FPGA同步触发控制器的控制方法的流程示意图。如图4所示，所述通用FPGA同步触发控制方法可以包括以下步骤：

S201、接收相机模组2传输的图像信息，向同步触发控制模组1发送设置参数。

在本发明实施例中，通过所述同步触发控制模组1内的所述外部设备同步触发模块12向所述相机模组2发送的同步触发信号，所述相机模组2采集图像，并向所述系统控制模组3传输图像信息，所述系统控制模组3接收图像信息，并通过串口通讯向所述同步触发控制模组1的所述同步控制器设置单元111发送设置参数。

S202、根据设置参数同步所述同步触发控制模组1的工作状态，并开启定时器1131，同时控制步进控制模组4运动。

在本发明实施例中，所述同步控制器设置单元111接收所述设置参数，所述设置参数包括预设值、初值和触发逻辑控制值，所述预设值用于所述同步触发控制模组1内的所述比较器1133当前值的比较，所述初值用于所述定时器 1131的设定，所述触发逻辑控制值用于同步触发逻辑单元114的设定。同时所述系统控制模组3控制承载检测物的运动台步进至下一检测点，步进完成后输出步进运动到位触发信号至所述同步触发控制模组1。

S203、获取步进控制模组4发送的运动到位触发信号，进行比较监控计算处理，输出报错信息。

在本发明实施例中，所述同步触发控制模组1接收到运动到位触发输入信号后，将运动到位触发输入信号输入至所述同步触发逻辑单元114，所述定时器 1131根据所述初值按照FPGA的时钟周期进行倒计数，在数值为零时输出加一触发信号，同时自动重新装载计数初值继续倒计数；设置第一计数器1132使能，使其清零并开始计数，同时清除第二计数器1132使能，使其停止计数并清零，其中：当第一计数器1132的值和第一比较器1133的预设值相等时，说明在指定的时间内所述外部设备同步触发模块12并没有输出触发信号，第一比较器 1133输出触发信号，所述报错单元112通过串口上报触发输出错误；所述同步触发逻辑单元114接收到触发输入信号后，立即输出触发信号至所述外部设备同步触发模块12，所述外部设备同步触发模块12对所述相机模组2输出触发信号，同时向所述FPGA模块11输入触发信号，清除第一计数器1132使能，使其停止计数并清零，同时设置第二计数器1132使能，使其清零并开始计数，其中：当第二计数器1132的值和第二比较器1133的预设值相等时，说明在指定的时间内所述外触发输入模块14并没有接收到触发输入信号，第二比较器1133 输出触发信号，所述报错单元112通过串口上报触发输入错误；重复上述操作，按照固定的伺服频率完成多点的步进检测，期间所述系统控制组如果通过串口接收到同步触发控制器上报的错误信息，就说明同步触发流程出现了异常，立即终止步进测量流程。其中，定时器1131的初值范围根据FPGA性能设置，第一比较器1133的预设值为所述同步触发逻辑单元114的最大执行时间，第二比较器1133的预设值为步进测量的伺服周期。

以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (8)

1.一种带触发监控的通用FPGA同步触发控制器，其特征在于，

包括同步触发控制模组、相机模组、系统控制模组和步进控制模组，所述相机模组、所述系统控制模组和所述步进控制模组均与所述同步触发控制模组电性连接，所述相机模组、所述系统控制模组和步进控制模组依次电性连接；其中，

所述系统控制模组，用于接收所述相机模组传输的图像信息，向所述同步触发控制模组发送设置参数和接收所述同步触发控制模组传输的报错信息并进行处理，以及软件控制所述步进控制模组运动；其中，所述设置参数包括预设值、初值和触发逻辑控制值；

所述同步触发控制模组，用于接收所述系统控制模组的所述设置参数，并根据所述设置参数同步工作状态和接收所述步进控制模组输出的步进运动到位触发信号，开启触发监控；

所述步进控制模组，用于接收所述系统控制模组运动触发信号后，控制承载检测物的运动台步进至下一检测点，步进完成后输出步进运动到位触发信号至所述同步触发控制模组；

所述相机模组，用于接收所述同步触发控制模组输出的同步触发信号，控制相机同步采集测量点的信息，同时将图片信息发送至所述系统控制模组；

所述同步触发控制模组包括FPGA模块、外部设备同步触发模块、串口通讯模块和外触发输入模块，所述外部设备同步触发模块与所述FPGA模块和所述相机模组电性连接，所述串口通讯模块与所述FPGA模块和所述系统控制模组电性连接，所述外触发输入模块与所述FPGA模块和所述步进控制模组电性连接；其中，

所述外部设备同步触发模块，用于接收所述FPGA模块输出的同步触发信号，并隔离输出所述同步触发信号至所述相机模组；

所述串口通讯模块，用于所述系统控制模组和所述FPGA模块之间的串口通讯，信号的隔离转换；

所述外触发输入模块，用于接收所述步进控制模组的步进运动到位触发信号，并对所述步进运动到位触发信号进行隔离转换，输入所述FPGA模块；

所述FPGA模块，用于接收所述串口通讯模块的控制信号，并进行预处理， 接收所述外触发输入模块输入的步进运动到位触发信号，向所述外部设备同步触发模块输出同步触发信号；所述FPGA模块监控触发输出，接收外部设备同步触发模块输入的触发信号，开启所述外触发输入模块触发输入监控。

2.如权利要求1所述的带触发监控的通用FPGA同步触发控制器，其特征在于，

所述FPGA模块包括同步控制器设置单元、报错单元、比较单元和同步触发逻辑单元，所述同步控制器设置单元和所述报错单元均与所述串口通讯模块电性连接，所述比较单元与所述报错单元、所述外部设备同步触发模块、所述同步触发逻辑单元和所述外触发输入模块电性连接；其中，

所述同步控制器设置单元，用于接收所述串口通讯模块发送的设置参数，完成对所述比较单元和所述同步触发逻辑单元的设置；

所述同步触发逻辑单元，用于接收所述外触发输入模块输入的步进运动到位触发信号，并根据所述触发逻辑控制输出同步触发信号至所述外部设备同步触发模块；

所述比较单元，用于对输入信号和输出信号的计算监控；

所述报错单元，用于接收所述比较单元输出的触发信号，并根据触发信号向所述串口通讯模块输出对应的报错信息。

3.如权利要求2所述的带触发监控的通用FPGA同步触发控制器，其特征在于，

所述比较单元包括定时器、计数器和比较器，所述计数器和所述比较器的数量均为两个，所述定时器分别与两个所述计数器、所述外触发输入模块、所述外部设备同步触发模块电性连接，每一所述计数器与每一所述比较器电性连接，两个所述比较器分别与所述报错单元电性连接；其中，

所述定时器，用于根据所述初值按照FPGA的时钟周期进行倒计数，在数值为零时输出加一触发信号，同时自动重新装载计数初值继续倒计数；

所述计数器，用于接收加一触发信号进行计数，同时输出当前值至对应连接的所述比较器；

所述比较器，用于接收对应所述计数器的当前值，与所述预设值进行比较，输出监控报错信息至所述报错单元。

4.如权利要求1所述的带触发监控的通用FPGA同步触发控制器，其特征 在于，

所述同步触发控制模组还包括电源模块，所述电源模块与所述FPGA模块电性连接，用于为所述FPGA模块提供电源。

5.如权利要求1所述的带触发监控的通用FPGA同步触发控制器，其特征在于，

所述同步触发控制模组还包括复位模块，所述复位模块与所述FPGA模块电性连接，用于所述FPGA模块的手动复位。

6.一种如权利要求1-5任一项所述的通用FPGA同步触发控制器的控制方法，其特征在于，包括：

接收相机模组传输的图像信息，向同步触发控制模组发送设置参数；其中，所述设置参数包括预设值、初值和触发逻辑控制值；

根据设置参数同步所述同步触发控制模组的工作状态，并开启定时器，同时控制步进控制模组运动；

获取步进控制模组发送的运动到位触发信号，进行比较监控计算处理，输出报错信息。

7.如权利要求6所述的通用FPGA同步触发控制器的控制方法，其特征在于，获取所述步进控制模组发送的运动到位触发信号，进行比较监控计算处理，输出报错信息，包括：

根据所述初值按照FPGA的时钟周期进行倒计数，在数值为零时输出加一触发信号，同时自动重新装载计数初值继续倒计数；

获取所述加一触发信号进行计数，同时输出计数器当前值至对应连接的比较器，基于所述预设值进行比较，若相等，则输出报错信息。

8.如权利要求7所述的通用FPGA同步触发控制器的控制方法，其特征在于，获取所述加一触发信号进行计数，同时输出计数器当前值至对应连接的比较器，基于所述预设值进行比较，若相等，则输出报错信息，包括：

若未获取到外触发输入模块输入的运动到位触发信号，则输出外触发输入报错信息；

若未获取到外部设备同步触发模块的同步触发信号，则输出外部设备同步触发报错信息。

Images