CN110535443A - 一种压电薄膜接受器及其阵列 - Google Patents
一种压电薄膜接受器及其阵列 Download PDFInfo
- Publication number
- CN110535443A CN110535443A CN201910935630.0A CN201910935630A CN110535443A CN 110535443 A CN110535443 A CN 110535443A CN 201910935630 A CN201910935630 A CN 201910935630A CN 110535443 A CN110535443 A CN 110535443A
- Authority
- CN
- China
- Prior art keywords
- electrode
- divided
- top electrode
- recipient
- piezoelectric membrane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012528 membrane Substances 0.000 title claims abstract description 78
- 238000004873 anchoring Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 abstract description 8
- 238000003491 array Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 21
- 230000005611 electricity Effects 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 230000009467 reduction Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electrotherapy Devices (AREA)
Abstract
本发明提供了一种压电薄膜接受器及其阵列,其中所述压电薄膜接受器,包括上电极(31)、下电极(32)和压电层(33),其中,所述压电层(33)设置于所述上电极(31)和所述下电极(32)之间;所述上电极(31)和所述下电极(32)中的至少之一划分为多块。根据本发明的技术方案,可以减小接受器的静态电容,从而降低电压噪声。进一步地,根据本发明的压电薄膜接受器阵列,可以克服入射波的相位差。
Description
技术领域
本发明总体涉及接受器领域,更具体地,涉及一种压电薄膜接受器及其阵列。
背景技术
传统的压电薄膜接受器具有两个电极,例如如图1中所示,包括顶电极11、底电极12以及设置于两个电极之间的压电材料13,该夹层结构还形成平行板电容器。其静态电容可由公式一确定:
其中,CA表示平行板电容器的静态电容,A表示有效电极面积,ε表示介电常数,d表示顶部和底部电极之间的间隙。根据上述公式一,在d和压电材料不改变的情况下,电极板面积决定了电容器的静态电容。
在感测模式中,由于压电效应,薄膜结构的任何机械形变将通过这两个电极之间的压电材料转移成电荷流,所产生的电荷流将被顺序地馈送到运算放大电路中。但是,放大器的输入参考电压噪声(Vnosie)将受到器件初始静态电容的影响。其中放大器的输入参考电压噪声可以由公式二计算得到:
其中,Cf表示放大电路的反馈电容,EA表示放大电路的输入电压噪声。结合公式一和公式二可知,接受器的静态电容影响放大器的电压噪声。
目前为了减小接受器的静态电容,以降低电压噪声,同时提高传统声学阵列操作中的接收端性能,通常采用多个接受器以串联方式形成组进行阵列布置,再根据实际应用中的入射波长和接收端的物理尺寸比为参考,调整阵列或者每组里单个接受器的串联数量。一般来说,当波长远大于整个阵列时,可选用阵列中全部单元串联;当波长小于等于整体阵列时,为了避免每个接受器之间的显著相位差,可将大阵列进行分组,每个分组内的多个接受器串联,且限制每个分组的物理尺寸小于或者等于λ/2,其中λ是入射波的声学波长。例如,如图2中示出了入射波周期和多个接受器串联阵列配置的情况,其中每个接受器使用圆形膜作为示例。
然而,无论波长大小,常规的单个接受器串联降低本底噪音的方法应用过程中,每个接受器仍可能由于声波的入射角度不同而导致单个接受器之间出现相位差。需要注意的是,相位差会引起单个感应膜在同一时间点上接受到的声压不同,从而导致了每个感应膜的机械响应有偏差,根据压电效应原理产生不同的电荷量。如果不同的感应膜以串联形式相连,机械响应强的单元(较多电荷输出)所产生的电荷会被机械响应弱的单元(较少电荷输出)平均掉,从而可能使串联模式下的单个组或者阵列的最终电荷输出减少。虽然通过进一步缩小分组或者阵列的物理尺寸(例如限于λ/4)可有助于使每个组单元的相位响应趋于同步。然而,例如不同的传播介质导致同一频率的声波可能波长不同,又或者对目标带宽的要求等实际约束通常阻碍了小分组、阵列物理尺寸收缩的实现并且为组单元大小调整设置了硬边界。
因此,如何减小接受器的静态电容,以及克服相位差的影响,提高接受器的感测性能,成为当前研究的热点。
发明内容
为了至少解决在上述背景技术部分所描述的现有技术缺陷,本发明提供了一种压电薄膜接受器及其阵列。
根据本发明的第一方面,提供一种压电薄膜接受器,包括上电极、下电极和压电层,其中,所述压电层设置于所述上电极和所述下电极之间;所述上电极和所述下电极中的至少之一划分为多块。
根据本发明的一个实施例,所述上电极和所述下电极被划分的块数相等或者不等。
根据本发明的另一个实施例,所述上电极和所述下电极被划分的块数相等,所述上电极中包括输入电极,所述下电极中包括输出电极;或者所述下电极中包括所述输入电极,所述上电极中包括所述输出电极。
根据本发明的又一个实施例,所述上电极被划分的块数多于所述下电极被划分的块数。
根据本发明的一个实施例,所述上电极被划分的多块中包括输入电极和输出电极。
根据本发明的另一个实施例,所述上电极被划分的块数比所述下电极被划分的块数多一块。
根据本发明的又一个实施例,所述上电极被划分为两块。
根据本发明的一个实施例,所述下电极被划分为两块。
根据本发明的另一个实施例,所述下电极被划分的块数多于所述上电极被划分的块数。
根据本发明的又一个实施例,所述下电极被划分的多块中包括输入电极和输出电极。
根据本发明的一个实施例,所述下电极被划分的块数比所述上电极被划分的块数多一块。
根据本发明的另一个实施例,所述下电极被划分为两块。
根据本发明的又一个实施例,所述上电极被划分为两块。
根据本发明的一个实施例,还包括包层、锚定结构、空腔、以及基底层,其中,所述基底层设置于所述下电极;所述包层设置于所述基底层上,并包裹所述上电极、所述下电极、所述压电层;所述锚定结构设置于所述基底层的下部;所述空腔设置于所述基底层的下部,并位于所述锚定结构的中间。
根据本发明的第二方面,提供一种压电薄膜接受器阵列,包括多个如权利要求1-14所述的压电薄膜接受器。
根据本发明的一个实施例,所述多个压电薄膜接受器并联连接。
通过上述对本发明的方案及其多个实施例的描述,本领域技术人员可以理解本发明的压电薄膜接受器的上电极和下电极中的至少之一划分为多块,在不改变压电材料和有效总电极面积的情况下,可以减小接受器的静态电容,从而降低电压噪声。进一步地,根据本发明的压电薄膜接受器阵列,可以克服入射波的相位差。
附图说明
通过参考附图阅读下文的详细描述,本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中,以示例性而非限制性的方式示出了本发明的若干实施方式,并且相同或对应的标号表示相同或对应的部分,其中:
图1是示出现有技术中传统的压电薄膜接受器的示意图;
图2是示出现有技术中多个接受器串联阵列配置的示意图;
图3是示出根据本发明的压电薄膜接受器的示意图;
图4是示出根据本发明的上电极块数多于下电极块数的一个实施例示意图;
图5-图6是示出根据本发明的上电极块数等于下电极块数的实施例示意图;
图7-图8是示出根据本发明的下电极块数多于上电极块数的实施例示意图;
图9是示出根据本发明的压电薄膜接受器的另一个实施例示意图;
图10是示出根据本发明的不同形状的上电极划分为两块的实施例示意图;
图11-图12是示出根据本发明的不同形状的上电极或下电极划分为三块的实施例示意图;
图13是示出根据本发明的压电薄膜接受器的一个实施例的立体示意图;
图14是示出根据本发明的压电薄膜接受器阵列的一个实施例示意图;以及
图15是示出根据本发明的一种分组设置的压电薄膜接受器阵列示意图。
具体实施方式
如前所述,本发明针对现有技术的不足,提供了一种压电薄膜接受器,是在不改变压电材料和整个电极有效面积的情况下,通过将上电极或/和下电极划分为多块(例如分段电极)的技术方案,与传统压电薄膜接受结构中应用的电极配置相比,将有效地减小静态电容,从而降低电压噪声,而其减少程度将取决于电极分割的数量。进一步的,本发明还提供了一种压电薄膜接受器阵列,可以根据入射波波长的情况进行灵活配置,以克服入射波的相位差。
现在将参考附图描述实施例。应当理解,为了说明的简单和清楚,在认为合适的情况下,可以在附图中重复附图标记以指示对应或类似的元件。另外,本申请阐述了许多具体细节以便提供对本文所述实施例的透彻理解。然而,本领域普通技术人员将理解,可以在没有这些具体细节的情况下实践本文描述的实施例。在其他情况下,没有详细描述公知的方法、过程和组件,以免模糊本文描述的实施例。而且,该描述不应被视为限制本文描述的实施例的范围。
图3是示出根据本发明的压电薄膜接受器的示意图。
如图3所示的一种压电薄膜接受器,包括上电极31、下电极32和压电层33,其中,压电层33设置于上电极31和下电极32之间。压电层33中设置有压电材料;压电材料可以感测压力,发生形变并产生电荷。压电层33的厚度可以很薄。上电极31和下电极32中的至少之一划分为多块,包括上电极31划分为多块且下电极32未划分(即下电极32为一块)、下电极32划分为多块且上电极31未划分(即上电极31为一块)、上电极31划分为多块且下电极32划分为多块等多种实施方式。上述多块是指大于等于两块。需要说明的是,上述多块是指分隔开的多块,相互之间没有连接。上电极31被划分的多块中各电极块的尺寸可以相同也可以不同,分布可以对称也可以不对称。下电极32被划分的多块中各电极块的尺寸可以相同也可以不同,分布可以对称也可以不对称。上电极31和下电极32划分的块数可以相等也可以不等。上电极31的形状可以为圆形、方形、多边形、中空的环形等;下电极32的形状可以为圆形、方形、多边形、中空的环形等。上电极31的形状和下电极32的形状可以相同,也可以不同。
根据本发明的一个实施例,上电极31被划分为多块,下电极32未进行划分,即下电极32为完整的一块。如图3中所示,例如上电极31划分为两块31-1和31-2,下电极32为完整的一块。根据这样的配置,可以设置上电极31中的一块(例如31-1)为输入电极,输入电极是电流输入的电极;设置上电极31中的另一块(例如31-2)为输出电极,输出电极是电流输出的电极;则下电极32为中间电极,中间电极是指没有电流输入和输出、对电荷具有承接作用的电极。此时的电流路径为从31-1输入并流向下电极32,再从下电极32流向31-2,并从31-2输出。本领域技术人员可以理解的是,也可以设置31-2为输入电极,31-1为输出电极,电流路径与上述相反。
根据这样的配置,相当于31-1和下电极32组成的接受单元与31-2和下电极32组成的接受单元串联连接,由于每个接受单元的电极面积减小,每个接受单元的电容均小于上电极31划分前的情况,并且多个接受单元串联进一步降低了整个接受器的静态电容,因此可以显著的降低电压噪声。另外,从下电极32的仰视方向观察,下电极32作为中间电极可以设置为覆盖上电极块31-1的部分或全部,同时也覆盖上电极块31-2的部分或全部,其中31-1和31-2为相邻的电极块。根据这样的设置,更有利于接受器中电荷的移动以及多个接受单元的形成。
需要说明的是,根据本实施例中上电极31划分为两块、下电极32未划分的结构,也可以根据需要设置31-1或31-2为输入电极、下电极32为输出电极,或者下电极32为输入电极、上电极31-1或31-2为输出电极。根据这样的配置,其中的31-1或者31-2可能被闲置,但即使如此,由于31-1或31-2的面积小于上电极31,因此划分电极后的接受器静态电容仍然小于划分前的接受器的静态电容。
需要理解的是,图3虽然示例性的仅示出了上电极31划分为两块,下电极32未划分的实施例,但是可以理解的是,在下电极32不进行分割时,上电极31可以划分为多于两块,虽然可能会出现多个闲置的电极块,但是由于划分数量的增加,会使上电极中每块的面积可以更小,也有利于静态电容的减小,从而有助于降低电压噪声。当下电极32也被划分时,相当于整个接受器被划分为更多个接受单元,随着划分块数的增加,每个接受单元的电极面积减小,每个接受单元的静态电容随之更小,且多个接受单元串联,更有利于降低整个接受器的静态电容。由此可知,静态电容的减小程度,与电极划分的块数有关,在实际应用中可以根据需要灵活配置。
上面结合图3描述了对上电极31划分,不对下电极32划分的实施例,同时这也是上电极31划分的块数多于下电极32划分的块数的一种实施方式,以下将结合图4做进一步的描述。
图4是示出根据本发明的上电极块数多于下电极块数的一个实施例示意图。通过前文和下面的描述,本领域技术人员可以理解图4同时示出了下电极32划分为多块的实施方式。
如图4中所示,上电极31被划分为多块,下电极32也被划分为多块,且上电极31划分的块数多于下电极32划分的块数,例如上电极31划分为三块31-1、31-2和31-3,下电极32划分为两块32-1和32-2。根据这样的配置,可以设置上电极31中的一块(例如31-1)为输入电极,输入电极是电流输入的电极;设置上电极31中的另一块(例如31-3)为输出电极,输出电极是电流输出的电极;上电极31中的31-2、下电极中的32-1以及32-2可以作为中间电极使用,中间电极是指没有电流输入和输出、对电荷具有承接作用的电极。此时的电流路径依次为从31-1输入并流向下电极32-1,再从下电极32-1流向31-2,然后从31-2流向下电极32-2,最后流向上电极31-3并输出,如图4中箭头所示方向。当然,也可以设置31-3为输入电极,31-1为输出电极,则电流路径与上述相反。
另外,当31-2、32-1和32-2均为中间电极时,从下电极32的仰视方向观察,32-1作为中间电极可以设置为覆盖上电极块31-1的部分或全部,同时也覆盖上电极块31-2的部分或全部,其中31-1和31-2为相邻的电极块;32-2作为中间电极可以设置为覆盖上电极块31-2的部分或全部,同时也覆盖上电极块31-3的部分或全部,其中31-2和31-3为相邻的电极块。从上电极31的俯视方向观察,31-2作为中间电极可以设置为覆盖下电极块32-1的部分或全部,同时也覆盖下电极块32-2的部分或全部,其中32-1和32-2为相邻的电极块。根据这样的设置,更有利于接受器中电荷的移动以及多个接受单元的形成。
根据这样的配置,相当于31-1和下电极32-1组成的接受单元、32-1和上电极31-2组成的接受单元、上电极31-2和下电极32-2组成的接受单元以及下电极32-2和上电极31-3组成的接受单元串联连接,由于每个接受单元的电极面积减小,每个接受单元的电容均小于上电极31划分前的情况,并且多个接受单元串联进一步降低了整个接受器的静态电容,因此可以显著的降低电压噪声。
需要理解的是,根据上述配置,可以最大程度的利用划分的各块电极,但是根据实际需要,输入电极和输出电极等的设置也可以有多种变形,例如设置上电极31-1为输入电极、31-2为输出电极,或者上电极31-2为输入电极、31-1为输出电极,或者上电极31-1为输入电极、下电极32-1为输出电极,或者31-2为输入电极、32-1或32-2为输出电极,或者下电极32-1为输入电极、32-2为输出电极,或者下电极32-1为输入电极、31-1或31-2为输出电极等,这些实施例的设置方式将可能导致出现闲置的电极块,且中间电极的有无及其数量也会随之变化,可以根据需要灵活设置。
根据图4以及前文的描述,本领域技术人员可以理解的是,当上电极被划分的块数多于下电极被划分的块数时,设置上电极被划分的多块中包括输入电极和输出电极,可以最大程度的利用各电极块,出现较少的闲置的电极块。其中特别是当上电极被划分的块数比下电极被划分的块数多一块时,设置上电极被划分的多块中包括输入电极和输出电极,可以避免出现闲置的电极块。
图4中虽然示例性的示出了上电极31被划分为三块,下电极32被划分为两块的实施方式,但是应该理解的是,上电极31也可以被划分为四块、五块,或更多块;下电极32也可以被划分为三块、四块,或更多块,上电极31划分的块数和下电极32划分的块数可以相差一块或多块。随着划分块数的增加,可能会多一些中间电极,但是电路路径以及连接方式等设置均与图4所示实施例类似,此处不再赘述。而当上电极31被划分的块数比下电极32被划分的块数多两块及以上时,例如上电极31被划分为4块,下电极32被划分为两块,上电极31中会多出至少一块闲置的电极块,但其他设置与前述类似,此处不再赘述。
上文中结合图3和图4描述了上电极划分的块数多于下电极被划分的块数的多个实施例,下面将结合图5-图6对根据本发明的上电极划分块数等于下电极划分块数的实施方式进行描述。
图5是示出根据本发明的上电极划分为两块,下电极划分为两块的实施例示意图。
如图5所示,上电极31和下电极32被划分的块数相等,例如上电极划分为31-1和31-2,下电极划分为32-1和32-2。上电极31或下电极32中被划分的各块可以尺寸相同,对称分布(例如图5中的31-1和31-2);也可以尺寸不同,不对称分布(例如图5中的32-1和32-2)。根据这样的结构,例如可以设置上电极31中的一块(例如31-1)为输入电极,设置下电极32中的一块(例如32-2)为输出电极,上电极31中的31-2、下电极中的32-1可以作为中间电极使用。此时的电流路径依次为从31-1输入并流向下电极32-1,再从下电极32-1流向31-2,然后从31-2流向下电极32-2并输出。当然,也可以设置32-2为输入电极,31-1为输出电极,则电流路径与上述相反。
另外,当31-2和32-1为中间电极时,从下电极32的仰视方向观察,32-1作为中间电极可以设置为覆盖上电极块31-1的部分或全部,同时也覆盖上电极块31-2的部分或全部,其中31-1和31-2为相邻的电极块。从上电极31的俯视方向观察,31-2作为中间电极可以设置为覆盖下电极块32-1的部分或全部,同时也覆盖下电极块32-2的部分或全部,其中32-1和32-2为相邻的电极块。根据这样的设置,更有利于接受器中电荷的移动以及多个接受单元的形成。
根据这样的配置,相当于31-1和下电极32-1组成的接受单元、32-1和上电极31-2组成的接受单元、以及上电极31-2和下电极32-2组成的接受单元串联连接,由于每个接受单元的电极面积减小,每个接受单元的电容均小于上电极31划分前的情况,并且多个接受单元串联进一步降低了整个接受器的静态电容,因此可以显著的降低电压噪声。
需要理解的是,根据上述配置,可以最大程度的利用划分的各块电极,但是根据实际需要,输入电极和输出电极等的设置也可以有多种变形,例如设置上电极31-1为输入电极、31-2为输出电极,或者上电极31-2为输入电极、31-1为输出电极,或者上电极31-1为输入电极、下电极32-1为输出电极,或者31-2为输入电极、32-2为输出电极,或者下电极32-1为输入电极、32-2为输出电极等,这些实施例的设置方式将可能导致出现闲置的电极块,且中间电极的有无及其数量也会随之变化,可以根据需要灵活设置。
上文中结合图5对上电极31和下电极32均划分为两块进行了详细描述,下面将结合图6对上电极31和下电极32划分为多于两块的实施例进行说明。
图6是示出根据本发明的上电极划分为三块,下电极划分为三块的实施例示意图。
如图6所示,上电极31和下电极32被划分的块数相等,例如上电极划分为31-1、31-2和31-3,下电极划分为32-1、32-2和32-3。根据这样的结构,可以设置上电极31中的一块(例如31-1)为输入电极,设置下电极32中的一块(例如32-3)为输出电极,上电极31中的31-2和31-3、下电极中的32-1和32-2可以作为中间电极使用。此时的电流路径依次为从31-1输入并流向下电极32-1,再从下电极32-1流向31-2,然后从31-2流向下电极32-2,从32-2流向上电极31-3,最后流向下电极32-3并输出。当然,也可以设置32-3为输入电极,31-1为输出电极,则电流路径与上述相反。
根据这样的配置,相当于31-1和下电极32-1组成的接受单元、上电极31-2和下电极32-2组成的接受单元、以及上电极31-3和下电极32-3组成的接受单元等串联连接,由于每个接受单元的电极面积减小,每个接受单元的电容均小于上电极31划分前的情况,并且多个接受单元串联进一步降低了整个接受器的静态电容,因此可以显著的降低电压噪声。
另外,当31-2、31-3、32-1和32-2均为中间电极时,可以设置为例如图6中所示,从一个中间电极的一侧观察(例如下电极的仰视方向),不覆盖对侧电极中的两个或多个电极块。也可以设置为从该中间电极的一侧观察(下电极的仰视方向或上电极的俯视方向),覆盖对侧电极中的至少两个相邻电极块,该相邻电极块中可以包括至少一个该对侧电极中的中间电极,设置方法与图5中的相同或相似,此处不再赘述。
需要理解的是,根据上述配置,可以最大程度的利用划分的各块电极,但是根据实际需要,输入电极和输出电极等的设置也可以有多种变形,例如设置上电极31-1为输入电极、31-2为输出电极,或者上电极31-2为输入电极、31-1为输出电极,或者上电极31-1为输入电极、下电极32-1为输出电极,或者31-2为输入电极、32-2为输出电极,或者下电极32-1为输入电极、32-2为输出电极等,这些实施例的设置方式将可能导致出现闲置的电极块,可以根据需要灵活设置。
结合图5-图6的描述,本领域技术人员可以理解的是,当上电极被划分的块数等于下电极被划分的块数时,在上电极划分的多块中设置输入电极且在下电极划分的多块中设置输出电极,或者在上电极划分的多块中设置输出电极且在下电极划分的多块中设置输入电极,可以最大程度的利用各电极块,出现较少的闲置的电极块。
图5-图6中虽然示例性的示出了上电极31和下电极32被划分为两块或三块的实施方式,但是应该理解的是,上电极31也可以被划分为四块、五块,或更多块,同时下电极32也可以被划分为四块、五块,或更多块,上电极31划分的块数和下电极32划分的块数可以相差一块或多块。随着划分块数的增加,可能会多一些中间电极,但是电路路径以及连接方式等设置均与图5-图6所示实施例类似,此处不再赘述。
上文中结合图5和图6描述了上电极划分的块数等于下电极被划分的块数的多个实施例,下面将结合图7-图8对根据本发明的下电极划分块数多于上电极划分块数的实施方式进行描述。
如图7中所示,上电极31未进行划分(即为完整的一块),下电极32划分为32-1和32-2。根据这样的配置,可以设置下电极32中的一块(例如32-1)为输入电极,设置下电极32中的另一块(例如32-2)为输出电极,则上电极31为中间电极。此时的电流路径为从32-1输入并流向上电极31,再从上电极31流向32-2,并从32-2输出。本领域技术人员可以理解的是,也可以设置32-2为输入电极,32-1为输出电极,电流路径与上述相反。
根据这样的配置,相当于32-1和上电极31组成的接受单元与32-2和上电极31组成的接受单元串联连接,由于每个接受单元的电极面积减小,每个接受单元的电容均小于下电极32划分前的情况,并且多个接受单元串联进一步降低了整个接受器的静态电容,因此可以显著的降低电压噪声。
另外,从上电极31的俯视方向观察,上电极31作为中间电极可以设置为覆盖下电极块32-1的部分或全部,同时也覆盖下电极块32-2的部分或全部,其中32-1和32-2为相邻的电极块。根据这样的设置,更有利于接受器中电荷的移动以及多个接受单元的形成。
需要说明的是,根据本实施例中下电极32划分为两块、上电极31未划分的结构,也可以设置32-1或32-2为输入电极、上电极31为输出电极,或者上电极31为输入电极、下电极32-1或32-2为输出电极。根据这样的配置,其中的32-1或者32-2可能被闲置,但即使如此,由于32-1或32-2的面积小于下电极32,因此划分电极后的接受器静态电容仍然小于划分前的接受器的静态电容。
需要理解的是,图7虽然示例性的仅示出了下电极32划分为两块,上电极31未划分的实施例,但是可以理解的是,在上电极31不进行分割时,下电极32可以划分为多于两块,虽然可能会出现多个闲置的电极块,但是由于划分数量的增加,会使上电极中每块的面积更小,也有利于静态电容的减小,从而有助于降低电压噪声。
上文中结合图7对下电极32划分块数多于上电极31划分块数,以及上电极31未进行划分的技术方案及多个实施例进行了描述,下面将结合图8对上电极31划分为多块,且块数少于下电极32划分块数的情况做进一步的描述。
如图8所示,上电极31被划分为多块,下电极32也被划分为多块,且下电极32划分的块数多于上电极31划分的块数,例如上电极31划分为两块31-1和31-2,下电极32划分为三块32-1、32-2和32-3。根据这样的配置,可以设置下电极32中的一块(例如32-1)为输入电极,设置下电极32中的另一块(例如32-3)为输出电极,下电极32中的32-2、上电极31中的31-1以及31-2可以作为中间电极使用。此时的电流路径依次为从32-1输入并流向上电极31-1,再从上电极31-1流向32-2,然后从32-2流向上电极31-2,最后流向下电极32-3并输出。当然,也可以设置32-3为输入电极,32-1为输出电极,则电流路径与上述相反。
根据这样的配置,相当于32-1和上电极31-1组成的接受单元、31-1和下电极32-2组成的接受单元、下电极32-2和上电极31-2组成的接受单元以及上电极31-2和下电极32-3组成的接受单元串联连接,由于每个接受单元的电极面积减小,每个接受单元的电容均小于上电极31或下电极32划分前的情况,并且多个接受单元串联进一步降低了整个接受器的静态电容,因此可以显著的降低电压噪声。
另外,当31-1、31-2和32-2均为中间电极时,从上电极31的俯视方向观察,31-1作为中间电极可以设置为覆盖下电极块32-1的部分或全部,同时也覆盖下电极块32-2的部分或全部,其中32-1和32-2为相邻的电极块;31-2作为中间电极可以设置为覆盖下电极块32-2的部分或全部,同时也覆盖下电极块32-3的部分或全部,其中32-2和32-3为相邻的电极块。从下电极32的仰视方向观察,32-2作为中间电极可以设置为覆盖上电极块31-1的部分或全部,同时也覆盖上电极块31-2的部分或全部,其中31-1和31-2为相邻的电极块。根据这样的设置,更有利于接受器中电荷的移动以及多个接受单元的形成。
需要理解的是,根据上述配置,可以最大程度的利用划分的各块电极,但是根据实际需要,输入电极和输出电极等的设置也可以有多种变形,例如设置上电极31-1为输入电极、31-2为输出电极,或者上电极31-2为输入电极、31-1为输出电极,或者上电极31-1为输入电极、下电极32-1为输出电极,或者31-2为输入电极、32-1或32-2为输出电极,或者下电极32-1为输入电极、32-2为输出电极,或者下电极32-1为输入电极、31-1或31-2为输出电极等,这些实施例的设置方式将可能导致出现闲置的电极块,可以根据需要灵活设置。
根据图7-图8的描述,本领域技术人员可以理解的是,当下电极被划分的块数多于上电极被划分的块数时,设置下电极被划分的多块中包括输入电极和输出电极,可以最大程度的利用各电极块,出现较少的闲置的电极块。其中特别是当下电极被划分的块数比上电极被划分的块数多一块时,设置下电极被划分的多块中包括输入电极和输出电极,可以避免出现闲置的电极块。
图7-图8中虽然示例性的示出了下电极32被划分为两块或三块,上电极31未进行划分或者被划分为两块的实施方式,但是应该理解的是,上电极31也可以被划分为三块、四块,或更多块;下电极32也可以被划分为四块、五块,或更多块,上电极31划分的块数和下电极32划分的块数可以相差一块或多块。随着划分块数的增加,可能会多一些中间电极,但是电路路径以及连接方式等设置均与图7-图8所示实施例类似,此处不再赘述。而当下电极32被划分的块数比上电极31被划分的块数多两块及以上时,例如下电极32被划分为四块,上电极31被划分为两块,下电极32中会多出至少一块闲置的电极块,但其他设置与前述类似,此处不再赘述。
根据前文的描述,对上电极和下电极各种划分情况进行了详细描述,可知,当上电极与下电极划分的块数相同时,将输入电极和输出电极分别设置在上电极中和下电极中;或者当上电极与下电极划分的块数不同时,其中划分块数多的电极中设置输入电极和输出电极,可以最大程度的利用各电极块,出现较少的闲置的电极块。同时,当存在中间电极时,设置中间电极的优选方案为:从中间电极的一侧观察(下电极的仰视方向或上电极的俯视方向),该中间电极可以设置为覆盖对侧电极中的至少两个相邻电极块,当该对侧电极中也包括一个或多个中间电极时,该相邻电极块中可以包括至少一个该对侧电极中的中间电极。而且根据本发明的技术方案,通过电极的划分,可以在每个接受器中形成多个接受单元串联的电路路径,而无需多个接受器串联,因此在降低接受器的静态电容的同时能够有效克服入射波的相位差。
以上是对根据本发明的接受器中的电极的描述,以下将结合图9对包含有其他部件的接受器的结构进行示例性的说明。图9是示出根据本发明的压电薄膜接受器的另一个实施例示意图。
如图9中所示,根据本发明的压电薄膜接受器还可以包括包层91、锚定结构93、空腔94、以及基底层92,其中,基底层92设置于下电极32,例如下电极32的下部,以起到支撑的作用;包层91设置于基底层92上,并包裹上电极31(例如上电极31包括31-1和31-2两块)、下电极32、压电层33,以起到保护作用;锚定结构93设置于基底层92的下部,以支撑基底层92及其上部构件;空腔94设置于基底层92的下部,并位于锚定结构93的中间。锚定结构93可以分隔设置,也可以设置为围绕空腔94一圈的中空结构,还可以设置为将空腔94包裹其中等。需要理解的是,上述包层91、锚定结构93、空腔94、以及基底层92,可以应用于图3-图8的实施例中,还可以与根据本发明的任何一种由上电极31、下电极32、压电层33构成的结构进行组合,形成本发明的实施例。
需要说明的是,所述“上”和“下”的位置相对关系仅仅是参考图示所做出的,在实际应用中,可以根据需要灵活地调整上电极31、下电极32以及基底层92等各构件的相对位置。
图10是图9的俯视图,同时也是示出了上电极31划分为两块的示意图。下面结合图10对电极的形状以及划分为两块的多个实施例进行描述。
如图10所示,基底层92的尺寸大于上电极31的整体尺寸,以起到支撑的作用。上电极31可以划分为两块,分别为31-1和31-2,上电极31的截面图可以如图9中所示。
如图10(a)中所示,上电极31整体可以为正方形,通过划分形成了两个长方形电极,分别为31-1和31-2。且31-1和31-2可以由上电极31平均划分而得。如图10(b)中所示,上电极31整体可以为圆形,通过划分形成了两个半圆形电极,分别为31-1和31-2。且31-1和31-2可以由上电极31平均划分而得。如图10(c)中所示,上电极31整体可以为中空的环形结构,外边缘可以为多边形或者圆形等,通过划分形成了两个半环形电极,分别为31-1和31-2。且31-1和31-2可以由上电极31平均划分而得。
图10虽然示例性的示出了上电极31的形状,但是不是对本发明技术方案的限制,需要说明的是,上电极31还可以是其他形状,例如椭圆形、长方形、梯形、菱形、多边形或者不规则形状等,划分为两块的方式与图10相同或相似。当然,下电极32的形状也可以如上所述的圆形、正方形、中空环形、椭圆形、长方形、梯形、菱形、多边形或者不规则形状等,划分的方式与上电极31相同或相似,此处不再赘述。还有上电极31或下电极32划分为两块时,可以是平均划分,得到对称的两块,也可以是非平均划分,得到非对称的两块。以下将结合图11-图12对上电极31或下电极32划分为多于两块的多个实施例进行描述。
图11是示出根据本发明的上电极或者下电极划分为三块的实施例示意图。
如图11中所示,以划分上电极31为例,上电极31可以划分为三块,分别为31-1、31-2和31-3,且相互之间均为分隔的,没有连通。如图11(a)中所示,上电极31可以为方形,划分的三块中31-3的面积大于31-1和31-2,为非平均划分。如图11(b)中所示,上电极31可以为圆形,划分的三块中31-3为半圆形,31-1和31-2均为扇形,31-3的面积大于31-1和31-2,为非平均划分。如图11(c)中所示,上电极31可以为中空的环形结构,外边缘可以为多边形或者圆形等,划分的三块中31-3为U形,31-1和31-2均为多边形,31-3的面积大于31-1和31-2,为非平均划分。如图11(d)中所示,上电极31可以为方形,划分的三块31-1、31-2以及31-3均为长方形,且面积可以相等,为平均划分。
上文中结合图11对上电极划分为三块的多个实施例进行了描述,需要理解的是,下电极划分为三块的方式可以与图11中所示的相同或相似。上电极或下电极的划分前的形状还可以是其他形状,例如椭圆形、长方形、梯形、菱形、多边形或者不规则形状等。上电极或者下电极的划分块数不限于三块,可以是四块、五块,或者更多块,可以根据需要进行划分,且可以是平均划分(各块面积相等),也可以是非平均划分(各块面积不相等)。而上电极或下电极的划分形式不仅包括如图11所示的形式,还可以包括其他形式,例如多块被划分的电极块之间通过连通形成一块电极块。为了方便理解,下面结合图12,仍然以上电极31划分为三块为例,对多块电极块连通的形式进行说明,与图11进行对比,可以更直观的理解本发明所述的对电极进行划分的技术方案。
如图12中所示,以上电极31划分为三块为例,可以将上电极31划分为31-1、31-2以及31-3,其中电极块31-3由31-3e和31-3f组成,31-3e和31-3f之间连通以形成一个电极块31-3。具体操作方式可以为,首先将上电极31对称的划分为31-1、31-2、31-3e以及31-3f,其中电极块31-3e和31-3f之间,例如通过导线、导电板、机械连接构件等,进行连通,以使31-3e和31-3f具有相同的电势,从而形成一个电极块31-3。
具体地,如图12(a)中所示,上电极31为方形,平均且对称的划分为31-1、31-2、31-3e以及31-3f四个小方形,该四个小方形电极块面积相同,且对称分布,其中电极块31-3e和31-3f之间连通。如图12(b)中所示,上电极31为圆形,平均且对称的划分为31-1、31-2、31-3e以及31-3f四个小扇形,该四个小扇形电极块面积相同,且对称分布,其中电极块31-3e和31-3f之间连通。如图12(c)中所示,上电极31为中空的环形结构,外边缘可以为多边形或者圆形等,平均且对称的划分为31-1、31-2、31-3e以及31-3f四个电极块,该四个电极块面积相同,且对称分布,其中电极块31-3e和31-3f之间连通。
结合图11和图12来看,图12中所示的31-3e和31-3f之间通过连通形成一个电极块31-3,与图11中所示的31-3为一整块电极相比,电路路径上没有区别,区别在于图12所示的结构为对称结构,图11所示的结构为非对称结构。如图12所示的对称结构可以减少机械机构上因不对称而引起的问题,例如频率和模态有偏差等问题。因此,在对上电极或下电极进行划分时,优选的方案为划分成对称结构。例如图12(a)与图11(a)相比,上电极31均为方形,均被划分为三块电极块,相比于图11(a)的非对称结构划分方式,图12(a)的对称结构划分方式为优选方案。
图12以上电极31划分为例,下电极32的划分方式也可以如图12中所示,此处不再赘述。需要理解的是,上电极或者下电极的划分块数不限于三块,可以是四块、五块,或者更多块,可以根据需要进行划分。其中,当电极需要被划分为偶数块时,对称划分相对容易,但是当电极需要被划分为奇数块时,就可以采用例如图12所示的方式进行划分,以形成对称结构。
为了便于理解本发明的技术方案,下面结合图13对本发明一个实施例的立体图进行描述,该立体图包括了电极划分、电极位置布置等结构设置,同时也示出了基于该结构的一种电流路径。通过前文和下面结合图13的描述,本领域技术人员能够更好的理解本发明的接受器结构设置和实际应用情况。
图13是示出根据本发明的压电薄膜接受器的一种实施例的立体示意图。
如图13所示,根据本实施例的压电薄膜接受器,上电极31划分为三块31-1、31-2以及31-3,并采用如图12(a)中所示的分割方式,31-3由31-3e和31-3f中间连通构成;下电极32划分为两块32-1和32-2;上电极31和下电极32之间设置有压电层33。并且假设设置31-1为输入电极,31-2为输出电极,31-3、32-1和32-2均为中间电极,且从下电极32的仰视方向观察,作为中间电极的下电极块32-1覆盖上电极块31-1和31-3e,作为中间电极的下电极块32-2覆盖上电极块31-2和31-3f,其中31-3e和31-3f为一块中间电极;从上电极31的俯视方向观察,作为中间电极的上电极块31-3覆盖下电极块32-1的部分和32-2的部分,其中32-1和32-2均为中间电极。根据以上设置,电流路径如图13中箭头所示,电流经31-1输入,流向下电极块32-1,然后流向上电极块31-3e,并经连通部分流向31-3f,接着从31-3f流向下电极块32-2,最后流向31-2并输出。
前文中详细描述了单个压电薄膜接受器的结构及多个实施例,通过对单个接受器的上电极和/或下电极的划分,相当于其内部形成多个串联的接受单元,降低了静态电容,从而降低电压噪声,并且由于单个压电薄膜接受器内的机械响应始终是同步的,并且没有电荷消除的影响,因此根据本发明的单个压电薄膜接受器能够有效克服入射波的相位差。在实际应用中,为了满足增强收发射信号的强度、测量物体要求、设计时要较大的声孔径,以及为了更好的做声聚焦等需要,本发明还提供了一种压电薄膜接受器阵列,下面将结合图14进行说明。
图14是示出根据本发明的压电薄膜接受器阵列的一个实施例示意图。
如图14中所示,提供了一种压电薄膜接受器阵列,包括多个根据本发明的压电薄膜接受器。所述多个是指大于等于两个。其中每个压电薄膜接受器中的上电极和下电极中的至少之一划分为多块,可以根据需要确定划分块数和划分方式等,以优化每个压电薄膜接受器的接受性能。如前文中所述,此处不再赘述。该压电薄膜接受器阵列中的多个压电薄膜接受器可以相同,也可以不同。所述相同包括例如该压电薄膜接受器阵列中的每个压电薄膜接受器的电极形状、电极划分块数和划分方式等均相同。所述不同包括例如该压电薄膜接受器阵列中一个或多个接受器的上电极和/或下电极划分块数不同,或划分方式不同,或划分块数和划分方式均不同,或者电极形状不同等。
根据本发明的一个实施例,如图14所示,多个压电薄膜接受器并联连接,形成压电薄膜接受器阵列。多个压电薄膜接受器可以相同,也可以不同。根据本发明的多个压电薄膜接受器并联设置,可以采用多通道或一个大型阵列的方式进行布置。在接受信号时,并联设置的阵列输出的电荷总量为各分路电量之和,因此相比于串联设置,根据本实施例的并联阵列具有更大的电荷输出量。当波长远大于整个阵列时,采用该阵列模式可以满足克服相位差的需要。
上面结合图14描述了根据本发明的一种压电薄膜接受器阵列,特别是一种并联布置的阵列,其具有电荷输出量大的特点,需要说明的是,根据本发明的压电薄膜接受器阵列的设置方式不限于此,下面将结合图15对压电薄膜接受器阵列的另一个实施例进行说明。
图15示出了一种分组设置的压电薄膜接受器阵列。
当入射波波长小于等于或者接近大阵列时,可以将压电薄膜接受器的大阵列进行分组,分为多个小阵列,并使每个小阵列的尺寸<λ/2,以克服入射波的相位差。同时更优选的方案为,其中每个小阵列中包括n×n个压电薄膜接受器,其中n≥1,小阵列内平行布置且中心对称,可以避免不同方向的入射波有不同的接受信号而导致后端不好处理的问题。进一步的,小阵列中的压电薄膜接受器并联连接,相比于串联设置,可以具有更大的电荷输出量。
如图15中所示,以2×2个压电薄膜接受器并联布置的小阵列为例,具体连接方式可以为,四个根据本发明的具有分段电极的压电薄膜接受器,以2×2的上下平行且中心对称的方式布置,并且各压电薄膜接受器之间并联设置,该小阵列的物理尺寸<λ/2,其中λ为入射波波长。根据这样的配置,可以有效克服入射波的相位差,特别是入射波波长小于等于或者接近大阵列的情况,同时能够保证接受信号的一致性,以及更大的电荷输出量。
图15示例性的示出了2×2的小阵列布置方式,需要理解的是,该小阵列也可以是3×3、4×4等,可以根据实际需要和入射波的波长来确定小阵列中的压电薄膜接受器的数量,且其布置方式及技术效果与图15所示的2×2的小阵列相同或相似,此处不再赘述。当入射波长更小时,例如2×2的小阵列也无法满足克服相位差的要求时,也可以使用单个压电薄膜接受器作为一个小阵列,即1×1的小阵列。
以上详细描述了本发明的技术方案和多个实施例,根据本发明的压电薄膜接受器,通过对上电极和下电极中的至少之一划分为多块,其内部可以形成多个串联的接受单元,由于划分后的电极块的面积均小于未划分前的电极面积,因此由电极块形成的每个接受单元的电容均降低,且多个接受单元串联连接,进一步降低了该压电薄膜接受器的静态电容,从而降低了电压噪声。同时,由于单个压电薄膜接受器内的机械响应始终同步,因此根据本发明的压电薄膜接受器在降低电压噪声的同时还能有效克服入射波的相位差。更进一步地,为了满足增强收发射信号的强度等需求,本发明还提供了压电薄膜接受器阵列,可以根据入射波波长的情况,采用不同布置方式的阵列,在有效克服入射波的相位差的同时,还能够保证接受信号的一致性,以及更大的电荷输出量等。在实际应用中,可以根据接收性能等需要灵活设置压电薄膜接受器的结构以及压电薄膜接受器阵列。
虽然本说明书已经示出和描述了本发明的多个实施例,但对于本领域技术人员显而易见的是,这样的实施例只是以示例的方式提供的。本领域技术人员会在不偏离本发明思想和精神的情况下想到许多更改、改变和替代的方式。应当理解的是在实践本发明的过程中,可以采用对本文所描述的本发明实施例的各种替代方案。所附权利要求书旨在限定本发明的保护范围,并因此覆盖这些权利要求范围内的模块组成、等同或替代方案。
Claims (16)
1.一种压电薄膜接受器,包括上电极、下电极和压电层,其中,
所述压电层设置于所述上电极和所述下电极之间;
所述上电极和所述下电极中的至少之一划分为多块。
2.根据权利要求1所述的压电薄膜接受器,其中,所述上电极和所述下电极被划分的块数相等或者不等。
3.根据权利要求2所述的压电薄膜接受器,其中,所述上电极和所述下电极被划分的块数相等,
所述上电极中包括输入电极,所述下电极中包括输出电极;或者
所述下电极中包括所述输入电极,所述上电极中包括所述输出电极。
4.根据权利要求2所述的压电薄膜接受器,其中,所述上电极被划分的块数多于所述下电极被划分的块数。
5.根据权利要求4所述的压电薄膜接受器,其中,所述上电极被划分的多块中包括输入电极和输出电极。
6.根据权利要求4或5所述的压电薄膜接受器,其中,所述上电极被划分的块数比所述下电极被划分的块数多一块。
7.根据权利要求6所述的压电薄膜接受器,其中,所述上电极被划分为两块。
8.根据权利要求6所述的压电薄膜接受器,其中,所述下电极被划分为两块。
9.根据权利要求2所述的压电薄膜接受器,其中,所述下电极被划分的块数多于所述上电极被划分的块数。
10.根据权利要求9所述的压电薄膜接受器,其中,所述下电极被划分的多块中包括输入电极和输出电极。
11.根据权利要求9或10所述的压电薄膜接受器,其中,所述下电极被划分的块数比所述上电极被划分的块数多一块。
12.根据权利要求11所述的压电薄膜接受器,其中,所述下电极被划分为两块。
13.根据权利要求11所述的压电薄膜接受器,其中,所述上电极被划分为两块。
14.根据权利要求1所述的压电薄膜接受器,还包括包层、锚定结构、空腔、以及基底层,其中,
所述基底层设置于所述下电极;
所述包层设置于所述基底层上,并包裹所述上电极、所述下电极、所述压电层;
所述锚定结构设置于所述基底层的下部;
所述空腔设置于所述基底层的下部,并位于所述锚定结构的中间。
15.一种压电薄膜接受器阵列,包括多个如权利要求1-14所述的压电薄膜接受器。
16.根据权利要求15所述的压电薄膜接受器阵列,其中,所述多个压电薄膜接受器并联连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910935630.0A CN110535443A (zh) | 2019-09-29 | 2019-09-29 | 一种压电薄膜接受器及其阵列 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910935630.0A CN110535443A (zh) | 2019-09-29 | 2019-09-29 | 一种压电薄膜接受器及其阵列 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110535443A true CN110535443A (zh) | 2019-12-03 |
Family
ID=68670959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910935630.0A Pending CN110535443A (zh) | 2019-09-29 | 2019-09-29 | 一种压电薄膜接受器及其阵列 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110535443A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111064387A (zh) * | 2020-01-06 | 2020-04-24 | 南方科技大学 | 自适应能量收集器 |
CN114235225A (zh) * | 2021-12-14 | 2022-03-25 | 西安电子科技大学 | 一种离电式柔性三轴力触觉传感器、制备及应用 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060091978A1 (en) * | 2004-11-03 | 2006-05-04 | Kun Wang | Acoustically coupled thin-film resonators |
JP2009284021A (ja) * | 2008-05-19 | 2009-12-03 | Panasonic Corp | 圧電薄膜共振器、フィルタ回路、及びそれを用いた通信機器 |
CN104337547A (zh) * | 2013-08-07 | 2015-02-11 | 柯尼卡美能达株式会社 | 超声波探头 |
US20170111746A1 (en) * | 2014-06-30 | 2017-04-20 | Fujifilm Corporation | Electro-acoustic conversion film and digital speaker |
CN106660074A (zh) * | 2014-07-08 | 2017-05-10 | 高通股份有限公司 | 压电超声换能器及工艺 |
CN210899088U (zh) * | 2019-09-29 | 2020-06-30 | 索夫纳特私人有限公司 | 一种压电薄膜接受器及其阵列 |
-
2019
- 2019-09-29 CN CN201910935630.0A patent/CN110535443A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060091978A1 (en) * | 2004-11-03 | 2006-05-04 | Kun Wang | Acoustically coupled thin-film resonators |
JP2009284021A (ja) * | 2008-05-19 | 2009-12-03 | Panasonic Corp | 圧電薄膜共振器、フィルタ回路、及びそれを用いた通信機器 |
CN104337547A (zh) * | 2013-08-07 | 2015-02-11 | 柯尼卡美能达株式会社 | 超声波探头 |
US20170111746A1 (en) * | 2014-06-30 | 2017-04-20 | Fujifilm Corporation | Electro-acoustic conversion film and digital speaker |
CN106660074A (zh) * | 2014-07-08 | 2017-05-10 | 高通股份有限公司 | 压电超声换能器及工艺 |
CN210899088U (zh) * | 2019-09-29 | 2020-06-30 | 索夫纳特私人有限公司 | 一种压电薄膜接受器及其阵列 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111064387A (zh) * | 2020-01-06 | 2020-04-24 | 南方科技大学 | 自适应能量收集器 |
CN114235225A (zh) * | 2021-12-14 | 2022-03-25 | 西安电子科技大学 | 一种离电式柔性三轴力触觉传感器、制备及应用 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110535443A (zh) | 一种压电薄膜接受器及其阵列 | |
US20030123683A1 (en) | Double-capacitor microphone | |
US6145186A (en) | Wafer fabricated electroacoustic transducer | |
EP0799469B1 (en) | Directional acoustic transducer | |
US20230204445A1 (en) | Micro Pressure Sensor | |
CA2202062A1 (en) | Micro-miniature piezoelectric diaphragm pump for the low pressure pumping of gases | |
KR20190032238A (ko) | Mems 마이크로폰 | |
CN110166915A (zh) | Mems换能器及包括mems换能器的电容式麦克风 | |
CN102457801B (zh) | 差分mems电容式麦克风及其制备方法 | |
CN111294715B (zh) | 压电mems麦克风 | |
US9036838B2 (en) | Dual-diaphragm acoustic transducer | |
KR20170019791A (ko) | 전극 조립체 | |
US20200018877A1 (en) | Piezoelectric color filter, piezoelectric color filter substrate, display device, and production method | |
US20110216923A1 (en) | Structure of flexible speaker | |
CN114034370A (zh) | 一种ain压电薄膜水听器芯片单元、芯片以及水听器 | |
CN210899088U (zh) | 一种压电薄膜接受器及其阵列 | |
CN104720784A (zh) | 振动传感器及其制备方法 | |
PL1964203T3 (pl) | Sposób wytwarzania ogniwa paliwowego z kolektorami prądu zintegrowanymi ze stałym elektrolitem | |
CN115655393B (zh) | Mems气流传感器 | |
CN114034377B (zh) | 一种双层ain压电薄膜水听器芯片单元、芯片以及水听器 | |
CN101867860B (zh) | 一种具有分割电极的电容传声器 | |
US9718671B2 (en) | MEMS acoustic sensor comprising a non-perimeter flexible member | |
CA2347479A1 (en) | Touch screen superimposed electrode configuration | |
Zou et al. | Silicon capacitive microphones with corrugated diaphragms | |
JP2020522093A (ja) | 電極組立体及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |