CN110532510B - 一种生成旋转因子和校正因子的生成器 - Google Patents

一种生成旋转因子和校正因子的生成器 Download PDF

Info

Publication number
CN110532510B
CN110532510B CN201910841085.9A CN201910841085A CN110532510B CN 110532510 B CN110532510 B CN 110532510B CN 201910841085 A CN201910841085 A CN 201910841085A CN 110532510 B CN110532510 B CN 110532510B
Authority
CN
China
Prior art keywords
factor
twiddle
storage
correction
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910841085.9A
Other languages
English (en)
Other versions
CN110532510A (zh
Inventor
宋宇鲲
徐礼晗
陈文杰
袁子昂
张多利
倪伟
杜高明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei University of Technology
Original Assignee
Hefei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei University of Technology filed Critical Hefei University of Technology
Priority to CN201910841085.9A priority Critical patent/CN110532510B/zh
Publication of CN110532510A publication Critical patent/CN110532510A/zh
Application granted granted Critical
Publication of CN110532510B publication Critical patent/CN110532510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Complex Calculations (AREA)

Abstract

本发明提供了一种FFT旋转因子和校正因子的生成器，该生成器包括：控制模块、第一存储模块、第二存储模块和生成模块；控制模块分别与第一存储模块、第二存储模块和生成模块连接，控制模块用于连续不断产生每级蝶形运算所需的旋转因子和校正因子的子式存储地址；第一存储模块和第二存储模块分别与控制模块和生成模块连接，第一存储模块和第二存储模块分别将对应地址的中预存储的旋转因子和校正因子的子式发送至生成模块；生成模块生成旋转因子和校正因子。本发明保留预存储旋转因子方法的优点，对生成器的计算性能要求较低，易于实现，通过压缩算法，压缩过大的存储空间。同时，本发明还能够利用预存储的子式不断输出校正因子。

Description

一种生成旋转因子和校正因子的生成器
技术领域
本发明涉及快速傅里叶变换的旋转因子和二维快速傅里叶变换的中间校正因子的存储和生成，具体提出了一种生成旋转因子和校正因子的生成器。
背景技术
快速傅里叶变换(FFT)因其对离散傅里叶变换(DFT)的显著加速效果被广泛应用在各种数字信号处理系统中。因此FFT处理模块的性能会对数字信号处理系统有很大的影响，在现有的FFT处理模块中对于旋转因子的处理有两种方案，一种是实时生成，另一种是将旋转因子预先存储。实时生成的旋转因子有着适用性好，节省存储空间的优点，但是相较于预存储的方法是其生成旋转因子需要过长的流水级数。其超长的流水级数有可能是大于蝶形运算器的流水级数，所以会导致计算性能差。FFT模块的计算性能差会严重拖累数字信号处理系统的整体性能。
现阶段的预存储旋转因子是将FFT计算过程中所使用到的所有旋转因子存储，这种方法导致需要很大的存储空间，如源数据位宽为64的16K点基2FFT算法需要8K个旋转因子，即需要8K*64bit的存储空间。
发明内容
本发明为了解决快速傅里叶变换过程中旋转因子和校正因子存储空间过大的问题，提出一种生成旋转因子和中间校正因子的生成器。
具体而言本发明提供了一种FFT旋转因子和校正因子的生成器，该生成器包括：控制模块、第一存储模块、第二存储模块和生成模块；
所述控制模块分别与所述第一存储模块、第二存储模块和生成模块连接，所述控制模块用于接收启动命令和配置信息，解析出当前蝶形运算的基数、蝶形器数量、运算的总级数、当前运算的级数、运算的总点数和当前校正点数位置信息，根据上述配置信息连续不断产生每级蝶形运算所需的旋转因子和校正因子的子式存储地址；
所述第一存储模块和第二存储模块分别与所述控制模块和生成模块连接，所述第一存储模块和第二存储模块分别接收所述控制模块发出的存储地址信息，将对应地址的中预存储的旋转因子和校正因子的子式发送至所述生成模块；
所述生成模块与所述第一存储模块、第二存储模块和控制模块连接，通过所述第一存储模块和第二存储模块发送的子式生成旋转因子和校正因子。
更进一步地，所述第一存储模块和第二存储模块存储的旋转因子和校正因子子式为旋转因子和校正因子拆分得到，所述拆分方法如下式：
Figure BDA0002193740390000021
其中，W是旋转因子或校正因子，N是总点数，k是当前计算点数。
利用上式的思想将k变换为k＝αβ’+β，k，α，β，β’均为整数，β’是β所在区间中整数的数量，利用旋转因子和校正因子的对称性和可约性将将
Figure BDA0002193740390000022
拆分，如下式所示：
Figure BDA0002193740390000023
所述子式
Figure BDA0002193740390000024
存储于第一存储模块内α对应的地址上；所述子式
Figure BDA0002193740390000025
存储于第二存储模块内β对应的地址上。
更进一步地，所述控制模块还包括旋转因子存储地址信息生成单元、校正因子存储地址信息生成单元和地址分析单元；
所述旋转因子存储地址信息生成单元用于通过配置信息中解析出的当前蝶形运算的基数、蝶形器数量、当前运算的级数、运算的总级数、当前运算的总点数和预存储点数生成存储的旋转因子子式的存储地址信息；
所述校正因子存储地址信息生成单元用于通过配置信息中解析出的当前校正点数位置的行信息、列信息、当前运算的总点数和预存储点数生成存储的旋转因子子式的存储地址信息；
所述地址分析单元用于将旋转因子存储地址信息生成单元和校正因子存储地址信息生成单元输出的存储地址信息转换为对应子式在第一存储模块和第二存储模块的存储地址。
更进一步地，所述旋转因子存储地址信息生成单元包括旋转因子第一二选一选择器、旋转因子加法器、旋转因子移位计算器和旋转因子第二二选一选择器；
旋转因子第一二选一选择器的0端输入值为0，1端输入值为步长，初始地址输入值为0，所述初始地址和旋转因子第一二选一选择器的输出端分别连接旋转因子加法器的输入端，旋转因子加法器的输出端通过回环方式与旋转因子加法器输入端连接，将旋转因子加法器输出的值作为下次计算中所述初始地址端的输入值，旋转因子加法器输出端分别与旋转因子第二二选一选择器的0端和旋转因子移位计算器连接，旋转因子移位计算器输出的端连接旋转因子第二二选一选择器的1端。
更进一步地，所述校正因子存储地址信息生成单元包括校正因子第一移位计算器、校正因子加法器、校正因子第二移位计算器和校正因子二选一选择器；
将当前校正点数位置信息中行信息输入校正因子第一移位计算器，校正因子第一移位计算器的输出和列信息输入与校正因子加法器输入端连接，校正因子加法器输出端分别连接校正因子二选一选择器0端和校正因子第二移位计算器的输入端，校正因子第二移位计算器的输出端与校正因子二选一选择器1端连接。
更进一步地，所述地址分析单元依据所述旋转因子的存储地址信息和校正因子的存储地址信息；
所述存储地址信息中的点数为n位的二进制数，将该二进制数拆分为α和β两部分，α和β分别表示第一存储模块和第二存储模块中第α地址和第β地址；
当n为偶数时，存储地址信息中的点数的低2n/2位是β，高2n/2位是α；
当n为奇数时，存储地址信息中的点数的低2(n+1)/2位是β，高2(n-1)/2位是α。
更进一步地，所述生成模块用于通过获取的预存储子式生成旋转因子和校正因子；
所述生成模块包括两组复数乘法器，每组复数乘法器由4个单精度浮点乘法器和2个单精度浮点加法器组成；
第一存储器中预存储子式的实部和第二存储器中预存储子式的实部输入第一乘法器，第一存储器中预存储子式的虚部和第二存储器中预存储子式的虚部输入第二乘法器，所述第一乘法器和第二乘法器的输出值输入第一加法器，所述第一加法器输出旋转因子和/或校正因子的实部；
第一存储器中预存储子式的实部和第二存储器中预存储子式的虚部输入第三乘法器，第一存储器中预存储子式的虚部和第二存储器中预存储子式的实部输入第四乘法器，所述第三乘法器和第四乘法器的输出值输入第二加法器，所述第二加法器输出旋转因子和/或校正因子的虚部。
本发明的有益效果是：
本发明保留预存储旋转因子方法的优点，对生成器的计算性能要求较低，易于实现，通过压缩算法，压缩现有预存储方法中过大的存储空间。旋转因子压缩算法利用旋转因子的对称性和可约性，将旋转因子拆解成两个子式相乘的结构。该压缩算法的核心思想是重复利用两子式数据进行旋转因子的生成。以总点数为32K的旋转因子为例，32k点的旋转因子存储空间为32k×64bit；而拆分得到的旋转因子子式分别存储即所需的存储空间为256×64bit和128×64bit，此算法将32k点的旋转因子存储空间压缩到384×64bit，节省98.8％的存储空间。预存储方案在解决了存储空间过大的问题后，其计算速度和计算精度是完全满足FFT处理模块的要求的。对比旋转因子实时生成的方案，预存储方案的电路实现简单且具有可扩展性。同时，本发明的技术方案利用旋转因子拆分的子式在能够持续输出旋转因子的同时还能够利用预存储的子式不断输出校正因子。
附图说明
图1是本发明实施例提供的一种FFT旋转因子和校正因子的生成器的结构示意图；
图2是本发明实施例提供的一种FFT旋转因子和校正因子的生成器的旋转因子存储地址信息生成单元的结构示意图；
图3是本发明实施例提供的一种FFT旋转因子和校正因子的生成器的校正因子存储地址信息生成单元的结构示意图；
图4是本发明实施例提供的一种FFT旋转因子和校正因子的生成器的生成模块的结构示意图。
具体实施方式
下面通过实施例，并结合附图1-4，对本发明的技术方案作进一步具体的说明。
如附图1所示，一种FFT旋转因子和校正因子的生成器，该生成器包括：控制模块、第一存储模块、第二存储模块和生成模块。控制模块分别与第一存储模块、第二存储模块和生成模块连接，对上述模块进行控制；第一存储模块和第二存储模块分别与生成模块连接，向生成模块发送子式，生成模块通过收到的子式生成旋转因子和校正因子。
其中，第一存储模块和第二存储模块是双端口存储器，分别与控制模块连接，两个存储模块分别预存有拆分的旋转因子和校正因子的子式。
在一种实施例中，将32k点二维基2FFT的旋转因子或校正因子拆分的方式如下：
Figure BDA0002193740390000061
其中，W是旋转因子或校正因子，N是总点数，k是当前计算点数。
利用上式的思想将k变换为下式：
k＝αβ’+β
k，α，β，β’均为整数，将
Figure BDA0002193740390000062
拆分，如下式所示：
Figure BDA0002193740390000063
其中，子式
Figure BDA0002193740390000064
存储于第一存储模块；子式
Figure BDA0002193740390000065
存储于第二存储模块。
在一种实施例中，变换之前k的范围为[0,32767]，变换后令α∈[0,127]，β∈[0,255],β’是β区间中整数的数量。此时k的取值范围不变，使用公式(1)和旋转因子的对称性和可约性将
Figure BDA0002193740390000066
拆分，如下式所示：
Figure BDA0002193740390000067
将拆分的子式
Figure BDA0002193740390000068
α∈[0,127]共128个子式分别存入第一存储器中对应的存储地址上，将拆分的子式
Figure BDA0002193740390000069
β∈[0,255]共256个子式分别存入第二存储器中对应的存储地址上。
将拆分得到的旋转因子子式分别存储即所需的存储空间为256×64bit和128×64bit，此算法将32k点的旋转因子存储空间压缩到384×64bit，节省98.8％的存储空间。当总点数为N＝2n，n为正整数，旋转因子压缩算法节省接近(1-21-n/2)％的存储空间。
控制模块用于接收启动命令和配置信息，解析出当前蝶形运算的基数、蝶形器数量、运算的总级数、当前运算的级数、运算的总点数和当前校正点数位置信息，根据上述配置信息连续不断产生每级蝶形运算所需的旋转因子和校正因子的子式存储地址。
控制模块还包括旋转因子存储地址信息生成单元、校正因子存储地址信息生成单元和地址分析单元。
如附图2所示，旋转因子存储地址信息生成单元用于通过配置信息中解析出运算的总级数，每级的初始地址均为0；并根据当前蝶形运算的基数和当前运算的级数可确定每次地址变换的步长，根据初始地址信息和步长生成旋转因子子式的中间地址信息；通过配置信息中解析出当前运算的点数，根据点数信息将上述的中间地址信息生成存储的旋转因子子式的存储地址信息。
旋转因子存储地址信息生成单元包括旋转因子第一二选一选择器、旋转因子加法器、旋转因子移位计算器和旋转因子第二二选一选择器。
其中，旋转因子第一二选一选择器的0端输入值为0，1端输入值为步长，步长＝1<<(总级数-当前运算级数)；旋转因子第一二选一选择器的选通信号为计数器是否达到特定值，特定值＝1<<(总级数-当前运算级数-log2蝶形器数量)，当计数器达到特定值时，二选一选择器输出1端，否则输出0端；计数器从控制器接收启动命令开始计数，到达特定值后复位重新计数。初始地址输入值0和旋转因子第一二选一选择器的输出值分别连接旋转因子加法器的输入端，旋转因子加法器输出旋转因子中间存储地址信息；旋转因子加法器的输出端通过回环方式与初始地址输入端连接，将旋转因子加法器输出的值作为下一次初始地址输入值，旋转因子加法器输出值分别输入旋转因子第二二选一选择器的0端和旋转因子移位计算器，旋转因子移位计算器依据扩展后地址＝输入地址<<log2(预存储点数/计算总点数)进行地址扩展计算；旋转因子移位计算器输出的值输入旋转因子第二二选一选择器的1端。旋转因子第二二选一选择器的选通信号为判断当前计算旋转因子中间存储地址信息的总点数是否等于预存储的点数，如果相等，则输出0端的值为旋转因子存储地址信息；如果不相等则将1端输入的经过移位计算的旋转因子中间存储地址信息作为旋转因子存储地址信息输出。
如附图3所示，校正因子存储地址信息生成单元用于通过配置信息中提取出当前校正点数位置信息，并依据当前校正点数位置信息计算校正因子中间存储地址信息，并通过配置信息中解析出当前运算的点数，根据点数信息将上述的校正因子中间地址信息生成存储的旋转因子子式的存储地址信息。
当前校正点数位置信息定义如下：当进行二维FFT计算时将总点数视为矩阵m×n形式，在矩阵中按照先行从左到右，列从上到下的顺序进行编址。当前校正点数所在的行数和列数，即当前校正点数位置信息。当m与n越均衡二维计算的效率越高，所以总点数视为的矩阵应以正方形矩阵为最优方式。
校正因子存储地址信息生成单元包括校正因子第一移位计算器、校正因子加法器、校正因子第二移位计算器和校正因子二选一选择器。
将当前校正点数位置信息中行信息输入校正因子第一移位计算器，校正因子第一移位计算器的输出和列信息输入与校正因子加法器输入端连接，校正因子加法器输出端分别连接校正因子二选一选择器0端和校正因子第二移位计算器的输入端，校正因子第二移位计算器的输出端与校正因子二选一选择器1端连接。
其中，校正因子加法器输出的数据为校正因子中间存储地址信息，校正因子第二移位计算器依据扩展后地址＝输入地址<<log2(预存储点数/计算总点数)进行地址扩展计算；校正因子二选一选择器的选通信号为判断当前计算中间存储地址信息的总点数是否等于预存储的点数，如果相等，则输出0端的值为存储地址信息；如果不相等则将1端输入的经过移位计算的中间存储地址信息作为存储地址信息输出。
地址分析单元用于将旋转因子存储地址信息生成单元和校正因子存储地址信息生成单元输出的存储地址信息转换为对应子式在第一存储模块和第二存储模块的存储地址。预先存储的子式总点数N＝2n，存储地址信息中的点数同样为n位的二进制数，将点数拆分为α和β两部分，α和β分别表示第一存储模块和第二存储模块中第α地址和第β地址，分别当n为偶数时，存储地址信息中的点数的低2n/2位是β，高2n/2位是α。当n为奇数时，存储地址信息中的点数的低2(n+1)/2位是β，高2(n-1)/2位是α。并将α和β两个数分别送入对应的第一存储模块和第二存储模块，控制模块获取α和β对应的地址存储的预存储子式，并将对应的预存储子式送入旋转因子生成模块。
如附图4所示，生成模块用于通过获取的预存储子式生成旋转因子和校正因子。生成模块包括两组复数乘法器，每组复数乘法器由4个单精度浮点乘法器和2个单精度浮点加法器组成。乘法器和加法器的流水级数都为2级，因此复数乘法器的流水级数为4级。送入生成模块的预存储子式包括实部和虚部，其中，第一存储器中预存储子式的实部为Ar，第一存储器中预存储子式的虚部为Ai，第二存储器中预存储子式的实部为Br，第二存储器中预存储子式的虚部为Bi。
Ar和Br输入第一乘法器，Ai和Bi输入第二乘法器，第一乘法器输出值ArBr和第二乘法器输出值AiBi分别输入第一加法器，输入第一加法器的AiBi值需要将数据取负，因为旋转因子子式为单精度浮点数，所以取负操作为将最高位取反即可，第一加法器输出Cr＝ArBr-AiBi即为旋转因子或校正因子的实部；Ar和Bi输入第三乘法器，Ai和Br输入第四乘法器，第三乘法器输出值ArBi和第四乘法器输出值AiBr分别输入第二加法器，第二法器输出Ci＝ArBi+AiBr即为旋转因子或校正因子的虚部。
虽然本发明已经以较佳实施例公开如上，但实施例并不是用来限定本发明的。在不脱离本发明之精神和范围内，所做的任何等效变化或润饰，同样属于本发明之保护范围。因此本发明的保护范围应当以本申请的权利要求所界定的内容为标准。

Claims (7)

1.一种FFT旋转因子和校正因子的生成器，该生成器包括：控制模块、第一存储模块、第二存储模块和生成模块；
所述控制模块分别与所述第一存储模块、第二存储模块和生成模块连接，所述控制模块用于接收启动命令和配置信息，解析出当前蝶形运算的基数、蝶形器数量、运算的总级数、当前运算的级数、运算的总点数和当前校正点数位置信息，根据上述配置信息连续不断产生每级蝶形运算所需的旋转因子和校正因子的子式存储地址；
所述第一存储模块和第二存储模块分别与所述控制模块和生成模块连接，所述第一存储模块和第二存储模块分别接收所述控制模块发出的存储地址信息，将对应地址的中预存储的旋转因子和校正因子的子式发送至所述生成模块；
所述生成模块与所述第一存储模块、第二存储模块和控制模块连接，通过所述第一存储模块和第二存储模块发送的子式生成旋转因子和校正因子。
2.根据权利要求1所述的生成器，其特征在于，所述第一存储模块和第二存储模块存储的旋转因子和校正因子子式为旋转因子和校正因子拆分得到，所述拆分方法如下式：
Figure FDA0002193740380000011
其中，W是旋转因子或校正因子，N是总点数，k是当前计算点数。
利用上式的思想将k变换为k＝αβ’+β，k，α，β，β’均为整数，β’是β所在区间中整数的数量，利用旋转因子和校正因子的对称性和可约性将
Figure FDA0002193740380000012
拆分，如下式所示：
Figure FDA0002193740380000013
所述子式
Figure FDA0002193740380000014
存储于第一存储模块内α对应的地址上；所述子式
Figure FDA0002193740380000021
存储于第二存储模块内β对应的地址上。
3.根据权利要求1所述的生成器，其特征在于，所述控制模块还包括旋转因子存储地址信息生成单元、校正因子存储地址信息生成单元和地址分析单元；
所述旋转因子存储地址信息生成单元用于通过配置信息中解析出的当前蝶形运算的基数、蝶形器数量、当前运算的级数、运算的总级数、当前运算的总点数和预存储点数生成存储的旋转因子子式的存储地址信息；
所述校正因子存储地址信息生成单元用于通过配置信息中解析出的当前校正点数位置的行信息、列信息、当前运算的总点数和预存储点数生成存储的旋转因子子式的存储地址信息；
所述地址分析单元用于将旋转因子存储地址信息生成单元和校正因子存储地址信息生成单元输出的存储地址信息转换为对应子式在第一存储模块和第二存储模块的存储地址。
4.根据权利要求3所述的生成器，其特征在于，所述旋转因子存储地址信息生成单元包括旋转因子第一二选一选择器、旋转因子加法器、旋转因子移位计算器和旋转因子第二二选一选择器；
旋转因子第一二选一选择器的0端输入值为0，1端输入值为步长，初始地址输入值为0，所述初始地址和旋转因子第一二选一选择器的输出端分别连接旋转因子加法器的输入端，旋转因子加法器的输出端通过回环方式与旋转因子加法器输入端连接，将旋转因子加法器输出的值作为下次计算中所述初始地址端的输入值，旋转因子加法器输出端分别与旋转因子第二二选一选择器的0端和旋转因子移位计算器连接，旋转因子移位计算器输出的端连接旋转因子第二二选一选择器的1端。
5.根据权利要求3所述的生成器，其特征在于，所述校正因子存储地址信息生成单元包括校正因子第一移位计算器、校正因子加法器、校正因子第二移位计算器和校正因子二选一选择器；
将当前校正点数位置信息中行信息输入校正因子第一移位计算器，校正因子第一移位计算器的输出和列信息输入与校正因子加法器输入端连接，校正因子加法器输出端分别连接校正因子二选一选择器0端和校正因子第二移位计算器的输入端，校正因子第二移位计算器的输出端与校正因子二选一选择器1端连接。
6.根据权利要求3所述的生成器，其特征在于，所述地址分析单元依据所述旋转因子的存储地址信息和校正因子的存储地址信息；
所述存储地址信息中的点数为n位的二进制数，将该二进制数拆分为α和β两部分，α和β分别表示第一存储模块和第二存储模块中第α地址和第β地址；
当n为偶数时，存储地址信息中的点数的低2n/2位是β，高2n/2位是α；
当n为奇数时，存储地址信息中的点数的低2(n+1)/2位是β，高2(n-1)/2位是α。
7.根据权利要求1所述的生成器，其特征在于，所述生成模块用于通过获取的预存储子式生成旋转因子和校正因子；
所述生成模块包括两组复数乘法器，每组复数乘法器由4个单精度浮点乘法器和2个单精度浮点加法器组成；
第一存储器中预存储子式的实部和第二存储器中预存储子式的实部输入第一乘法器，第一存储器中预存储子式的虚部和第二存储器中预存储子式的虚部输入第二乘法器，所述第一乘法器和第二乘法器的输出值输入第一加法器，所述第一加法器输出旋转因子和/或校正因子的实部；
第一存储器中预存储子式的实部和第二存储器中预存储子式的虚部输入第三乘法器，第一存储器中预存储子式的虚部和第二存储器中预存储子式的实部输入第四乘法器，所述第三乘法器和第四乘法器的输出值输入第二加法器，所述第二加法器输出旋转因子和/或校正因子的虚部。
CN201910841085.9A 2019-09-06 2019-09-06 一种生成旋转因子和校正因子的生成器 Active CN110532510B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910841085.9A CN110532510B (zh) 2019-09-06 2019-09-06 一种生成旋转因子和校正因子的生成器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910841085.9A CN110532510B (zh) 2019-09-06 2019-09-06 一种生成旋转因子和校正因子的生成器

Publications (2)

Publication Number Publication Date
CN110532510A CN110532510A (zh) 2019-12-03
CN110532510B true CN110532510B (zh) 2022-10-11

Family

ID=68667413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910841085.9A Active CN110532510B (zh) 2019-09-06 2019-09-06 一种生成旋转因子和校正因子的生成器

Country Status (1)

Country Link
CN (1) CN110532510B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115859003A (zh) * 2021-09-27 2023-03-28 华为技术有限公司 执行fft的方法、装置及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103970718A (zh) * 2014-05-26 2014-08-06 苏州威士达信息科技有限公司 一种快速傅里叶变换实现装置及方法
CN104268122A (zh) * 2014-09-12 2015-01-07 安徽四创电子股份有限公司 一种可变点数的浮点fft处理器
WO2017125023A1 (zh) * 2016-01-19 2017-07-27 清华大学 一种流水可重构的单精度浮点fft/ifft协处理器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103970718A (zh) * 2014-05-26 2014-08-06 苏州威士达信息科技有限公司 一种快速傅里叶变换实现装置及方法
CN104268122A (zh) * 2014-09-12 2015-01-07 安徽四创电子股份有限公司 一种可变点数的浮点fft处理器
WO2017125023A1 (zh) * 2016-01-19 2017-07-27 清华大学 一种流水可重构的单精度浮点fft/ifft协处理器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DAB系统中2048点FFT的FPGA实现;刘婷婷等;《电子产品世界》;20080105(第01期);全文 *
OFDM系统中256点基-4 IFFT模块的设计与FPGA实现;刘真等;《广东通信技术》;20110115(第01期);全文 *

Also Published As

Publication number Publication date
CN110532510A (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
US11023801B2 (en) Data processing method and apparatus
Cheng et al. High-throughput VLSI architecture for FFT computation
CN101847137B (zh) 一种实现基2fft计算的fft处理器
Xiao et al. Reduced memory architecture for CORDIC-based FFT
CN110532510B (zh) 一种生成旋转因子和校正因子的生成器
CN110543291A (zh) 有限域大整数乘法器及基于ssa算法的大整数乘法的实现方法
CN112200299B (zh) 神经网络计算装置、数据处理方法及装置
WO2021252294A1 (en) Protection of transformations by intermediate randomization in cryptographic operations
EP1076296A2 (en) Data storage for fast fourier transforms
CN115544438B (zh) 数字通信系统中的旋转因子生成方法、装置和计算机设备
CN113378109B (zh) 一种基于存内计算的混合基快速傅里叶变换计算电路
CN111079075A (zh) 一种非2-基dft优化的信号处理方法
US6647403B2 (en) Method and digital signal processing equipment for performing digital signal processing calculation
Yuan et al. Pruning split-radix FFT with time shift
CN110096677B (zh) 一种基于概率计算的高阶可导函数的快速计算方法和系统
CN116248460A (zh) 信号峰均比抑制方法、系统、电子设备及存储介质
Dawwd et al. Reduced Area and Low Power Implementation of FFT/IFFT Processor.
CN112163187B (zh) 一种超长点数高性能fft计算装置
CN112966209A (zh) 一种fft处理器及其处理数据的方法
Yasodai et al. An efficient implementation of rotational radix-4 CORDIC based FFT processor
Zhang et al. Enhanced hardware efficient FFT processor based on adaptive recoding cordic
CN115840839A (zh) 相似字符序列查询及向量生成方法、电子设备和存储介质
CN115600056A (zh) 一种高度压缩时序的fft系统及fft方法
Lenart et al. A pipelined FFT processor using data scaling with reduced memory requirements
Stankovic et al. Constant geometry algorithms for Galois field expressions and their implementation on GPUs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant