CN110517956B - 一种二极管芯片用开槽方法及二极管芯片 - Google Patents

一种二极管芯片用开槽方法及二极管芯片 Download PDF

Info

Publication number
CN110517956B
CN110517956B CN201910828391.9A CN201910828391A CN110517956B CN 110517956 B CN110517956 B CN 110517956B CN 201910828391 A CN201910828391 A CN 201910828391A CN 110517956 B CN110517956 B CN 110517956B
Authority
CN
China
Prior art keywords
substrate
groove
finished product
depth
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910828391.9A
Other languages
English (en)
Other versions
CN110517956A (zh
Inventor
王坚红
徐明成
陈锋
黄国军
王�锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changshan Hongyuan Electronic Co ltd
Original Assignee
Changshan Hongyuan Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changshan Hongyuan Electronic Co ltd filed Critical Changshan Hongyuan Electronic Co ltd
Priority to CN201910828391.9A priority Critical patent/CN110517956B/zh
Publication of CN110517956A publication Critical patent/CN110517956A/zh
Application granted granted Critical
Publication of CN110517956B publication Critical patent/CN110517956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/082—Scanning systems, i.e. devices involving movement of the laser beam relative to the laser head
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/70—Auxiliary operations or equipment
    • B23K26/702—Auxiliary equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Dicing (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种二极管芯片用开槽方法及二极管芯片，要解决的是现有二极管芯片中存在的问题。本发明具体步骤如下：步骤一，将基片的待开槽面及背面涂覆光刻胶，得到具有多个单元的连续闭环形状的待开槽面；步骤二，在基片上采用干法开槽法在待开槽面开凿沟槽，得到具有初始沟槽的半成品；步骤三，在半成品的初始沟槽处采用湿法开槽法再进行开凿沟槽，形成具有最终沟槽的半成品；步骤四，去除半成品表面的光刻胶；步骤五，再对半成品进行清洗和烘干，即得到成品。本发明采用干法开槽和湿法开槽相结合的方法，形成沟槽深度深但沟槽宽度窄的造型，保证一定沟槽深度的前提下减小沟槽宽度的问题，从而增大了上电极层接触面积，减少了芯片的成本。

Description

一种二极管芯片用开槽方法及二极管芯片
技术领域
本发明涉及半导体器件领域，具体是一种二极管芯片用开槽方法。
背景技术
LED照明因为其发光效率高，相比起传统照明方式节能明显，寿命更长，已经成为了当今世界的主流照明方式，其用量巨大。但通常其组件体积小、发热量大，所以对器件在不增加成本的情况下对可靠性提出更高要求。
照明产品中使用的LED灯珠以及给手机充电都必须使用直流电源来进行驱动。目前成熟的通用办法是采用AC-DC电源管理芯片，将电网中的交流电转换成合适的直流电源，进而驱动LED灯珠发光。在能量转换的过程中，AC-DC芯片通过不断的快速开关，完成从交流电上的取电，将所需要的能量存储在变压器等感性元件之中。在能量足够时关闭，耗尽时打开从而维持供给和消耗的平衡。但AC-DC关闭时，必须通过续流二极管将感性元件中存储的能量释放给负载，以确保LED灯珠的持续工作。
而在现有续流二极管芯片技术中，不是采用平面工艺制得的快恢复外延二极管，就是采用普通台面工艺制得的快恢复二极管。其中快恢复外延二极管虽然可靠性相对较高，但制作成本或价格市场无法接受，普通台面工艺制得的快恢复二极管，成本低廉但可靠性差。
芯片的稳定性和可靠性不单单依靠于优秀的台面表面钝化技术，更依赖于芯片本身的机械结构和性能。众所周知，芯片在由晶圆进行切割成型变成一个独立单元时，采用的是机械或激光切割的方式，其切割及分离所造成的损伤很难在此过程中被完全避免，而那些采用肉眼、甚至在显微镜下都难以辨识的微小损伤，都有可能使得芯片在后续的封装和使用中存在着潜在失效的风险和可能，因此产品的合格率低，生产成本高居不下，芯片切割所产生的隐患严重地影响了产品的可靠性、稳定性和经济性。
在现有普通台面工艺技术中，小尺寸芯片均采用非连续沟槽，无法避免因分离芯片单元带来的质量隐患。而通常的连续闭环沟槽，因需要提供预留的芯片分离区域，相对非连续沟槽在现有沟槽技术中会占用上电极面面积。现有沟槽技术基本采用混合酸单次腐蚀，其沟深与沟宽之比在1:1.3～1:2.5之间；即使采用两次光刻套刻两次混合酸腐蚀，其沟深与沟宽之比也仅在1:1.1～1:1.2之间，开槽质量不佳。人们也在进行相关方面的研究。
发明内容
本发明实施例的目的在于提供一种二极管芯片用开槽方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明实施例提供如下技术方案：
一种二极管芯片用开槽方法，具体步骤如下：
步骤一，将扩散形成的基片的待开槽面及背面涂覆光刻胶，进行选择性的保护，得到具有多个单元的连续闭环形状的待开槽面；
步骤二，在基片上采用干法开槽法在待开槽面开凿沟槽，得到具有初始沟槽的半成品；
步骤三，在半成品的初始沟槽处采用湿法开槽法再进行开凿沟槽，形成具有最终沟槽的半成品；
步骤四，去除半成品表面的光刻胶；
步骤五，再对半成品进行清洗和烘干，即得到成品。
作为本发明实施例进一步的方案：基片采用扩散形成N+/N/P+本体或者P+/N/N+本体的基片。
作为本发明实施例进一步的方案：步骤一中涂覆光刻胶的具体步骤如下：对基片预烘；基片背面进行光刻胶覆盖和软烘；基片待开槽面进行光刻胶覆盖和软烘；待开槽面选择性曝光；硬烘；显影；坚膜。
作为本发明实施例进一步的方案：步骤二中干法开槽法为激光开槽法，即对每个单元的连续闭环形状采用单次或多次激光扫描，其剖面形成V形(单次扫描)或U形(多次扫描)，优选的，采用具有三维度自动调整的水导激光微细加工设备进行激光开槽。
作为本发明实施例进一步的方案：当基片为P+/N/N+本体的基片时，干法开槽法的开凿沟槽的深度为XJP+(P+结深)+5微米～XJP+(P+结深)+20微米。
作为本发明实施例进一步的方案：当基片为N+/N/P+本体的基片时，干法开槽法的开凿沟槽的深度为XJN+(N+结深)+5微米～XJN+(N+结深)+20微米。
作为本发明实施例进一步的方案：步骤二中干法开槽法的开凿沟槽的宽度为20～200微米。
作为本发明实施例进一步的方案：步骤三中湿法开槽法采用以氢氟酸和硝酸为主的酸性腐蚀混合酸。
作为本发明实施例进一步的方案：当基片为P+/N/N+本体的基片时，湿法开槽法的开凿沟槽的深度为XJP+(P+结深)+25微米～XJP+(P+结深)+60微米。
作为本发明实施例进一步的方案：当基片为N+/N/P+本体的基片时，湿法开槽法的开凿沟槽的深度为XJN+(N+结深)+WN(N层厚度)+25微米～XJN+(N+结深)+WN(N层厚度)+60微米。
作为本发明实施例进一步的方案：步骤三中湿法开槽法的开凿沟槽的宽度为40～400微米。
作为本发明实施例进一步的方案：步骤四中去除光刻胶时采用硫酸为主的酸性腐蚀液。
本发明的目的还在于采用提供二极管芯片用开槽方法得到的芯片。
与现有技术相比，本发明实施例的有益效果是：
本发明采用干法开槽和湿法开槽相结合的工艺方法，最终形成的沟槽深度深但沟槽宽度窄的造型，保证一定沟槽深度的前提下减小沟槽宽度，从而增大了上电极层接触面积，在保证正向电流的同比情况下减少了芯片整个面积，减少了芯片的成本；
本发明采用水导激光的干法开槽方式，形成完美的沟槽质量；制备的成品设立了预留分离单元芯片的切割区域，避免分离单元芯片直接或间接作用在钝化保护区域，使得器件满足应用领域高可靠性、低成本、高电压的要求，使用前景广阔。
附图说明
图1为二极管芯片用开槽方法的流程示意图。
图2为二极管芯片用开槽方法中涂覆光刻胶的流程示意图。
图3为二极管芯片用开槽方法中基片待开槽面及背面涂覆光刻胶选择性保护的局部截面示意图。
图4为二极管芯片用开槽方法中基片待开槽面及背面涂覆光刻胶选择性保护的局部俯视示意图。
图5为二极管芯片用开槽方法中实施例1的P+/N/N+本体的基片经水导激光干法开槽后形成沟槽结构的局部截面示意图。
图6为二极管芯片用开槽方法中实施例1的P+/N/N+本体的基片经湿法开槽后形成沟槽结构的局部截面示意图。
图7为二极管芯片用开槽方法中实施例2的N+/N/P+本体的基片经水导激光干法开槽后形成沟槽结构的局部截面示意图。
图8为二极管芯片用开槽方法中实施例2的N+/N/P+本体的基片经湿法开槽后形成沟槽结构的局部截面示意图。
图9为现有激光开槽后的硅片开槽形貌图。
图10为二极管芯片用开槽方法中硅片开槽的扫描电镜形貌图。
图11为二极管芯片用开槽方法中硅片开槽的共聚焦显微镜形貌图。
其中：102-上掺杂层，103-本体层，104-下掺杂层，105-金属原子，107-连续闭环沟槽区域，113-上电极部分光刻胶，114-芯片分离区域部分光刻胶，115-下电极部分光刻胶。
具体实施方式
下面结合具体实施方式对本专利的技术方案作进一步详细地说明。
实施例1
一种二极管芯片用开槽方法，具体步骤如下：
步骤S101经过扩散形成的基片。在本实施例中，基片选择<111>晶向的N型硅片。如图3所示，基片的两面，其中一面经过P型半导体元素掺杂形成P+掺杂层的上掺杂层102，另一面经过N型半导体元素掺杂形成N+掺杂层的下掺杂层104，形成P+/N/N+本体。其中XJP+(P+结深，即上掺杂层102)为90微米，XJN+(N+结深，即下掺杂层104)为60微米,WN(N层厚度，即本体层103)为60微米。为了得到快恢复特性，然后在P+掺杂层的表面涂覆铂原子对基片进行金属掺杂扩散，使整个P+/N/N+本体布满金属原子105，形成最终的基片。
步骤S102，基片待开槽面及背面涂覆光刻胶进行选择性保护。为了后续步骤选择性的干法开槽和湿法开槽，防止非腐蚀区域被腐蚀，在本实施例中，请参阅图2，步骤S102包括：子步骤S1021，对基片预烘。此子步骤目的是为了排除基片水汽，增加光刻胶的黏附性。在本实施例中，采用的方法为将硅片每片插入载片盒的每个槽位，放入105度烘箱，烘烤35分钟。
子步骤S1022，背面进行光刻胶覆盖、软烘。粘度为450cp的负性光刻胶，采用旋转滴涂法覆盖在基片的N+掺杂层表面整个覆盖一层光刻胶，如图3所示的下电极部分光刻胶115，然后进行软烘，目的是去除大部分光刻胶中的粘结剂，使后工序涂胶面不被工夹具如吸盘破坏。在本实施例中，采用78度的热台，烘烤2分钟。
子步骤S1023，待开槽面进行光刻胶覆盖、软烘。在本实施例中，采用粘度为450cp的负性光刻胶，采用旋转滴涂法覆盖在基片的P+掺杂层表面整个覆盖一层光刻胶。然后进行软烘，目的是去除大部分光刻胶中的粘结剂，使后工序涂胶面不被工夹具如吸盘破坏。在本实施例中，采用60度的热台，烘烤5分钟。
子步骤S1024，待开槽面选择性曝光。在本实施例中，在基片的P+面上覆盖光刻板，光刻板的图形与需要暴露的区域正好相反，由于采用的是负胶，被曝光区域将在后子步骤显影步骤中保留下来，而未曝光区域在后子步骤显影步骤中剥落下来。同时N+掺杂层面整个曝光。
子步骤S1025，硬烘。目的是去除大部分光刻胶中的粘结剂，使后工序涂胶面不被工夹具破坏。在本实施例中，采用88度烘箱，烘烤44分钟。
子步骤S1026，显影。目的是使被前子步骤S1024曝光区域保留下来，而非曝光区域剥离下来。在本实施例中，采用通用的负性光刻胶显影剂和漂洗剂，多级槽位递进法显影。如图3和图4所示，位置位于上电极部分光刻胶113及芯片分离区域部分光刻胶114，被保留下来，同时露出待干法开槽和湿法开槽的连续闭环沟槽区域107。下电极部分光刻胶115也全部保留下来。
子步骤S1027，坚膜。目的是增加光刻胶的牢度和黏附性。在本实施例中，采用130度烘箱，烘烤62分钟。
步骤S103，使用干法开槽法开凿沟槽，形成于所述待开槽晶圆的表面。在本实施例中，采用具有三维度自动调整的水导激光微细加工设备。其中二维方向X轴和Y轴方向带有两个CCD定位，定位查找前步骤S102的图形中的定位点，使激光中心与硅片的模拟中心重合。水导激光微细加工设备的配置如下：激光波长为1064nm的红外光，脉宽0.5～3秒，输出脉冲能量0.05～0.35J，频率30～120Hz,
射流压力0.7～7MPa。在本实施例中，加工参数为激光脉冲能量0.08J，脉宽0.5ms，频率100Hz，切割速度0.3mm/s，射流压力3MPa，每单元的连续闭环沟槽区域107采用单次激光扫描。开凿的沟槽深度为100微米，沟槽宽度为40微米，截面呈V字形，激光开槽后如图5所示。当然地，其它的一些实施例中，对于沟槽的宽度、深度以及时间也可以为其它值，本实施例对此并不做任何限定。
步骤S104，使用湿法开槽，在干法开槽的基础上再进行开凿沟槽，形成最终沟槽。目的是清洗抛光以及进一步加深沟槽深度。尽管也可以采用干法激光开槽方式，使沟槽深度一步到位，但众所周知，无论采用何种激光方式，激光光斑都是圆孔状，从微观上看，激光经过的光路都是由一系列的密集圆形光斑组成。或者在干法激光开槽调整激光加工参数，如降低切割速度，可以获得最理想的沟槽表面光洁度以及所需的深度，但会延长加工时间，成本上不经济。所以在S103干法激光开槽之后增加湿法开槽，一方面清洗抛光沟槽表面，另一方面缩短加工时间。在本实施例中，采用氢氟酸和硝酸为主体的酸性腐蚀液进行湿法开槽。为了获得良好的沟槽表面光洁度，通常在酸性腐蚀液添加冰乙酸作为缓冲剂，并在零度以下酸液温度下进行。开凿后的沟槽深度最终为120微米，沟槽宽度最终为70微米，截面呈U字形，酸性腐蚀液开槽后如图6所示。当然地，其它的一些实施例中，对于沟槽的宽度、深度以及时间也可以为其它值，本实施例对此并不做任何限定。
可以理解地，传统的单单湿法开槽方式的沟槽深度和沟槽宽度之比至少为1:1.3。而本实施例采用的干法开槽加湿法开槽的开槽方式的沟槽深度和沟槽宽度之比为1.71:1，大大减小了沟槽宽度。同时，由于不同规格的续流二极管的芯片的XJP+(P+结深)、XJN+(N+结深)、WN(N层厚度)有不同设计，为开沟深度有对应要求，主要的试验调整内容是确定合适的干法开槽深度和湿法开槽深度。
步骤S105，去除表面光刻胶保护层。目的是方便进行后续的清洗及钝化处理。进一步地，本实施例采用将腐蚀好的硅片进行以硫酸为主体的酸性腐蚀液去胶处理。
步骤S106，清洗。目的是方便进行后续的钝化处理。进一步地，本实施例采用去离子水漂洗及清洗剂清洗。
步骤S107，烘干。目的是烘干前处理步骤后的硅片。进一步地，本实施例采用无水乙醇脱水和烘箱烘干的方式。
综上所述，本发明设立了预留分离单元芯片的切割区域，避免分离单元芯片直接或间接作用在钝化保护区域，提高了产品的可靠性；将常规单独湿法开槽改为干法开槽和湿法开槽相结合的工艺方法，最终形成的沟槽深度深但沟槽宽度窄的造型，保证一定沟槽深度的前提下减小沟槽宽度的问题，从而增大了上电极层接触面积，在保证正向电流的同比情况下减少了芯片整个面积，减少了芯片的成本。水导激光的干法开槽方式，形成完美的沟槽质量。通过以上方法综合，从而使得器件满足应用领域高可靠性、低成本、高电压的要求。
实施例2
一种二极管芯片用开槽方法，具体步骤如下：
步骤S101经过扩散形成的基片。在本实施例中，基片选择<111>晶向的N型硅片。如图3所示，基片的两面，其中一面经过N型半导体元素掺杂形成N+掺杂层的上掺杂层102，另一面经过P型半导体元素掺杂形成P+掺杂层，形成N+/N/P+本体。如图3和图4所示，其中XJP+(P+结深，即下掺杂层104)为100微米，XJN+(N+结深，即上掺杂层102)为50微米,WN(N层厚度，即本体层103)为60微米。为了得到快恢复特性，然后在P+掺杂层的表面涂覆铂原子对基片进行金属掺杂扩散，使整个P+/N/N+本体布满金属原子105，形成最终的基片。
步骤S102，基片待开槽面及背面涂覆光刻胶选择性保护。为了后步骤选择性的干法开槽和湿法开槽，防止非腐蚀区域被腐蚀，在本实施例中，请参阅图2，步骤S102包括：
子步骤S1021，对基片预烘。此子步骤目的是为了排除基片水汽，增加光刻胶的黏附性。在本实施例中，采用的方法为将硅片每片插入载片盒的每个槽位，放入110度烘箱，烘烤32分钟。
子步骤S1022，背面进行光刻胶覆盖、软烘。粘度为450cp的负性光刻胶，采用旋转滴涂法覆盖在基片的P+掺杂层表面覆盖一层光刻胶，如图3所示的下电极部分光刻胶115，然后进行软烘，目的是去除大部分光刻胶中的粘结剂，使后工序涂胶面不被工夹具如吸盘破坏。在本实施例中，采用85度的热台，烘烤2分钟。
子步骤S1023，待开槽面进行光刻胶覆盖、软烘。在本实施例中，采用粘度为450cp的负性光刻胶，采用旋转滴涂法覆盖在基片的N+掺杂层表面覆盖一层光刻胶。
然后进行软烘，目的是去除大部分光刻胶中的粘结剂，使后工序涂胶面不被工夹具如吸盘破坏。在本实施例中，采用67度的热台，烘烤4分钟。
子步骤S1024，待开槽面选择性曝光。在本实施例中，在基片的N+面上覆盖光刻板，光刻板的图形与需要暴露的区域正好相反，由于采用的是负胶，被曝光区域将在后子步骤显影步骤中保留下来，而未曝光区域在后子步骤显影步骤中剥落下来。同时P+掺杂层面整个曝光。
子步骤S1025，硬烘。目的是去除大部分光刻胶中的粘结剂，使后工序涂胶面不被工夹具破坏。在本实施例中，采用96度烘箱，烘烤38分钟。
子步骤S1026，显影。目的是是使被前子步骤S1024曝光区域保留下来，而非曝光区域剥离下来。在本实施例中，采用通用的负性光刻胶显影剂和漂洗剂，多级槽位递进法显影。如图3和图4所示，位置位于上电极部分光刻胶113及芯片分离区域部分光刻胶114被保留下来，同时露出待干法开槽和湿法开槽的连续闭环沟槽区域107。下电极部分光刻胶115也全部保留下来。
子步骤S1027，坚膜。目的是增加光刻胶的牢度和黏附性。在本实施例中，采用123度烘箱，烘烤48分钟。
步骤S103，使用干法开槽法开凿沟槽，形成于所述待开槽晶圆的表面。在本实施例中，采用具有三维度自动调整的水导激光微细加工设备。其中二维方向X轴和Y轴方向带有两个CCD定位，定位查找前步骤S102的图形中的定位点，使激光中心与硅片的模拟中心重合。水导激光微细加工设备的配置如下：激光波长为1064nm的红外光，脉宽0.5～3秒，输出脉冲能量0.05～0.35J，频率30～120Hz,
射流压力0.7～7MPa。在本实施例中，加工参数为激光脉冲能量0.08J，脉宽0.5ms，频率50Hz，切割速度3mm/s，射流压力3MPa,每单元连续闭环沟槽区域107采用多次激光扫描。开凿的沟槽深度为120微米，沟槽宽度为60微米，截面呈U字形，激光开槽后如图7所示。当然地，其它的一些实施例中，对于沟槽的宽度、深度以及时间也可以为其它值，本实施例对此并不做任何限定。
步骤S104，使用湿法开槽，在干法开槽的基础上再进行开凿沟槽，形成最终沟槽。目的是清洗抛光以及进一步加深沟槽深度。尽管也可以采用干法激光开槽方式，使沟槽深度一步到位，但众所周知，无论采用何种激光方式，激光光斑都是圆孔状，从微观上看，激光经过的光路都是由一系列的密集圆形光斑组成。或者在干法激光开槽调整激光加工参数，如降低切割速度，可以获得最理想的沟槽表面光洁度以及所需的深度，但会延长加工时间，成本上不经济。所以在S103干法激光开槽之后增加湿法开槽，一方面清洗抛光沟槽表面，另一方面缩短加工时间。在本实施例中，采用氢氟酸和硝酸为主体的酸性腐蚀液进行湿法开槽。为了获得良好的沟槽表面光洁度，通常在酸性腐蚀液添加冰乙酸作为缓冲剂，并在零度以下酸液温度下进行。开凿后的沟槽深度最终为140微米，沟槽宽度最终为80微米，截面呈U字形，酸性腐蚀液开槽后如图8所示。当然地，其它的一些实施例中，对于沟槽的宽度、深度以及时间也可以为其它值，本实施例对此并不做任何限定。
传统的单单湿法开槽方式的沟槽深度和沟槽宽度之比至少为1:1.3。而本实施例采用的干法开槽加湿法开槽的开槽方式的沟槽深度和沟槽宽度之比为1.75:1，大大减小了沟槽宽度。同时，由于不同规格的续流二极管的芯片的XJP+(P+结深)、XJN+(N+结深)、WN(N层厚度)有不同设计，为开沟深度有对应要求，主要的试验调整内容是确定合适的干法开槽深度和湿法开槽深度。
步骤S105，去除表面光刻胶保护层。目的是方便进行后续的清洗及钝化处理。进一步地，本实施例采用将腐蚀好的硅片进行以硫酸为主体的酸性腐蚀液去胶处理。
步骤S106，清洗。目的是方便进行后续的钝化处理。进一步地，本实施例采用去离子水漂洗及清洗剂清洗。
步骤S107，烘干。目的是烘干前处理步骤后的硅片。进一步地，本实施例采用污水乙醇脱水和烘箱烘干的方式。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (8)

1.一种二极管芯片用开槽方法，其特征在于，具体步骤如下：
步骤一，将扩散形成的基片的待开槽面及背面涂覆光刻胶，进行选择性的保护，得到具有多个单元的连续闭环形状的待开槽面；
步骤二，在基片上采用水导激光的干法开槽方式在待开槽面开凿沟槽，得到具有初始沟槽的半成品；
步骤三，在半成品的初始沟槽处采用湿法开槽法再进行开凿沟槽，湿法开槽法采用以氢氟酸和硝酸为主的酸性腐蚀混合酸，添加冰乙酸作为缓冲剂，并在零度以下酸液温度下进行湿法开槽，形成具有最终沟槽的半成品；
步骤四，去除半成品表面的光刻胶；
步骤五，再对半成品进行清洗和烘干，即得到成品。
2.根据权利要求1所述的二极管芯片用开槽方法，其特征在于，所述步骤一中涂覆光刻胶的具体步骤如下：对基片预烘；基片背面进行光刻胶覆盖和软烘；基片待开槽面进行光刻胶覆盖和软烘；待开槽面选择性曝光；硬烘；显影；坚膜。
3.根据权利要求1所述的二极管芯片用开槽方法，其特征在于，所述基片采用扩散形成N+/N/P+本体或者P+/N/N+本体的基片。
4.根据权利要求1所述的二极管芯片用开槽方法，其特征在于，所述基片为P+/N/N+本体的基片时，干法开槽法的开凿沟槽的深度为XJP++5微米～XJP++20微米，XJP+为P+结深。
5.根据权利要求1所述的二极管芯片用开槽方法，其特征在于，所述基片为N+/N/P+本体的基片时，干法开槽法的开凿沟槽的深度为XJN++5微米～XJN++20微米，XJN+为N+结深。
6.根据权利要求1所述的二极管芯片用开槽方法，其特征在于，所述基片为P+/N/N+本体的基片时，湿法开槽法的开凿沟槽的深度为XJP++25微米～XJP++60微米，XJP+为P+结深。
7.根据权利要求1所述的二极管芯片用开槽方法，其特征在于，所述基片为N+/N/P+本体的基片时，湿法开槽法的开凿沟槽的深度为XJN++WN+25微米～XJN++WN+60微米，XJN+为N+结深，WN为N层厚度。
8.一种二极管芯片，其特征在于，包括如权利要求1-7任一所述的二极管芯片用开槽方法开的沟槽。
CN201910828391.9A 2019-09-03 2019-09-03 一种二极管芯片用开槽方法及二极管芯片 Active CN110517956B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910828391.9A CN110517956B (zh) 2019-09-03 2019-09-03 一种二极管芯片用开槽方法及二极管芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910828391.9A CN110517956B (zh) 2019-09-03 2019-09-03 一种二极管芯片用开槽方法及二极管芯片

Publications (2)

Publication Number Publication Date
CN110517956A CN110517956A (zh) 2019-11-29
CN110517956B true CN110517956B (zh) 2022-04-12

Family

ID=68630538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910828391.9A Active CN110517956B (zh) 2019-09-03 2019-09-03 一种二极管芯片用开槽方法及二极管芯片

Country Status (1)

Country Link
CN (1) CN110517956B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102540775A (zh) * 2010-12-27 2012-07-04 无锡华润上华科技有限公司 硅化物保护层去胶方法
CN106876252A (zh) * 2017-02-14 2017-06-20 上海华虹宏力半导体制造有限公司 半导体器件的刻蚀方法
CN106876262A (zh) * 2016-12-30 2017-06-20 常州星海电子股份有限公司 一种制作高效玻璃钝化芯片工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102540775A (zh) * 2010-12-27 2012-07-04 无锡华润上华科技有限公司 硅化物保护层去胶方法
CN106876262A (zh) * 2016-12-30 2017-06-20 常州星海电子股份有限公司 一种制作高效玻璃钝化芯片工艺
CN106876252A (zh) * 2017-02-14 2017-06-20 上海华虹宏力半导体制造有限公司 半导体器件的刻蚀方法

Also Published As

Publication number Publication date
CN110517956A (zh) 2019-11-29

Similar Documents

Publication Publication Date Title
US9515217B2 (en) Monolithically isled back contact back junction solar cells
US9379258B2 (en) Fabrication methods for monolithically isled back contact back junction solar cells
US20170229591A1 (en) Systems and methods for monolithically isled solar photovoltaic cells and modules
CN109888061A (zh) 一种碱抛光高效perc电池及其制备工艺
EP2466650A2 (en) Method for fabricating silicon wafer solar cell
US20070232057A1 (en) Method for forming thin film photovoltaic interconnects using self-aligned process
KR20130112877A (ko) 텍스쳐화된 앞면 및 그에 상응하는 태양전지를 가지는 태양전지의 제조방법
AU2006276661A1 (en) Method for manufacturing photoelectric conversion element and the photoelectric conversion element
CN105449084A (zh) 一种倒装高压led芯片电极及芯片制造方法
WO2014127067A1 (en) Monolithically isled back contact back junction solar cells using bulk wafers
EP2534698B1 (en) Method for single side texturing
CN105489709B (zh) Perc太阳能电池及其制备方法
CN110517956B (zh) 一种二极管芯片用开槽方法及二极管芯片
KR101215543B1 (ko) 태양전지용 다결정 실리콘 웨이퍼의 이중 표면조직화 방식을 이용한 텍스쳐링 방법
US20140273332A1 (en) Method for producing photovoltaic device isolated by porous silicon
CN103258914A (zh) Mwt太阳能电池及其制备方法
KR101023144B1 (ko) 전사법을 이용한 태양전지 및 그 제조방법
Radhakrishnan et al. Module-level cell processing of silicon heterojunction interdigitated back-contacted (SHJ-IBC) solar cells with efficiencies above 22%: Towards all-dry processing
CN115312455A (zh) 一种薄晶圆散热片形成工艺
US11508863B2 (en) Semiconductor component and method for singulating a semiconductor component having a pn junction
CN102244079B (zh) 台面工艺功率晶体管芯片结构和实施方法
JP2005136062A (ja) 太陽電池の製造方法
Kray et al. Progress in laser chemical processing (LCP) for innovative solar cell microstructuring and wafering applications
CN209434219U (zh) 一种碱抛光高效perc电池
KR101359407B1 (ko) 실리콘 웨이퍼의 텍스처링 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant