CN110517549A - 电子设计竞赛训练平台及其训练使用方法 - Google Patents

Abstract

本发明公开了一种电子设计竞赛训练平台及其训练使用方法，包括构成训练系统的MCU模块、FPGA模块、LCD和键盘模块、8位高速A/D模块、10位高速D/A模块、数码显示和温度检测模块、大容量SRAM模块、音频放大滤波模块和音频滤波功放模块，九个模块均各自独立布置设于对应独立PCB板上，各PCB板上设构成组合训练使用的接插连接件，九个PCB板模块单独或组合训练使用；其中组合训练使用的组合方式包括模拟电子系统、数字电子系统、单片机电子系统和综合电子系统；为参赛学生在赛前获得更为切实有效训练动手能力，实现各种不同设计项目，提高学生实习以不变应万变的参赛设计动手能力，提高参赛学生取得好成绩。

Description

电子设计竞赛训练平台及其训练使用方法

技术领域

本发明涉及一种教学训练平台，尤其是涉及一种使用于全国大学生电子设计竞赛前用教学训练的电子设计竞赛训练平台及其训练使用方法。

背景技术

全国大学生电子设计竞赛是教育部倡导的大学生学科竞赛之一，是面向大学生的群众性科技活动，目的在于推动高等学校促进信息与电子类学科课程体系和课程内容的改革，有助于提高高等学校实施素质教育，培养大学生的实践创新意识与基本能力、团队协作的人文精神和理论联系实际的学风；有助于学生工程实践素质的培养、提高学生针对实际问题进行电子设计制作的能力；有助于吸引、鼓励广大青年学生踊跃参加课外科技活动，为优秀人才的脱颖而出创造条件。其特点是与高等学校相关专业的课程体系和课程内容改革密切结合，以推动其课程教学、教学改革和实验室建设工作。电子设计竞赛的特色是与理论联系实际学风建设紧密结合，电子设计竞赛内容既有理论设计，又有实际制作，全面检验和加强参赛学生的理论基础和实践创新能力。每两年一届的大学生电子设计竞赛（自2006年起浙江省在未开设全国竞赛的年度组织省大学生电子设计竞赛）受到全国各大高校高度关注。每个学校都力争取得好成绩，而参赛的学生在毕业时也都备受用人单位的青睐。

根据全国电子设计大赛的比赛规定由学校提供比赛器件，但比赛期间老师不得给予学生指导，这也使得学生在参赛前的训练与准备工作显得尤为重要，而大多数学校都是将参赛学生集中培训几个月，有的学校甚至在大一新生一入学就着手挑选参赛学生开始培训。因此一套能够切实有效训练学生实际动手能力，更好训练保证参赛学生完成电子设计竞赛项目的实验开发设备就显得尤为重要。

发明内容

本发明为解决现有全国大学生电子设计竞赛参赛学生存在着在参赛前的训练与准备工作通常借助于学校的现有教学实验室与授课指导老师的培训训练，并没有一套能够切实有效训练学生实际动手能力，更好训练保证参赛学生完成电子设计竞赛项目的针对性实验训练平台等现状而提供的一种能够为参赛学生在赛前获得更为切实有效训练动手能力，更有效的实现各种不同设计项目，更好提高学生实习以不变应万变的参赛设计动手能力，更大程度上提高参赛学生取得好成绩的电子设计竞赛训练平台及其训练使用方法。

本发明为解决上述技术问题所采用的具体技术方案为：一种电子设计竞赛训练平台，其特征在于：包括构成训练系统的MCU模块、FPGA模块、LCD和键盘模块、8位高速A/D模块、10位高速D/A模块、数码显示和温度检测模块、大容量SRAM模块、音频放大滤波模块和音频滤波功放模块，训练系统中的上述九个模块均各自独立布置设于对应独立的PCB板上，其中音频放大滤波模块和音频滤波功放模块采用分别独立的PCB板或设置在同一PCB板上，在九个模块的各PCB板上设有构成组合训练使用的接插连接件，训练系统中的上述九个PCB板模块单独训练使用或组合训练使用；其中组合训练使用的组合方式包括模拟电子系统、数字电子系统、单片机电子系统和综合电子系统；其中模拟电子系统使用音频放大滤波模块和音频滤波功放模块组合构成4阶有源滤波设计训练，数字电子系统采用MCU模块与LCD和键盘模块组合构成数字频率设计训练；在单片机电子系统中采用MCU模块与LCD和键盘模块组合构成键盘LCD显示接口设计训练、可校时数字时钟设计训练、多路数据采集系统设计训练和RS232串行通信设计训练，采用MCU模块、LCD和键盘模块以及数码显示和温度检测模块组合构成温度采集及显示设计训练，采用MCU模块、FPGA模块、LCD和键盘模块和10位高速D/A模块组合构成DDS信号发生器设计训练；在综合电子系统中采用MCU模块、FPGA模块、LCD和键盘模块及8位高速A/D模块组合构成高速数据采集系统设计训练，采用MCU模块、FPGA模块、LCD和键盘模块和10位高速D/A模块组合构成DDS信号发生器设计训练，采用MCU模块、LCD和键盘模块、大容量SRAM模块、音频放大滤波模块和音频滤波功放模块组合构成数字化语音存储与回放系统设计训练。能够为参赛学生在赛前获得更为切实有效训练动手能力，更有效的实现各种不同设计项目，更好提高学生实习以不变应万变的参赛设计动手能力，更大程度上提高参赛学生取得好成绩；通过模块化，积木化等有机组合，使参赛学生可自由灵活进行组合使用针对性的训练参赛主要涉及的较强专业综合应用培养，获得更具前沿应用实践训练能力，降低参赛前训练培训成本。

作为优选，所述的MCU模块包括SOC单片机、CPLD芯片及EIA/TIA-232和V.28/V.24通信接口电路协议芯片，其中SOC单片机采用芯片型号为C8051F360的SOC单片机，采用芯片型号为EMP3064TC44的CPLD芯片，EIA/TIA-232和V.28/V.24通信接口电路采用3.3V供电芯片型号为MAX3223EEAP的通信接口协议芯片，其中CPLD芯片中的ALE功能引脚、/WR功能引脚、/RD功能引脚、INTO功能引脚和RST功能引脚分别与SOC单片机中的ALE功能引脚、/WR功能引脚、/RD功能引脚、INTO功能引脚和RST功能引脚对应电连接；MAX3223EEAP芯片的TXO功能引脚和RXO功能引脚分别与SOC单片机中的TXO功能引脚和RXO功能电连接，MAX3223EEAP芯片的第6引脚与RS232芯片的第1引脚电连接，MAX3223EEAP芯片的第16引脚与RS232芯片的第2引脚电连接；在MCU模块的PCB板上设有用于二次开发扩展的通用并行扩展口、用于与FPGA模块并行扩展口及数码显示和温度检测模块并行扩展口连接以及与大容量SRAM模块并行接口连接的第一并行扩展口、用于与FPGA模块并行扩展口连接的两根自定义信号线接口、用于与SOC单片机二次开发扩展用的单片机扩展接口、用于与仿真适配器连接进行调试SOC单片机的单片机调试接口、用于与LCD和键盘模块电连接的键盘显示接口、用于RS232异步串行通信的异步串行通信接口、用于在线修改CPLD芯片内部逻辑的CPLD在线系统编程接口、用于单片机之间互联用的异步串行通信接口和用于提供电源输入的两个电源输入接口。提高MCU模块与其他模块间的组合训练应用及其调试开发训练能力，使参赛学生可自由灵活进行组合使用针对性的训练参赛主要涉及的较强专业综合应用培养，获得更具前沿应用实践训练能力，降低参赛前训练培训成本。

作为优选，所述的FPGA模块包括采用芯片型号为EP2C8T144-8的FPGA芯片，在FPGA模块的PCB板上设有+5V电源输入接口、AS配置接口、JTAG配置接口、FPGA通用I/O扩展接口；LCD和键盘模块包括采用芯片型号为EP2C8T144C8的主控芯片，在LCD和键盘模块的PCB板上设有两个电源输入接口、LCD接口和键盘接口。提高FPGA模块与其他模块间的组合训练应用及其调试开发训练能力，使参赛学生可自由灵活进行组合使用针对性的训练参赛主要涉及的较强专业综合应用培养，获得更具前沿应用实践训练能力，降低参赛前训练培训成本。

作为优选，所述的8位高速A/D模块包括采用芯片型号为ADS930的A/D转换器和由采用双运放芯片TL082构成的信号调理电路以及RC低通滤波电路，8位高速A/D模块的PCB板上设有与FPGA模块连接的FPGA模块接口、+5V电源接口和双电源输入接口。提高8位高速A/D模块与其他模块间的组合训练应用及其调试开发训练能力，使参赛学生可自由灵活进行组合使用针对性的训练参赛主要涉及的较强专业综合应用培养，获得更具前沿应用实践训练能力，降低参赛前训练培训成本。

作为优选，所述的10位高速D/A模块包括采用芯片型号为THS5651的10位D/A转换器和采用AD8039双路电压反馈放大器构成的放大电路，在10位高速D/A模块的PCB板上设有与FPGA模块连接的FPGA模块转换接口和双电源输入接口。提高10位高速D/A模块与其他模块间的组合训练应用及其调试开发训练能力，使参赛学生可自由灵活进行组合使用针对性的训练参赛主要涉及的较强专业综合应用培养，获得更具前沿应用实践训练能力，降低参赛前训练培训成本。

作为优选，所述的数码显示和温度检测模块包括两个芯片型号为74HC574的8位锁存器和采用芯片型号为DS1624的高精度温度传感芯片，两个8位锁存器的数据输入端与MCU模块中SOC单片机的数据总线连接，两个8位锁存器的时钟端分别与MCU模块中SOC单片机的CS1功能引脚和CS2功能引脚电连接，高精度温度传感芯片的SCK功能引脚和SDA功能引脚分别与MCU模块中SOC单片机的P3.2和P3.3功能引脚电连接，两个8位锁存器的输出中的第一8位锁存器控制连接数码管的内容，第二8位锁存器的低四位控制连接数码管显示的位置，第二8位锁存器的高四位控制连接四个LED灯；在数码显示和温度检测模块的PCB板上设有与MCU模块PCB板上第一并行扩展口通过扁平电缆连接的第二并行扩展接口。提高数码显示和温度检测模块与其他模块间的组合训练应用及其调试开发训练能力，使参赛学生可自由灵活进行组合使用针对性的训练参赛主要涉及的较强专业综合应用培养，获得更具前沿应用实践训练能力，降低参赛前训练培训成本。

作为优选，所述的大容量SRAM模块采用芯片型号为IS61WV5128的SRAM芯片，SRAM芯片每页存储空间为2KB，其页内地址A0～A10由MCU模块中SOC单片机提供，页地址由数码显示和温度检测模块中的一个8位锁存器提供，大容量SRAM模块的PCB板上设有与MCU模块PCB板上设置的第一并行扩展口相对接连接的存储器接口。提高大容量SRAM模块存储容量与其他模块间的组合训练应用及其调试开发训练能力，使参赛学生可自由灵活进行组合使用针对性的训练参赛主要涉及的较强专业综合应用培养，获得更具前沿应用实践训练能力，降低参赛前训练培训成本。

作为优选，所述的音频放大滤波模块包括一个前置反相放大器和一个4阶有源带通滤波器，其中前置反相放大器采用芯片型号为NE5532的反相放大器，4阶有源带通滤波器采用型号为TL082CP的有源带通滤波器, 4阶有源带通滤波器输出级设有为输出声音信号提供偏移量的第19电阻和第20电阻，第19电阻上拉与+5V电源电连接，第20电阻与电源地电连接，有源带通滤波器的低频截止频率为300Hz，高频截止频率为3.4kHz；音频放大滤波模块的PCB板上设有信号发生器正弦信号输入接口和用示波器观察用的输出信号接口。提高音频放大滤波模块与其他模块间的组合训练应用及其调试开发训练能力，使参赛学生可自由灵活进行组合使用针对性的训练参赛主要涉及的较强专业综合应用培养，获得更具前沿应用实践训练能力，降低参赛前训练培训成本。

作为优选，所述的音频滤波功放模块包括4阶有源带通滤波器、功放电路和用于调节音量大小的调节电位器，其中4阶有源带通滤波器采用型号为TL082CP的有源带通滤波器, 功放电路采用芯片型号为LM386构成的功放电路；音频滤波功放模块的PCB上设信号发生器的音频功放正弦信号输入接口和用示波器观察用的音频功放输出信号接口。提高音频滤波功放模块与其他模块间的组合训练应用及其调试开发训练能力，使参赛学生可自由灵活进行组合使用针对性的训练参赛主要涉及的较强专业综合应用培养，获得更具前沿应用实践训练能力，降低参赛前训练培训成本。

本发明的另一个发明目的在于提供一种电子设计竞赛训练平台训练使用方法，其特征在于：包括如下设计方法

A.采用权利要求1～9之一所述的MCU模块、FPGA模块、LCD和键盘模块和10位高速D/A模块共同组合构成DDS信号发生器设计训练方法；

A01.系统通过MCU模块中的SOC单片机实现人机对话，并通过总线将频率控制字和相位偏移值送至FPGA模块中FPGA芯片的频率字寄存器、相位累加器、相位偏移寄存器、相位调制加法器和ROM查找表，由FPGA芯片实现所需的其寄存器、相位累加、相位调制和ROM调查表，最后由10位高速D/A模块中的双路高速模块实现数模转换及模拟信号输出；

A02.数字频率字寄存器与相位偏移寄存器使用同一FPGA模块，其内部为32位锁存器，数据输入端为D[7..0]，地址由CS2、A1、A0功能引脚端控制，32位数据分四次输入，两个ROM查找表内部具有相同内容，其输入地址为12位，与地址的高12为相连，输出为10位数据，与D/A的位数相对应，由ALE提供控制信号实现地址、数据总线的分离；

A03. 通过MCU模块中的SOC单片机实现人机交流和向FPGA提供频率字和相位偏移字，人机交流主要使用LCD与键盘模块的底层函数。对FPGA操作，实质是对扩展端口的写操作，其中频率控制字地址为0Xf000、0xf001、0xf002、0xf003，相位控制字地址为0X7000、0x7001、0x7002、0x7003；

B.采用权利要求1～9之一所述的MCU模块、LCD和键盘模块、大容量SRAM模块、音频放大滤波模块和音频滤波功放模块组合构成数字化语音存储与回放系统设计训练方法；

B01. MCU模块的SOC单片机采用C8051F360单片机，且将其A/D模拟量输入必须设定为单端输入方式，P2.0设为模拟输入引脚，且输入模拟信号设定在0～3V范围内；D/A输出通过IDA0也即P0.4引脚输出，通过1K采样电阻将输出电流量转换为电压量；

B02. 通过LCD和键盘模块执行对MCU模块的设定操作与人机交流，通过大容量SRAM模块为数字化语音存储与回放系统设计训练提供512KB存储器，拾音器通过音频放大滤波模块输入至MCU模块，经MCU模块的SOC单片机和处理后再通过音频滤波功放模块推动喇叭播放音频；

C.采用权利要求1～9之一所述的MCU模块、FPGA模块、LCD和键盘模块及8位高速A/D模块组合构成高速数据采集系统设计训练方法；

C01.采用MCU模块的SOC单片机和FPGA模块相结合，整个数据采集系统的模拟信号经过权利要求1～9之一所述的8位高速A/D模块中信号调理电路以后送8位高速A/D模块中的高速A/D转换器，由FPGA模块完成高速A/D转换器的控制和数据存储，单片机完成数据的读取经处理后在LCD上显示波形；

C02. 通过信号调理电路将输入模拟信号调整到适合于高速A/D转换器的输入信号范围内，也即对输入模拟信号进行放大或衰减以及直流偏移量调整；信号调理电路包括前置放大器和增益可调放大器，前置放大器设电压位移电路，电平位移电路通过可调节电阻器PR2实现调节8位高速A/D模块中双运放芯片的第二运算放大器正输入端电平，改变其输出端的直流偏移量；

C03. 采用数据采集模式和数据读取模式两种工作模式：在数据采集模式下，FPGA模块控制高速A/D转换器对模拟信号进行采集并将数据存入FPGA模块内部的高速RAM，当完成所需采集的数字量后，自动停止采集；在数据读取模式下，MCU模块的SOC单片机通过并行总线接口读取FPGA模块内部RAM中的数字量；进行一次数据采集过程为：MCU模块的SOC单片机发出负脉冲的START信号，FPGA模块内部的地址计数器从0开始计数，在计数过程中，A/D转换数据被存入FPGA模块内部的双口RAM，当计数器计数到255时，停止计数，发出由高电平变为低电平的EOC信号作为MCU模块的SOC单片机的外部中断信号，SOC单片机通过执行中断服务程序从双口RAM中读入数据。

提高参赛学生组合训练应用及其调试开发训练能力，使参赛学生可自由灵活进行组合使用针对性的训练参赛主要涉及的较强专业综合应用培养，获得更具前沿应用实践训练能力，降低参赛前训练培训成本。

本发明的有益效果是：能够为参赛学生在赛前获得更为切实有效训练动手能力，更有效的实现各种不同设计项目，更好提高学生实习以不变应万变的参赛设计动手能力，更大程度上提高参赛学生取得好成绩；通过模块化，积木化等有机组合，使参赛学生可自由灵活进行组合使用针对性的训练参赛主要涉及的较强专业综合应用培养，获得更具前沿应用实践训练能力，降低参赛前训练培训成本。可获得以下有益技术效果特点：1.模块化。历届电子设计竞赛允许直接使用单片机最小系统和可编程逻辑器件及其下载板，采用模块化设计方案，可以保证相关模块可在竞赛中直接使用2.积木化。模块化的另一个好处是，可以通过不同模块的有机组合，实现各种不同的设计项目，达到以不变应万变的目标，同时也可使学生通过模块组合领会电子系统设计的一般方法。3.高性能。竞赛在很多程度上体现前沿的应用电子技术，传统电子器件构成的模块很难再发挥作用，在模块设计中必须大量应用高性能的电子器件。如传统的Intel8051单片机的软硬件资源较少、指令执行速度慢、开发复杂等缺点，在MPU模块设计中我们采用了Silicon Labs公司推出增强型51单片机C8051F360，有效解决了传统单片机系统的各种问题。4.例程指导。给出各模块的底层控制程序，实现软硬件设计的隔离。程序员通过这些底层控制例程可以很方便地完成各种高层应用程序的设计，而不必关心实际的硬件结构。学习例程的源程序，可培养学生硬件设计能力和底层程序的开发能力，使学生学有所专，达到分工协作的设计模式。5.综合实例。给出了几个综合性的设计实例，其难度达到竞赛水平。

附图说明：

下面结合附图和具体实施方式对本发明做进一步的详细说明。

图1是本发明电子设计竞赛训练平台中MCU模块的原理框图结构示意图。

图2是本发明电子设计竞赛训练平台中MCU模块的PCB板结构示意图。

图3是本发明电子设计竞赛训练平台中MCU模块的电路原理结构示意图。

图4是本发明电子设计竞赛训练平台中FPGA模块的电路原理结构示意图一。

图5是本发明电子设计竞赛训练平台中FPGA模块的电路原理结构示意图二。

图6是本发明电子设计竞赛训练平台中LCD和键盘模块的电路原理结构示意图。

图7是本发明电子设计竞赛训练平台中8位高速A/D模块的电路原理结构示意图。

图8是本发明电子设计竞赛训练平台中10位高速D/A模块的电路原理结构示意图。

图9是本发明电子设计竞赛训练平台中数码显示和温度检测模块的电路原理结构示意图。

图10是本发明电子设计竞赛训练平台中大容量SRAM模块的电路原理结构示意图。

图11是本发明电子设计竞赛训练平台中音频放大滤波模块的电路原理结构示意图。

图12是本发明电子设计竞赛训练平台中音频滤波功放模块的电路原理结构示意图。

图13是本发明电子设计竞赛训练平台中FPGA模块的PCB板结构示意图。

图14是本发明电子设计竞赛训练平台中LCD和键盘模块的PCB板结构示意图。

图15是本发明电子设计竞赛训练平台中8位高速A/D模块的PCB板结构示意图。

图16是本发明电子设计竞赛训练平台中10位高速D/A模块的PCB板结构示意图。

图17是本发明电子设计竞赛训练平台中数码显示和温度检测模块的PCB板结构示意图。

图18是本发明电子设计竞赛训练平台中大容量SRAM模块的PCB板结构示意图。

图19是本发明电子设计竞赛训练平台中音频放大滤波模块的PCB板结构示意图。

图20是本发明电子设计竞赛训练平台中音频滤波功放模块的PCB板结构示意图。

图21是本发明电子设计竞赛训练平台训练使用方法中DDS信号发生器训练的原理框图示意图。

图22是本发明电子设计竞赛训练平台训练使用方法中数字化语音存储与回放训练的原理框图示意图。

图23是是本发明电子设计竞赛训练平台训练使用方法中高速数据采集系统训练的原理框图示意图。

具体实施方式

实施例1：

图1、图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18、图19、图20的实施例中，一种电子设计竞赛训练平台，包括构成训练系统的MCU模块EZ-001、FPGA模块EZ-002、LCD和键盘模块EZ-003、8位高速A/D模块EZ-004、10位高速D/A模块EZ-005、数码显示和温度检测模块EZ-006、大容量SRAM模块EZ-007、音频放大滤波模块EZ-008和音频滤波功放模块EZ-009，训练系统中的上述九个模块均各自独立布置设于对应独立的PCB板上，其中音频放大滤波模块和音频滤波功放模块采用分别独立的PCB板或设置在同一PCB板上，在九个模块的各PCB板上安装设有构成组合训练使用的接插连接件，训练系统中的上述九个PCB板模块单独训练使用或组合训练使用；其中组合训练使用的组合方式包括模拟电子系统、数字电子系统、单片机电子系统和综合电子系统；其中模拟电子系统使用音频放大滤波模块和音频滤波功放模块组合构成4阶有源滤波设计训练，数字电子系统采用MCU模块与LCD和键盘模块组合构成数字频率设计训练；在单片机电子系统中采用MCU模块与LCD和键盘模块组合构成键盘LCD显示接口设计训练、可校时数字时钟设计训练、多路数据采集系统设计训练和RS232串行通信设计训练，采用MCU模块、LCD和键盘模块以及数码显示和温度检测模块组合构成温度采集及显示设计训练，采用MCU模块、FPGA模块、LCD和键盘模块和10位高速D/A模块组合构成DDS信号发生器设计训练；在综合电子系统中采用MCU模块、FPGA模块、LCD和键盘模块及8位高速A/D模块组合构成高速数据采集系统设计训练，采用MCU模块、FPGA模块、LCD和键盘模块和10位高速D/A模块组合构成DDS信号发生器设计训练，采用MCU模块、LCD和键盘模块、大容量SRAM模块、音频放大滤波模块和音频滤波功放模块组合构成数字化语音存储与回放系统设计训练。

MCU模块EZ-001包括SOC单片机、地址译码电路15、CPLD芯片及EIA/TIA-232和V.28/V.24通信接口电路协议芯片，其中SOC单片机采用芯片型号为C8051F360的SOC单片机01U2，采用芯片型号为EMP3064TC44的CPLD芯片01U4，EIA/TIA-232和V.28/V.24通信接口电路采用3.3V供电芯片型号为MAX3223EEAP的通信接口协议芯片01U5，其中CPLD芯片中的ALE功能引脚、/WR功能引脚、/RD功能引脚、INTO功能引脚和RST功能引脚分别与SOC单片机中的ALE功能引脚、/WR功能引脚、/RD功能引脚、INTO功能引脚和RST功能引脚对应电连接；MAX3223EEAP芯片的TXO功能引脚和RXO功能引脚分别与SOC单片机中的TXO功能引脚和RXO功能电连接，MAX3223EEAP芯片的第6引脚与RS232芯片的第1引脚电连接，MAX3223EEAP芯片的第16引脚与RS232芯片的第2引脚电连接；在MCU模块的PCB板上设有用于二次开发扩展的通用并行扩展口J1、用于与FPGA模块并行扩展口及数码显示和温度检测模块并行扩展口连接以及与大容量SRAM模块并行接口连接的第一并行扩展口J3、用于与FPGA模块并行扩展口连接的两根自定义信号线接口J2、用于与SOC单片机二次开发扩展用的单片机扩展接口J4、用于与仿真适配器连接进行调试SOC单片机的单片机调试接口J5、用于与LCD和键盘模块电连接的键盘显示接口J6、用于RS232异步串行通信的异步串行通信接口J7、用于在线修改CPLD芯片内部逻辑的CPLD在线系统编程接口J8、用于单片机之间互联用的异步串行通信接口J9和用于提供电源输入的两个电源输入接口01J11、01J12。地址译码电路用于产生外围模块的片选信号，,图3所示原理图中，地址译码器的A15和A14功能引脚直接来自单片机的地址总线，A3和A2 功能引脚通过数据总线D3、D2 锁存得到。CS1：J3 扩展口片选信号，低电平有效，地址范围4000H～7FFFH。CS2：J1 扩展口片选信号，低电平有效，地址范围8000H～BFFFH。CS3：J3 扩展口片选信号，与/WR复合，仅在外部RAM写操作时有效，高电平有效，地址范围0C000H～0C003H。LCDCS：LCD 模块片选信号，地址范围0C008～0C00BH；KEYCS：键盘接口片选信号，地址0C00CH～0C00FH。如果需改变译码地址或有效电平，可修改CPLD器件内部逻辑，本设计可用于大部分例程，在用于数码显示和温度检测模块（EZ-006）时需要对CS1输出复合/WR信号，并改为高电平有效。

FPGA模块EZ-002包括采用芯片型号为EP2C8T144-8的FPGA芯片，在FPGA模块的PCB板上设有+5V电源输入接口JP1、AS配置接口JP2、JTAG配置接口JP3、FPGA通用I/O扩展接口,FPGA通用I/O扩展接口包括与8位高速A/D模块或10位高速D/A模块相连接第一通用I/O扩展接口JP4和第二通用I/O扩展接口JP5，用于二次开发的第三通用I/O扩展接口JP6，以及用于与MCU 模块（EZ-001）连接也用于二次开发的第四通用I/O扩展接口JP7；LCD和键盘模块包括采用芯片型号为EP2C8T144C8的主控芯片，在LCD和键盘模块的PCB板上设有两个电源输入接口、LCD接口和键盘接口。当FPGA 模块与MCU 模块（EZ-001）相连时，电源通过第四通用I/O扩展接口JP7提供，当模块接入实验平台的底板时，由底板提供电源，JP1口不需要输入电源。

8位高速A/D模块EZ-004包括采用芯片型号为ADS930的A/D转换器和由采用双运放芯片TL082构成的信号调理电路以及RC低通滤波电路，8位高速A/D模块的PCB板上设有与FPGA模块连接的FPGA模块接口04J3、+5V电源接口04J1、正弦信号接口04J2和双电源输入接口, 双电源输入接口包括用于为8位高速A/D模块EZ-004提供电源输入的两个A/D模块电源输入接口04J11、04J12，当8位高速A/D模块EZ-004应用于实验平台的底板时，此时无需在+5V电源接口04J1输入电源,将将信号发生器输出的正弦信号（频率50kHz，Vpp=3V）加到正弦信号接口04J2接口的（标有+的输入信号，标有G的接地端）。FPGA模块接口04J3通过16芯扁平电缆与FPGA 模块的第二通用I/O扩展接口JP5连接（见图13、图15）；8位高速A/D模块EZ-004上设有调节增益电位器PR1和调节直流偏移量电位器PR2,其中调节直流偏移量电位器PR2电连接在双运放芯片TL082中的第二运放器正输入端，调节直流偏移量电位器PR2的固定端和调节端分别与+5V电源电连接，调节直流偏移量电位器PR2的另一固定端与第二运放器04U2B正输入端电连接；构成的信号调理电路的双运放芯片TL082中的第一运放器04U2A输出端串联第1电阻R1后与第二运放器负输入端电连接，同时第二运放器负输入端串联调节增益电位器PR1固定端，调节增益电位器PR1另一固定端与其调节端并联后与第二运放器04U2B输出端电连接；用示波器观测A/D转换器04U3芯片的+IN第27功能引脚ADin点的波形，使加到AD930 的输入信号电压范围处于1.0V~2.0V之间。

10位高速D/A模块EZ-005包括采用芯片型号为THS5651的10位D/A转换器05U1,05U4和采用AD8039双路电压反馈放大器05U2A、05U2B构成的放大电路，在10位高速D/A模块的PCB板上设有与FPGA模块连接的FPGA模块转换接口和双电源输入接口。FPGA模块转换接口包括第一转换接口05J1和第四转换接口05J4，其中第一转换接口05J1和第四转换接口05J4可通过16芯扁平电缆与FPGA模块的第一通用I/O扩展接口JP4和第二通用I/O扩展接口JP5直接连接，双路使用时可控制两路信号的相位，如只要求实现一路D/A转换则只需将10位高速D/A模块的第一转换接口05J1与FPGA模块EZ-002的第二通用I/O扩展接口JP5通过16芯扁平电缆相连接即可。信号由第二转换接口05J2和第五转换接口05J5输出，其中标有+端的为输出端，标有G端的为接地端。10位双路高速D/A模块的元器件PCB板排列图如图16所示。

数码显示和温度检测模块EZ-006包括两个芯片型号为74HC574的8位锁存器06U2,06U3和采用芯片型号为DS1624的高精度温度传感芯片06U4，两个8位锁存器的数据输入端与MCU模块EZ-001中SOC单片机的数据总线连接，两个8位锁存器的时钟端分别与MCU模块中SOC单片机的CS1功能引脚和CS2功能引脚电连接，高精度温度传感芯片06U4的SCK功能引脚和SDA功能引脚分别与MCU模块中SOC单片机的P3.2和P3.3功能引脚电连接，两个8位锁存器的输出中的第一8位锁存器06U2控制连接数码管的内容，第二8位锁存器06U3的低四位控制连接数码管显示的位置，第二8位锁存器06U3的高四位控制连接四个LED灯；在数码显示和温度检测模块的PCB板上设有与MCU模块PCB板上第一并行扩展口通过扁平电缆连接的第二并行扩展接口06J1。

大容量SRAM模块EZ-007采用芯片型号为IS61WV5128的SRAM芯片，SRAM芯片每页存储空间为2KB，其页内地址A0～A10由MCU模块中SOC单片机提供，页地址由数码显示和温度检测模块中的一个8位锁存器07U3提供，大容量SRAM模块的PCB板上设有与MCU模块PCB板上设置的第一并行扩展口相对接连接的存储器接口P1和用于为大容量SRAM模块EZ-007提供电源输入的两个电源输入接口07J11、07J12。

音频放大滤波模块EZ-008包括一个前置反相放大器和一个4阶有源带通滤波器，其中前置反相放大器采用芯片型号为NE5532的反相放大器08U1，4阶有源带通滤波器采用型号为TL082CP的有源带通滤波器08U2, 4阶有源带通滤波器输出级设有为输出声音信号提供偏移量的第19电阻R19和第20电阻R20，第19电阻上拉与+5V电源电连接，第20电阻与电源地电连接，有源带通滤波器的低频截止频率为300Hz，高频截止频率为3.4kHz；音频放大滤波模块的PCB板上设有信号发生器正弦信号输入接口08J1和用示波器观察用的输出信号接口08J3。音频放大滤波模块EZ-008模块的主要功能是将来自微型拾音器的信号放大、滤波，是构成数字化语音存储与回放系统的主要模块之一（见图11所示原理图），该模块包括一个前置反相放大器（增益可通过PR1 调节）和一个4 阶带通滤波器（带通滤波器的低频截止频率为300Hz，高频截止频率为3.4kHz）。4阶带通滤波器输出级的第19电阻R19和第20电阻R20为输出声音信号提供直流偏移量，目的是使输出声音信号的电压范围满足A/D 转换器对模拟输入信号的要求。

音频滤波功放模块EZ-009包括4阶有源带通滤波器、功放电路和用于调节音量大小的调节电位器，其中4阶有源带通滤波器采用型号为TL082CP的有源带通滤波器09U1,09U2, 功放电路采用功放芯片09U3型号为LM386构成的功放电路；音频滤波功放模块的PCB上设信号发生器的音频功放正弦信号输入接口09J1和用示波器观察用的音频功放输出信号接口09J4。音频滤波功放模块EZ-009模块主要功能是将DAC输出的声音信号滤波并通过音频功放驱动喇叭，是构成声音存储与录放系统的模块之一，该模块分两部分，一部分为4阶带通滤波器（带通滤波器的低频截止频率为300Hz，高频截止频率为3.4kHz），一部分为由LM386构成的功放电路（见图12 所示原理图）。图中PR1电位器用于调节音量大小。带通滤波器幅频特性测试方法如下：将信号发生器输出的音频功放正弦信号输入接口09J1口输入，用示波器观测J4口的输出信号，将输入信号的频率从100Hz 增加到5KHz，观察输出信号的幅值变化，是否符合带通滤波器的幅频特性。

其中FPGA模块电路原理结构示意图考虑在同幅页面上所能显示的内容数量及其清晰度限制因素，分别分开绘制在附图4和附图5这两部分图纸中。另外各PCB板中考虑布局简洁性及显示清晰性，对涉及布线中的大面积覆铜布线区域等信息做了简洁简化处理，不得以此作为对本发明申请技术方案的限制解析。

训练平台系统中的上述九个模块可开设的组合使用训练项目对照表如下表2-2所示：

注：考虑表单空间有限，在组合使用模块表单栏中直接使用各模块对应编号代替。

FPGA模块中各通用I/O扩展接口JP4、JP5、JP6和JP7与FPGA接口引脚对照如下表：

实施例2：

图1、图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18、图19、图20、图21、图22、图23的实施例中，，一种电子设计竞赛训练平台训练使用方法，包括但不限于如下设计训练方法：

A.采用权利要求1～9之一所述的MCU模块、FPGA模块、LCD和键盘模块和10位高速D/A模块共同组合构成DDS信号发生器设计训练方法；

A01.系统通过MCU模块中的SOC单片机实现人机对话，并通过总线将频率控制字和相位偏移值送至FPGA模块中FPGA芯片的频率字寄存器、相位累加器、相位偏移寄存器、相位调制加法器和ROM查找表，由FPGA芯片实现所需的其寄存器、相位累加、相位调制和ROM调查表，最后由10位高速D/A模块中的双路高速模块实现数模转换及模拟信号输出；

A02.数字频率字寄存器与相位偏移寄存器使用同一FPGA模块，其内部为32位锁存器，数据输入端为D[7..0]，地址由CS2、A1、A0功能引脚端控制，32位数据分四次输入，两个ROM查找表内部具有相同内容，其输入地址为12位，与地址的高12为相连，输出为10位数据，与D/A的位数相对应，由ALE提供控制信号实现地址、数据总线的分离；

A03. 通过MCU模块中的SOC单片机实现人机交流和向FPGA提供频率字和相位偏移字，人机交流主要使用LCD与键盘模块的底层函数。对FPGA操作，实质是对扩展端口的写操作，其中频率控制字地址为0Xf000、0xf001、0xf002、0xf003，相位控制字地址为0X7000、0x7001、0x7002、0x7003；

B.采用权利要求1～9之一所述的MCU模块、LCD和键盘模块、大容量SRAM模块、音频放大滤波模块和音频滤波功放模块组合构成数字化语音存储与回放系统设计训练方法；

B01. MCU模块的SOC单片机采用C8051F360单片机，且将其A/D模拟量输入必须设定为单端输入方式，P2.0设为模拟输入引脚，且输入模拟信号设定在0～3V范围内；D/A输出通过IDA0也即P0.4引脚输出，通过1K采样电阻将输出电流量转换为电压量；

B02. 通过LCD和键盘模块执行对MCU模块的设定操作与人机交流，通过大容量SRAM模块为数字化语音存储与回放系统设计训练提供512KB存储器，拾音器通过音频放大滤波模块输入至MCU模块，经MCU模块的SOC单片机和处理后再通过音频滤波功放模块推动喇叭播放音频；

C.采用权利要求1～9之一所述的MCU模块、FPGA模块、LCD和键盘模块及8位高速A/D模块组合构成高速数据采集系统设计训练方法；

C01.采用MCU模块的SOC单片机和FPGA模块相结合，整个数据采集系统的模拟信号经过权利要求1～9之一所述的8位高速A/D模块中信号调理电路以后送8位高速A/D模块中的高速A/D转换器，由FPGA模块完成高速A/D转换器的控制和数据存储，单片机完成数据的读取经处理后在LCD上显示波形；

C02. 通过信号调理电路将输入模拟信号调整到适合于高速A/D转换器的输入信号范围内，也即对输入模拟信号进行放大或衰减以及直流偏移量调整；信号调理电路包括前置放大器和增益可调放大器，前置放大器设电压位移电路，电平位移电路通过可调节电阻器PR2实现调节8位高速A/D模块中双运放芯片的第二运算放大器正输入端电平，改变其输出端的直流偏移量；

C03. 采用数据采集模式和数据读取模式两种工作模式：在数据采集模式下，FPGA模块控制高速A/D转换器对模拟信号进行采集并将数据存入FPGA模块内部的高速RAM，当完成所需采集的数字量后，自动停止采集；在数据读取模式下，MCU模块的SOC单片机通过并行总线接口读取FPGA模块内部RAM中的数字量；进行一次数据采集过程为：MCU模块的SOC单片机发出负脉冲的START信号，FPGA模块内部的地址计数器从0开始计数，在计数过程中，A/D转换数据被存入FPGA模块内部的双口RAM，当计数器计数到255时，停止计数，发出由高电平变为低电平的EOC信号作为MCU模块的SOC单片机的外部中断信号，SOC单片机通过执行中断服务程序从双口RAM中读入数据。

图21所示具有两路输出的DDS原理框图，主要由相位累加器、相位调制器、正弦ROM查表和DAC构成。首先构建一个N位的相位累加器22，在每一个时钟周期内，将相位累加器的值与频率字控制寄存器的频率控制字相加，得到第1路的当前相位值。相位调制加法器25接收相位累加器22的相位输出（即第1路的当前相位值），加上相位偏移值后得到第2路的当前相位值，两个当前相位值作为ROM查找表26的地址，读出ROM中的正弦数据，再通过10位高速D/A模块EZ-005的D/A转换为模拟信号。改变频率控制字，就可改变输出信号的频率，改变相位偏移值就可改变两路信号的相位关系。从图21可以看出，频率控制字数字越大，ROM的地址变化越快，输出的模拟信号频率越高。需要指出的是，受ROM容量的限制，ROM地址位数往往小于相位累加器和相位调制器的位数，这时ROM的地址由相位累加器或相位调制器输出地址高位提供。MCU模块中的单片机主要实现人机交流和向FPGA模块提供频率字和相位偏移字。人机交流主要使用LCD与键盘模块的底层函数。对FPGA操作，实质是对扩展端口的写操作，其中频率控制字地址为0Xf000、0xf001、0xf002和0xf003，相位控制字地址为0X7000、0x7001、0x7002和0x7003。

图22所示的数字化语音存储与回放的总体原理框图从硬件电路角度，该系统由MCU模块EZ-001、LCD和键盘模块EZ-003、大容量SRAM模块EZ-007、音频放大滤波模块EZ-008和音频滤波功放模块EZ-009中的模拟滤波放大电路、A/D转换电路、大容量存储器和D/A转换器等几部分构成。其中A/D、D/A采用C8051F360内置的A/D、D/A，由音频放大滤波模块对拾音器31的信号进行音频放大滤波处理后输入至MCU模块，经MCU模块处理后输出至音频滤波功放模块推动喇叭，大容量RAM采用EZ-007模块提供512KB存储器，同时使用EZ-003模块实现人机交流。需要指出的C8051F360单片机中A/D模拟量输入必须设定为单端输入方式、P2.0为模拟输入引脚，且输入模拟信号在0~3V范围内；D/A输出通过IDA0（P0.4）引脚输出，通过1K采样电阻将输出电流量转换为电压量，在通过滤波、放大、功放推动喇叭，使用前通过LCD和键盘模块进行对MCU模块编程调节。

图23所示的高速数据采集系统原理款图，系统由EZ-001、EZ-002、EZ-003和EZ-004四种不同的模块组成，采集正弦信号频率为25KHz～100KHz，采样频率要求达到3.125MHz，显然该系统属于高速数据采集系统，可以采用单片机和FPGA相结合的设计方案。整个数据采集系统的原理框图如图3-5所示。模拟信号41经过调理以后送8位高速A/D转换器，由FPGA完成高速A/D转换器的控制和数据存储，单片机完成数据的读取经处理后在LCD上显示波形。信号调理电路将输入模拟信号调整到适合于A/D的输入信号范围内，也就是要对输入模拟信号进行放大（或衰减）和直流偏移量调整。如图7所示，信号调理电路由前置放大器、增益可调放大器组成，采用跟随器作为前置放大器，既可获得较高的输入阻抗，还可以在被测信号源与数据采集电路之间起到隔离作用。图7所示原理图中第一运放器04U2A运放构成可跟随器电路，可以获得很高的输入阻抗，但是为了对信号源呈现稳定的负载，在电路的输入端并联了一个电阻（R3），这时，前置放大器的等效输入电阻约等于R3，为了满足后接A/D转换器输入电压范围的妻求，即模拟信号的范围在1～2V之间。因此，对放大器的要求是增益可调及直流电平可调。根据以上要求，图7所示原理图中放大电路的第二运放器04U2B。增益可调放大器采用反相放大器的结构，放大倍数的计算公式为A=-PR1/R1，其中调节增益电位器PR1为精密电位器，调节PR1就可以调节放大器的增益。如果R1取1KΩ，PR1。取10KΩ，则增益的可调范围为0～-10。来自前置放大器的是双极性的交流信号，而A/D对输入信号的要求通常是单极性的。为了适合A/D的要求，本放大器中加了电平位移电路。电平位移电路由调节直流偏移量电位器PR2实现。调节PR2可以调节第二运放器04U2B运放正输入端的电平，从而改变其输出端的直流偏移量。上述放大器中调节增益电位器PR1和调节直流偏移量电位器PR2需要手动调节，当然也可以采用数控电位器，由单片机直接控制，就可以实现程控放大器。

以上内容和结构描述了本发明产品的基本原理、主要特征和本发明的优点，本行业的技术人员应该了解。上述实例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都属于要求保护的本发明范围之内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (10)

1.一种电子设计竞赛训练平台，其特征在于：包括构成训练系统的MCU模块、FPGA模块、LCD和键盘模块、8位高速A/D模块、10位高速D/A模块、数码显示和温度检测模块、大容量SRAM模块、音频放大滤波模块和音频滤波功放模块，训练系统中的上述九个模块均各自独立布置设于对应独立的PCB板上，其中音频放大滤波模块和音频滤波功放模块采用分别独立的PCB板或设置在同一PCB板上，在九个模块的各PCB板上设有构成组合训练使用的接插连接件，训练系统中的上述九个PCB板模块单独训练使用或组合训练使用；其中组合训练使用的组合方式包括模拟电子系统、数字电子系统、单片机电子系统和综合电子系统；其中模拟电子系统使用音频放大滤波模块和音频滤波功放模块组合构成4阶有源滤波设计训练，数字电子系统采用MCU模块与LCD和键盘模块组合构成数字频率设计训练；在单片机电子系统中采用MCU模块与LCD和键盘模块组合构成键盘LCD显示接口设计训练、可校时数字时钟设计训练、多路数据采集系统设计训练和RS232串行通信设计训练，采用MCU模块、LCD和键盘模块以及数码显示和温度检测模块组合构成温度采集及显示设计训练，采用MCU模块、FPGA模块、LCD和键盘模块和10位高速D/A模块组合构成DDS信号发生器设计训练；在综合电子系统中采用MCU模块、FPGA模块、LCD和键盘模块及8位高速A/D模块组合构成高速数据采集系统设计训练，采用MCU模块、FPGA模块、LCD和键盘模块和10位高速D/A模块组合构成DDS信号发生器设计训练，采用MCU模块、LCD和键盘模块、大容量SRAM模块、音频放大滤波模块和音频滤波功放模块组合构成数字化语音存储与回放系统设计训练。

2.按照权利要求1所述的电子设计竞赛训练平台，其特征在于：所述的MCU模块包括SOC单片机、CPLD芯片及EIA/TIA-232和V.28/V.24通信接口电路协议芯片，其中SOC单片机采用芯片型号为C8051F360的SOC单片机，采用芯片型号为EMP3064TC44的CPLD芯片，EIA/TIA-232和V.28/V.24通信接口电路采用3.3V供电芯片型号为MAX3223EEAP的通信接口协议芯片，其中CPLD芯片中的ALE功能引脚、/WR功能引脚、/RD功能引脚、INTO功能引脚和RST功能引脚分别与SOC单片机中的ALE功能引脚、/WR功能引脚、/RD功能引脚、INTO功能引脚和RST功能引脚对应电连接；MAX3223EEAP芯片的TXO功能引脚和RXO功能引脚分别与SOC单片机中的TXO功能引脚和RXO功能电连接，MAX3223EEAP芯片的第6引脚与RS232芯片的第1引脚电连接，MAX3223EEAP芯片的第16引脚与RS232芯片的第2引脚电连接；在MCU模块的PCB板上设有用于二次开发扩展的通用并行扩展口、用于与FPGA模块并行扩展口及数码显示和温度检测模块并行扩展口连接以及与大容量SRAM模块并行接口连接的第一并行扩展口、用于与FPGA模块并行扩展口连接的两根自定义信号线接口、用于与SOC单片机二次开发扩展用的单片机扩展接口、用于与仿真适配器连接进行调试SOC单片机的单片机调试接口、用于与LCD和键盘模块电连接的键盘显示接口、用于RS232异步串行通信的异步串行通信接口、用于在线修改CPLD芯片内部逻辑的CPLD在线系统编程接口、用于单片机之间互联用的异步串行通信接口和用于提供电源输入的两个电源输入接口。

3.按照权利要求1所述的电子设计竞赛训练平台，其特征在于：所述的FPGA模块包括采用芯片型号为EP2C8T144-8的FPGA芯片，在FPGA模块的PCB板上设有+5V电源输入接口、AS配置接口、JTAG配置接口、FPGA通用I/O扩展接口；LCD和键盘模块包括采用芯片型号为EP2C8T144C8的主控芯片，在LCD和键盘模块的PCB板上设有两个电源输入接口、LCD接口和键盘接口。

4.按照权利要求1所述的电子设计竞赛训练平台，其特征在于：所述的8位高速A/D模块包括采用芯片型号为ADS930的A/D转换器和由采用双运放芯片TL082构成的信号调理电路以及RC低通滤波电路，8位高速A/D模块的PCB板上设有与FPGA模块连接的FPGA模块接口、+5V电源接口和双电源输入接口。

5.按照权利要求1所述的电子设计竞赛训练平台，其特征在于：所述的10位高速D/A模块包括采用芯片型号为THS5651的10位D/A转换器和采用AD8039双路电压反馈放大器构成的放大电路，在10位高速D/A模块的PCB板上设有与FPGA模块连接的FPGA模块转换接口和双电源输入接口。

6.按照权利要求1所述的电子设计竞赛训练平台，其特征在于：所述的数码显示和温度检测模块包括两个芯片型号为74HC574的8位锁存器和采用芯片型号为DS1624的高精度温度传感芯片，两个8位锁存器的数据输入端与MCU模块中SOC单片机的数据总线连接，两个8位锁存器的时钟端分别与MCU模块中SOC单片机的CS1功能引脚和CS2功能引脚电连接，高精度温度传感芯片的SCK功能引脚和SDA功能引脚分别与MCU模块中SOC单片机的P3.2和P3.3功能引脚电连接，两个8位锁存器的输出中的第一8位锁存器控制连接数码管的内容，第二8位锁存器的低四位控制连接数码管显示的位置，第二8位锁存器的高四位控制连接四个LED灯；在数码显示和温度检测模块的PCB板上设有与MCU模块PCB板上第一并行扩展口通过扁平电缆连接的第二并行扩展接口。

7.按照权利要求1所述的电子设计竞赛训练平台，其特征在于：所述的大容量SRAM模块采用芯片型号为IS61WV5128的SRAM芯片，SRAM芯片每页存储空间为2KB，其页内地址A0～A10由MCU模块中SOC单片机提供，页地址由数码显示和温度检测模块中的一个8位锁存器提供，大容量SRAM模块的PCB板上设有与MCU模块PCB板上设置的第一并行扩展口相对接连接的存储器接口。

8.按照权利要求1所述的电子设计竞赛训练平台，其特征在于：所述的音频放大滤波模块包括一个前置反相放大器和一个4阶有源带通滤波器，其中前置反相放大器采用芯片型号为NE5532的反相放大器，4阶有源带通滤波器采用型号为TL082CP的有源带通滤波器, 4阶有源带通滤波器输出级设有为输出声音信号提供偏移量的第19电阻和第20电阻，第19电阻上拉与+5V电源电连接，第20电阻与电源地电连接，有源带通滤波器的低频截止频率为300Hz，高频截止频率为3.4kHz；音频放大滤波模块的PCB板上设有信号发生器正弦信号输入接口和用示波器观察用的输出信号接口。

9.按照权利要求1所述的电子设计竞赛训练平台，其特征在于：所述的音频滤波功放模块包括4阶有源带通滤波器、功放电路和用于调节音量大小的调节电位器，其中4阶有源带通滤波器采用型号为TL082CP的有源带通滤波器, 功放电路采用芯片型号为LM386构成的功放电路；音频滤波功放模块的PCB上设信号发生器的音频功放正弦信号输入接口和用示波器观察用的音频功放输出信号接口。

10.一种电子设计竞赛训练平台训练使用方法，其特征在于：包括如下设计方法

A.采用权利要求1～9之一所述的MCU模块、FPGA模块、LCD和键盘模块和10位高速D/A模块共同组合构成DDS信号发生器设计训练方法；

A01.系统通过MCU模块中的SOC单片机实现人机对话，并通过总线将频率控制字和相位偏移值送至FPGA模块中FPGA芯片的频率字寄存器、相位累加器、相位偏移寄存器、相位调制加法器和ROM查找表，由FPGA芯片实现所需的其寄存器、相位累加、相位调制和ROM调查表，最后由10位高速D/A模块中的双路高速模块实现数模转换及模拟信号输出；

A02.数字频率字寄存器与相位偏移寄存器使用同一FPGA模块，其内部为32位锁存器，数据输入端为D[7..0]，地址由CS2、A1、A0功能引脚端控制，32位数据分四次输入，两个ROM查找表内部具有相同内容，其输入地址为12位，与地址的高12为相连，输出为10位数据，与D/A的位数相对应，由ALE提供控制信号实现地址、数据总线的分离；

A03. 通过MCU模块中的SOC单片机实现人机交流和向FPGA提供频率字和相位偏移字，人机交流主要使用LCD与键盘模块的底层函数；对FPGA操作，实质是对扩展端口的写操作，其中频率控制字地址为0Xf000、0xf001、0xf002、0xf003，相位控制字地址为0X7000、0x7001、0x7002、0x7003；

B.采用权利要求1～9之一所述的MCU模块、LCD和键盘模块、大容量SRAM模块、音频放大滤波模块和音频滤波功放模块组合构成数字化语音存储与回放系统设计训练方法；

B01. MCU模块的SOC单片机采用C8051F360单片机，且将其A/D模拟量输入必须设定为单端输入方式，P2.0设为模拟输入引脚，且输入模拟信号设定在0～3V范围内；D/A输出通过IDA0也即P0.4引脚输出，通过1K采样电阻将输出电流量转换为电压量；

B02. 通过LCD和键盘模块执行对MCU模块的设定操作与人机交流，通过大容量SRAM模块为数字化语音存储与回放系统设计训练提供512KB存储器，拾音器通过音频放大滤波模块输入至MCU模块，经MCU模块的SOC单片机和处理后再通过音频滤波功放模块推动喇叭播放音频；

C.采用权利要求1～9之一所述的MCU模块、FPGA模块、LCD和键盘模块及8位高速A/D模块组合构成高速数据采集系统设计训练方法；

C01.采用MCU模块的SOC单片机和FPGA模块相结合，整个数据采集系统的模拟信号经过权利要求1～9之一所述的8位高速A/D模块中信号调理电路以后送8位高速A/D模块中的高速A/D转换器，由FPGA模块完成高速A/D转换器的控制和数据存储，单片机完成数据的读取经处理后在LCD上显示波形；

C02. 通过信号调理电路将输入模拟信号调整到适合于高速A/D转换器的输入信号范围内，也即对输入模拟信号进行放大或衰减以及直流偏移量调整；信号调理电路包括前置放大器和增益可调放大器，前置放大器设电压位移电路，电平位移电路通过可调节电阻器PR2实现调节8位高速A/D模块中双运放芯片的第二运算放大器正输入端电平，改变其输出端的直流偏移量；

C03. 采用数据采集模式和数据读取模式两种工作模式：在数据采集模式下，FPGA模块控制高速A/D转换器对模拟信号进行采集并将数据存入FPGA模块内部的高速RAM，当完成所需采集的数字量后，自动停止采集；在数据读取模式下，MCU模块的SOC单片机通过并行总线接口读取FPGA模块内部RAM中的数字量；进行一次数据采集过程为：MCU模块的SOC单片机发出负脉冲的START信号，FPGA模块内部的地址计数器从0开始计数，在计数过程中，A/D转换数据被存入FPGA模块内部的双口RAM，当计数器计数到255时，停止计数，发出由高电平变为低电平的EOC信号作为MCU模块的SOC单片机的外部中断信号，SOC单片机通过执行中断服务程序从双口RAM中读入数据。