CN110516809B - 一种基于fpga+risc-v的隐私放大算法的实现装置 - Google Patents
一种基于fpga+risc-v的隐私放大算法的实现装置 Download PDFInfo
- Publication number
- CN110516809B CN110516809B CN201910776703.6A CN201910776703A CN110516809B CN 110516809 B CN110516809 B CN 110516809B CN 201910776703 A CN201910776703 A CN 201910776703A CN 110516809 B CN110516809 B CN 110516809B
- Authority
- CN
- China
- Prior art keywords
- module
- risc
- fpga
- privacy amplification
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 64
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 64
- 238000004364 calculation method Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 11
- 238000013461 design Methods 0.000 claims description 5
- 238000007726 management method Methods 0.000 claims description 5
- 238000013500 data storage Methods 0.000 claims description 3
- 238000011084 recovery Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 2
- 238000004891 communication Methods 0.000 description 3
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Computation (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Advance Control (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Complex Calculations (AREA)
Abstract
本发明公开一种基于FPGA+RISC‑V的隐私放大算法的实现装置，涉及数据处理领域；包括RISC‑V处理器和FPGA，RISC‑V为核心处理器，其中FPGA主要实现隐私放大算法的计算任务，RISC‑V实现该算法的调度和管理任务，而FPGA的PE控制模块根据RISC‑V处理器下发的实现指令开启PE模块，并根据FPGA的资源消耗调整开启的PE模块数量，所有开启的PE模块组成整体PE模块，整体PE模块根据下发的实现指令进行复用完成前端数据生成系统的要求，利用本发明装置不但可实现的隐私放大算法，而且灵活性高，可根据设备需要调整算法速度，应用于量子随机数发生器和量子通信中的QKD设备，有利于高速数据生成和传输。
Description
技术领域
本发明公开一种基于FPGA+RISC-V的隐私放大算法的实现装置，涉及数据处理领域。
背景技术
RISC-V指令集是基于精简指令集计算(RISC)原理建立的开放指令集架构(ISA)，RISC-V是在指令集不断发展和成熟的基础上建立的全新指令。RISC-V指令集完全开源，设计简单，易于模块化设计，具有完整工具链，同时有大量的开源实现和流片案例，已在社区得到大力支持。
FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
现有的隐私放大算法实现方法通常不支持速率可调，要进行大规模矩阵计算速率通常也不够高。本发明提供一种基于FPGA+RISC-V的隐私放大算法的实现装置，采用该装置实现的隐私放大算法的使用，灵活性高，可根据设备需要调整算法速度，可用于量子随机数发生器和量子通信中的QKD设备高速数据的生成和传输。
发明内容
本发明针对现有技术的问题，提供一种基于FPGA+RISC-V的隐私放大算法的实现装置，FPGA主要实现隐私放大算法的计算任务，RISC-V则实现该算法的调度和管理控制。
本发明提出的具体方案是：
一种基于FPGA+RISC-V的隐私放大算法的实现装置，包括RISC-V处理器和FPGA，FPGA包括隐私放大计算模块，隐私放大计算模块包括PE控制模块和PE模块，
RISC-V处理器根据前端数据生成系统的要求下发隐私放大算法的实现指令，隐私放大计算模块中的PE控制模块根据RISC-V处理器下发的实现指令开启PE模块，并根据FPGA的资源消耗调整开启的PE模块数量，所有开启的PE模块组成整体PE模块，整体PE模块根据下发的实现指令进行复用完成前端数据生成系统的要求。
所述的实现装置中RISC-V处理器下发的实现指令包括产生和下发隐私放大算法的不同大小和类型的种子数据的指令，数据长度指令，最后数据截断长度指令，种子数据存储位置指令。
所述的实现装置中PE控制模块根据实现指令的要求将前端数据生成系统下发的种子数据组成每个PE模块所需要的tepolitz矩阵，以便PE模块完成计算。
所述的实现装置中PE模块按照模块间流水运算完成tepolitz矩阵和下发的种子数据的计算。
所述的实现装置中隐私放大计算模块中还包括输出选择模块，用于根据系统速率设计和资源要求选择输出PE模块的计算数据。
所述的实现装置中FPGA还包括高速接口模块，用于接收输出选择模块输出的隐私放大算法的数据并对外传输。
所述的实现装置中RISC-V处理器对前端数据生成系统还进行错误管理和功能恢复，并生成日志。
一种基于FPGA+RISC-V的隐私放大算法的实现方法，利用RISC-V处理器和FPGA进行隐私放大算法运算和输出，其中FPGA包括隐私放大计算模块，隐私放大计算模块包括PE控制模块和PE模块，
RISC-V处理器根据前端数据生成系统的要求下发隐私放大算法的实现指令，隐私放大计算模块中PE控制模块根据RISC-V处理器下发的实现指令开启PE模块，并根据FPGA的资源消耗调整开启的PE模块数量，所有开启的PE模块组成整体PE模块，整体PE模块根据下发的实现指令进行复用完成前端数据生成系统的要求。
本发明的有益之处是：
本发明提供一种基于FPGA+RISC-V的隐私放大算法的实现装置，包括RISC-V处理器和FPGA，RISC-V为核心处理器，其中FPGA主要实现隐私放大算法的计算任务，RISC-V实现该算法的调度和管理任务，而FPGA的PE控制模块根据RISC-V处理器下发的实现指令开启PE模块，并根据FPGA的资源消耗调整开启的PE模块数量，所有开启的PE模块组成整体PE模块，整体PE模块根据下发的实现指令进行复用完成前端数据生成系统的要求，利用本发明装置不但可实现的隐私放大算法，而且灵活性高，可根据设备需要调整算法速度，应用于量子随机数发生器和量子通信中的QKD设备，有利于高速数据生成和传输。
附图说明
图1是本发明方法流程示意图；
图2是本发明装置内部框图。
具体实施方式
本发明提供一种基于FPGA+RISC-V的隐私放大算法的实现装置，包括RISC-V处理器和FPGA，FPGA包括隐私放大计算模块，隐私放大计算模块包括PE控制模块和PE模块，
RISC-V处理器根据前端数据生成系统的要求下发隐私放大算法的实现指令，隐私放大计算模块中的PE控制模块根据RISC-V处理器下发的实现指令开启PE模块，并根据FPGA的资源消耗调整开启的PE模块数量，所有开启的PE模块组成整体PE模块，整体PE模块根据下发的实现指令进行复用完成前端数据生成系统的要求。
同时提供与上述装置相应的一种基于FPGA+RISC-V的隐私放大算法的实现方法，利用RISC-V处理器和FPGA进行隐私放大算法运算和输出，其中FPGA包括隐私放大计算模块，隐私放大计算模块包括PE控制模块和PE模块，
RISC-V处理器根据前端数据生成系统的要求下发隐私放大算法的实现指令，隐私放大计算模块中PE控制模块根据RISC-V处理器下发的实现指令开启PE模块，并根据FPGA的资源消耗调整开启的PE模块数量，所有开启的PE模块组成整体PE模块，整体PE模块根据下发的实现指令进行复用完成前端数据生成系统的要求。
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
本发明装置包括RISC-V处理器和FPGA，FPGA包括隐私放大计算模块，隐私放大计算模块包括PE控制模块和PE模块，利用本发明装置进行相应场景的隐私放大算法的运算时，RISC-V处理器，根据前端数据生成系统要求下发隐私放大算法的实现指令和种子数据，实现指令包括包括产生和下发隐私放大算法的不同大小和类型的种子数据的指令，数据长度指令，最后数据截断长度指令，种子数据存储位置指令等，种子数据可存储在FPGA的内部ram中，如果种子数据较大则可存储在DDR4中指定的位置，
隐私放大计算模块中PE控制模块根据RISC-V处理器下发的指令可开启固定数目的PE模块，根据FPGA的资源消耗，在资源不足时PE控制模块可将所有的PE模块同时开启，PE控制模块还会将下发的种子数据根据要求组成每个PE模块所需要的tepolitz矩阵，PE模块完成tepolitz矩阵和输入数据的乘法计算，PE控制模块再将PE模块组成一个整体PE模块，根据下发的指令对这个整体的PE模块进行复用来完成系统的要求，并可根据系统速率设计和资源要求选择输出PE模块的计算数据。
进一步在上述实施过程的基础上，隐私放大计算模块中还可具体包括输出选择模块，用于根据系统速率设计和资源要求选择输出PE模块的个数，即相应的输出计算数据的PE模块的数量，同时输出选择模块可连接高速接口模块，用于接收输出选择模块输出的隐私放大算法的数据并对外传输。
为了更好地提高隐私放大算法的计算速率，可将所有的PE模块被设计成模块间流水级式的流水运算过程，完成tepolitz矩阵和下发的种子数据的计算。
同时，在上述具体实施过程中，RISC-V处理器对前端数据生成系统还可进行错误管理和功能恢复，并生成相应日志。
利用本发明方法进行相应场景的隐私放大算法的运算时，与本发明系统运用过程近似，前端数据生成系统上电后，RISC-V处理器会下发本次系统的指令和种子数据，如果系统所需要的tepolitz矩阵的大小较小，则种子数据存储在FPGA的内部ram中，如果矩阵较大则可存储在DDR4中指定的位置，FPGA根据指令开启一定数目的PE计算单元，根据开启的PE数目，最后系统生成的数据速率会有所不同，PE数目越大，数据速率越高。前端数据系统生成的数据会以此进入到PE中参与计算，每个PE的计算数据可以向下端PE传送输入数据，达到数据复用，同时整个系统进行PE级别的流水，提高了系统整体的速率，如果FPGA资源有限同时矩阵较大，那么开启所有的PE计算，同时根据系统要求将所有PE组合成一个整体PE模块，然后对整体PE模块进行复用来完成计算任务。
通过上述的实施过程，说明本发明不但可实现的隐私放大算法，而且可以通过PE控制模块对PE模块的调节，实现隐私放大算法速率的可调，灵活性高，并可根据设备需要调整算法速度，应用于量子随机数发生器和量子通信中的QKD设备，有利于高速数据生成和传输。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。
Claims (8)
1.一种基于FPGA+RISC-V的隐私放大算法的实现装置，其特征是包括RISC-V处理器和FPGA，FPGA包括隐私放大计算模块，隐私放大计算模块包括PE控制模块和PE模块，
RISC-V处理器根据前端数据生成系统的要求下发隐私放大算法的实现指令，隐私放大计算模块中的PE控制模块根据RISC-V处理器下发的实现指令开启PE模块，并根据FPGA的资源消耗调整开启的PE模块数量，所有开启的PE模块组成整体PE模块，整体PE模块根据下发的实现指令进行复用完成前端数据生成系统的要求。
2.根据权利要求1所述的实现装置，其特征是实现指令包括产生和下发隐私放大算法的不同大小和类型的种子数据的指令，数据长度指令，最后数据截断长度指令，种子数据存储位置指令。
3.根据权利要求2所述的实现装置，其特征是PE控制模块根据实现指令的要求将前端数据生成系统下发的种子数据组成每个PE模块所需要的tepolitz矩阵，以便PE模块完成计算。
4.根据权利要求3所述的实现装置，其特征是PE模块按照模块间流水运算完成tepolitz矩阵和下发的种子数据的计算。
5.根据权利要求1-4任一所述的实现装置，其特征是隐私放大计算模块中还包括输出选择模块，用于根据系统速率设计和资源要求选择输出PE模块的计算数据。
6.根据权利要求5所述的实现装置，其特征是FPGA还包括高速接口模块，用于接收输出选择模块输出的隐私放大算法的数据并对外传输。
7.根据权利要求6所述的实现装置，其特征是RISC-V处理器对前端数据生成系统还进行错误管理和功能恢复，并生成日志。
8.一种基于FPGA+RISC-V的隐私放大算法的实现方法，其特征是利用RISC-V处理器和FPGA进行隐私放大算法运算和输出，其中FPGA包括隐私放大计算模块，隐私放大计算模块包括PE控制模块和PE模块，
RISC-V处理器根据前端数据生成系统的要求下发隐私放大算法的实现指令，隐私放大计算模块中PE控制模块根据RISC-V处理器下发的实现指令开启PE模块，并根据FPGA的资源消耗调整开启的PE模块数量，所有开启的PE模块组成整体PE模块，整体PE模块根据下发的实现指令进行复用完成前端数据生成系统的要求。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910776703.6A CN110516809B (zh) | 2019-08-22 | 2019-08-22 | 一种基于fpga+risc-v的隐私放大算法的实现装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910776703.6A CN110516809B (zh) | 2019-08-22 | 2019-08-22 | 一种基于fpga+risc-v的隐私放大算法的实现装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110516809A CN110516809A (zh) | 2019-11-29 |
| CN110516809B true CN110516809B (zh) | 2022-05-24 |
Family
ID=68626985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910776703.6A Active CN110516809B (zh) | 2019-08-22 | 2019-08-22 | 一种基于fpga+risc-v的隐私放大算法的实现装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110516809B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111124968A (zh) * | 2019-12-05 | 2020-05-08 | 山东浪潮人工智能研究院有限公司 | 一种基于fpga与risc-v的互联交换方法 |
| CN112099853B (zh) * | 2020-09-17 | 2021-10-29 | 广东高云半导体科技股份有限公司 | 基于fpga实现的risc-v处理器、fpga芯片及片上系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101187858A (zh) * | 2007-12-05 | 2008-05-28 | 中国科学院计算技术研究所 | 一种risc处理器装置及其多模式下数据处理方法 |
| CN108900307A (zh) * | 2018-07-06 | 2018-11-27 | 厦门大学 | Pgp密钥管理认证密码恢复算法的fpga实现方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170220499A1 (en) * | 2016-01-04 | 2017-08-03 | Gray Research LLC | Massively parallel computer, accelerated computing clusters, and two-dimensional router and interconnection network for field programmable gate arrays, and applications |
-
2019
- 2019-08-22 CN CN201910776703.6A patent/CN110516809B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101187858A (zh) * | 2007-12-05 | 2008-05-28 | 中国科学院计算技术研究所 | 一种risc处理器装置及其多模式下数据处理方法 |
| CN108900307A (zh) * | 2018-07-06 | 2018-11-27 | 厦门大学 | Pgp密钥管理认证密码恢复算法的fpga实现方法 |
Non-Patent Citations (1)
| Title |
|---|
| HERO: Heterogeneous Embedded Research Platform for Exploring RISC-V Manycore Accelerators on FPGA;Andreas Kurth Pirmin Vogel;《arXiv:1712.06497v1》;20171231;第1-7页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110516809A (zh) | 2019-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110516809B (zh) | 一种基于fpga+risc-v的隐私放大算法的实现装置 | |
| CN106294234B (zh) | 一种数据传输方法及装置 | |
| CN105681628B (zh) | 一种卷积网络运算单元及可重构卷积神经网络处理器和实现图像去噪处理的方法 | |
| CN106056212B (zh) | 一种人工神经网络计算核 | |
| CN108510064A (zh) | 包括多个核心处理模块的人工神经网络的处理系统及方法 | |
| Tu et al. | A power efficient neural network implementation on heterogeneous FPGA and GPU devices | |
| CN106250614B (zh) | 适用于fpga平台电磁暂态实时仿真的数据处理方法 | |
| US10237782B2 (en) | Hardware acceleration for batched sparse codes | |
| PH12015502225A1 (en) | Foreign exchange transaction apparatus, foreign exchange transaction system, transmission/reception method and computer readable medium | |
| RU2010153236A (ru) | Технологии управления данными отображения | |
| CN207503225U (zh) | 一种运算系统及相应的电子设备 | |
| CN108462659A (zh) | 网络交换设备及其数据传输方法 | |
| CN113222129B (zh) | 一种基于多级缓存循环利用的卷积运算处理单元及系统 | |
| CN104754249A (zh) | 一种应用于水下成像声纳的信号处理系统 | |
| CN109286749B (zh) | 高带宽图像采集、预处理和分发系统及图像处理系统 | |
| CN109741237B (zh) | 大规模图像数据处理系统及方法 | |
| CN111245889A (zh) | 一种基于云计算的区块链人机交互系统 | |
| CN112865960B (zh) | 基于流密码实现高速密钥链预计算的系统、方法及装置 | |
| CN108090865B (zh) | 光学卫星遥感影像在轨实时流式处理方法及系统 | |
| CN212367393U (zh) | 一种基于ai芯片的视频图像处理装置 | |
| CN114500146A (zh) | 一种基于模型设计的测试验证环境搭建系统及验证方法 | |
| CN211554991U (zh) | 一种卷积神经网络推理加速器 | |
| CN104598163B (zh) | 一种基于载荷地面测试接口适配器的高速存储模块的存储方法 | |
| CN111260046B (zh) | 运算方法、装置及相关产品 | |
| WO2005067457A3 (en) | Distributed management in a storage system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220429 Address after: Building S02, 1036 Gaoxin Langchao Road, Jinan, Shandong 250100 Applicant after: Shandong Inspur Scientific Research Institute Co.,Ltd. Address before: North 6th floor, S05 building, Langchao Science Park, 1036 Langchao Road, hi tech Zone, Jinan City, Shandong Province, 250100 Applicant before: SHANDONG INSPUR ARTIFICIAL INTELLIGENCE RESEARCH INSTITUTE Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |