CN110516809A - 一种基于fpga+risc-v的隐私放大算法的实现装置 - Google Patents

Abstract

本发明公开一种基于FPGA+RISC‑V的隐私放大算法的实现装置，涉及数据处理领域；包括RISC‑V处理器和FPGA，RISC‑V为核心处理器，其中FPGA主要实现隐私放大算法的计算任务，RISC‑V实现该算法的调度和管理任务，而FPGA的PE控制模块根据RISC‑V处理器下发的实现指令开启PE模块，并根据FPGA的资源消耗调整开启的PE模块数量，所有开启的PE模块组成整体PE模块，整体PE模块根据下发的实现指令进行复用完成前端数据生成系统的要求，利用本发明装置不但可实现的隐私放大算法，而且灵活性高，可根据设备需要调整算法速度，应用于量子随机数发生器和量子通信中的QKD设备，有利于高速数据生成和传输。

Description

一种基于FPGA+RISC-V的隐私放大算法的实现装置

技术领域

本发明公开一种基于FPGA+RISC-V的隐私放大算法的实现装置，涉及数据处理领域。

背景技术

RISC-V指令集是基于精简指令集计算(RISC)原理建立的开放指令集架构(ISA)，RISC-V是在指令集不断发展和成熟的基础上建立的全新指令。RISC-V指令集完全开源，设计简单，易于模块化设计，具有完整工具链，同时有大量的开源实现和流片案例，已在社区得到大力支持。

FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

现有的隐私放大算法实现方法通常不支持速率可调，要进行大规模矩阵计算速率通常也不够高。本发明提供一种基于FPGA+RISC-V的隐私放大算法的实现装置，采用该装置实现的隐私放大算法的使用，灵活性高，可根据设备需要调整算法速度，可用于量子随机数发生器和量子通信中的QKD设备高速数据的生成和传输。

发明内容

本发明针对现有技术的问题，提供一种基于FPGA+RISC-V的隐私放大算法的实现装置，FPGA主要实现隐私放大算法的计算任务，RISC-V则实现该算法的调度和管理控制。

本发明提出的具体方案是：

一种基于FPGA+RISC-V的隐私放大算法的实现装置，包括RISC-V处理器和FPGA，FPGA包括隐私放大计算模块，隐私放大计算模块包括PE控制模块和PE模块，

RISC-V处理器根据前端数据生成系统的要求下发隐私放大算法的实现指令，隐私放大计算模块中的PE控制模块根据RISC-V处理器下发的实现指令开启PE模块，并根据FPGA的资源消耗调整开启的PE模块数量，所有开启的PE模块组成整体PE模块，整体PE模块根据下发的实现指令进行复用完成前端数据生成系统的要求。

所述的实现装置中RISC-V处理器下发的实现指令包括产生和下发隐私放大算法的不同大小和类型的种子数据的指令，数据长度指令，最后数据截断长度指令，种子数据存储位置指令。

所述的实现装置中PE控制模块根据实现指令的要求将前端数据生成系统下发的种子数据组成每个PE模块所需要的tepolitz矩阵，以便PE模块完成计算。

所述的实现装置中PE模块按照模块间流水运算完成tepolitz矩阵和下发的种子数据的计算。

所述的实现装置中隐私放大计算模块中还包括输出选择模块，用于根据系统速率设计和资源要求选择输出PE模块的计算数据。

所述的实现装置中FPGA还包括高速接口模块，用于接收输出选择模块输出的隐私放大算法的数据并对外传输。

所述的实现装置中RISC-V处理器对前端数据生成系统还进行错误管理和功能恢复，并生成日志。

一种基于FPGA+RISC-V的隐私放大算法的实现方法，利用RISC-V处理器和FPGA进行隐私放大算法运算和输出，其中FPGA包括隐私放大计算模块，隐私放大计算模块包括PE控制模块和PE模块，

RISC-V处理器根据前端数据生成系统的要求下发隐私放大算法的实现指令，隐私放大计算模块中PE控制模块根据RISC-V处理器下发的实现指令开启PE模块，并根据FPGA的资源消耗调整开启的PE模块数量，所有开启的PE模块组成整体PE模块，整体PE模块根据下发的实现指令进行复用完成前端数据生成系统的要求。

本发明的有益之处是：

本发明提供一种基于FPGA+RISC-V的隐私放大算法的实现装置，包括RISC-V处理器和FPGA，RISC-V为核心处理器，其中FPGA主要实现隐私放大算法的计算任务，RISC-V实现该算法的调度和管理任务，而FPGA的PE控制模块根据RISC-V处理器下发的实现指令开启PE模块，并根据FPGA的资源消耗调整开启的PE模块数量，所有开启的PE模块组成整体PE模块，整体PE模块根据下发的实现指令进行复用完成前端数据生成系统的要求，利用本发明装置不但可实现的隐私放大算法，而且灵活性高，可根据设备需要调整算法速度，应用于量子随机数发生器和量子通信中的QKD设备，有利于高速数据生成和传输。

附图说明

图1是本发明方法流程示意图；

图2是本发明装置内部框图。

具体实施方式

本发明提供一种基于FPGA+RISC-V的隐私放大算法的实现装置，包括RISC-V处理器和FPGA，FPGA包括隐私放大计算模块，隐私放大计算模块包括PE控制模块和PE模块，

RISC-V处理器根据前端数据生成系统的要求下发隐私放大算法的实现指令，隐私放大计算模块中的PE控制模块根据RISC-V处理器下发的实现指令开启PE模块，并根据FPGA的资源消耗调整开启的PE模块数量，所有开启的PE模块组成整体PE模块，整体PE模块根据下发的实现指令进行复用完成前端数据生成系统的要求。

同时提供与上述装置相应的一种基于FPGA+RISC-V的隐私放大算法的实现方法，利用RISC-V处理器和FPGA进行隐私放大算法运算和输出，其中FPGA包括隐私放大计算模块，隐私放大计算模块包括PE控制模块和PE模块，

RISC-V处理器根据前端数据生成系统的要求下发隐私放大算法的实现指令，隐私放大计算模块中PE控制模块根据RISC-V处理器下发的实现指令开启PE模块，并根据FPGA的资源消耗调整开启的PE模块数量，所有开启的PE模块组成整体PE模块，整体PE模块根据下发的实现指令进行复用完成前端数据生成系统的要求。

下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。

本发明装置包括RISC-V处理器和FPGA，FPGA包括隐私放大计算模块，隐私放大计算模块包括PE控制模块和PE模块，利用本发明装置进行相应场景的隐私放大算法的运算时，RISC-V处理器，根据前端数据生成系统要求下发隐私放大算法的实现指令和种子数据，实现指令包括包括产生和下发隐私放大算法的不同大小和类型的种子数据的指令，数据长度指令，最后数据截断长度指令，种子数据存储位置指令等，种子数据可存储在FPGA的内部ram中，如果种子数据较大则可存储在DDR4中指定的位置，

隐私放大计算模块中PE控制模块根据RISC-V处理器下发的指令可开启固定数目的PE模块，根据FPGA的资源消耗，在资源不足时PE控制模块可将所有的PE模块同时开启，PE控制模块还会将下发的种子数据根据要求组成每个PE模块所需要的tepolitz矩阵，PE模块完成tepolitz矩阵和输入数据的乘法计算，PE控制模块再将PE模块组成一个整体PE模块，根据下发的指令对这个整体的PE模块进行复用来完成系统的要求，并可根据系统速率设计和资源要求选择输出PE模块的计算数据。

进一步在上述实施过程的基础上，隐私放大计算模块中还可具体包括输出选择模块，用于根据系统速率设计和资源要求选择输出PE模块的个数，即相应的输出计算数据的PE模块的数量，同时输出选择模块可连接高速接口模块，用于接收输出选择模块输出的隐私放大算法的数据并对外传输。

为了更好地提高隐私放大算法的计算速率，可将所有的PE模块被设计成模块间流水级式的流水运算过程，完成tepolitz矩阵和下发的种子数据的计算。

同时，在上述具体实施过程中，RISC-V处理器对前端数据生成系统还可进行错误管理和功能恢复，并生成相应日志。

利用本发明方法进行相应场景的隐私放大算法的运算时，与本发明系统运用过程近似，前端数据生成系统上电后，RISC-V处理器会下发本次系统的指令和种子数据，如果系统所需要的tepolitz矩阵的大小较小，则种子数据存储在FPGA的内部ram中，如果矩阵较大则可存储在DDR4中指定的位置，FPGA根据指令开启一定数目的PE计算单元，根据开启的PE数目，最后系统生成的数据速率会有所不同，PE数目越大，数据速率越高。前端数据系统生成的数据会以此进入到PE中参与计算，每个PE的计算数据可以向下端PE传送输入数据，达到数据复用，同时整个系统进行PE级别的流水，提高了系统整体的速率，如果FPGA资源有限同时矩阵较大，那么开启所有的PE计算，同时根据系统要求将所有PE组合成一个整体PE模块，然后对整体PE模块进行复用来完成计算任务。

通过上述的实施过程，说明本发明不但可实现的隐私放大算法，而且可以通过PE控制模块对PE模块的调节，实现隐私放大算法速率的可调，灵活性高，并可根据设备需要调整算法速度，应用于量子随机数发生器和量子通信中的QKD设备，有利于高速数据生成和传输。

以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。

Claims (8)

1.一种基于FPGA+RISC-V的隐私放大算法的实现装置，其特征是包括RISC-V处理器和FPGA，FPGA包括隐私放大计算模块，隐私放大计算模块包括PE控制模块和PE模块，

RISC-V处理器根据前端数据生成系统的要求下发隐私放大算法的实现指令，隐私放大计算模块中的PE控制模块根据RISC-V处理器下发的实现指令开启PE模块，并根据FPGA的资源消耗调整开启的PE模块数量，所有开启的PE模块组成整体PE模块，整体PE模块根据下发的实现指令进行复用完成前端数据生成系统的要求。

2.根据权利要求1所述的实现装置，其特征是实现指令包括产生和下发隐私放大算法的不同大小和类型的种子数据的指令，数据长度指令，最后数据截断长度指令，种子数据存储位置指令。

3.根据权利要求2所述的实现装置，其特征是PE控制模块根据实现指令的要求将前端数据生成系统下发的种子数据组成每个PE模块所需要的tepolitz矩阵，以便PE模块完成计算。

4.根据权利要求3所述的实现装置，其特征是PE模块按照模块间流水运算完成tepolitz矩阵和下发的种子数据的计算。

5.根据权利要求1-4任一所述的实现装置，其特征是隐私放大计算模块中还包括输出选择模块，用于根据系统速率设计和资源要求选择输出PE模块的计算数据。

6.根据权利要求5所述的实现装置，其特征是FPGA还包括高速接口模块，用于接收输出选择模块输出的隐私放大算法的数据并对外传输。

7.根据权利要求6所述的实现装置，其特征是RISC-V处理器对前端数据生成系统还进行错误管理和功能恢复，并生成日志。

8.一种基于FPGA+RISC-V的隐私放大算法的实现方法，其特征是利用RISC-V处理器和FPGA进行隐私放大算法运算和输出，其中FPGA包括隐私放大计算模块，隐私放大计算模块包括PE控制模块和PE模块，

RISC-V处理器根据前端数据生成系统的要求下发隐私放大算法的实现指令，隐私放大计算模块中PE控制模块根据RISC-V处理器下发的实现指令开启PE模块，并根据FPGA的资源消耗调整开启的PE模块数量，所有开启的PE模块组成整体PE模块，整体PE模块根据下发的实现指令进行复用完成前端数据生成系统的要求。