CN110489830A - Pcb板卡的设计检测方法和计算机存储介质 - Google Patents

Abstract

本申请公开了一种PCB板卡的设计检测方法和计算机存储介质。所述方法包括：为PCB板卡的双列直插式封装技术DIP零件配置对应的符合面向制造的设计DFM规范的限制区域；检测在PCB板卡设计过程中是否有零件部署到所述DIP零件对应DFM规范的限制区域；当检测到有目标零件部署到所述DIP零件对应的DFM的限制区域时，输出告警提示信息。

Description

PCB板卡的设计检测方法和计算机存储介质

技术领域

本申请涉及信息处理领域，尤指一种PCB板卡的设计检测方法和计算机存储介质。

背景技术

Cadence作为业界PCB设计软件应用广泛的软件，拥有强大的功能和多款相关软件做支撑，还提供了开放式的二次开发接口和较为完善的开发语言库，用户可根据自身的需要进行开发。skill语言是Cadence软件内置的一种基于C语言和LISP语言的高级程序设计语言，Cadence为skill语言提供了丰富的交互式函数，研究skill语言继而编写工具，投入应用可以大大提高工作效率。

在PCB设计中，因板内有需要wave-flow制成零件，wave-flow流程中需要在SMD(Surface Mounted Devices，表面贴装器件)覆盖一个隔板来隔绝锡膏，此隔板需要有3mm的空间，故在零件布局时，需要使用allegro功能(show measure)逐一量测零件位置是否符合DFM(Design for manufacturability，面向制造的设计)规范，或是自行绘制DFM规范区域。

为保证设计结果符合DFM规则，需要在多个阶段进行检查(check)，包括：在设计时须过波峰焊制程零件，或是，在部分smd零件有变动时，需进行重新检查(check review)。上述检查给设计过程增加了时长，耗费时间。

发明内容

为了解决上述技术问题，本申请提供了一种PCB板卡的设计检测方法和装置，能够缩短PCB板卡的设计检查时长。

为了达到本申请目的，本申请提供了一种PCB板卡的设计检测方法，包括：

为PCB板卡的双列直插式封装技术DIP零件配置对应的符合面向制造的设计DFM规范的限制区域；

检测在PCB板卡设计过程中是否有零件部署到所述DIP零件对应DFM规范的限制区域；

当检测到有目标零件部署到所述DIP零件对应的DFM的限制区域时，输出告警提示信息。

在一个示例性实施例中，所述为PCB板卡的DIP零件配置对应的符合DFM规范的限制区域，包括：

获取所述PCB板卡上的DIP零件的引脚信息；

为每个引脚配置对应的符合DFM规范的限制区域，其中所述限制区域是在DIP零件的部署层面的相反面，以DIP零件的引脚的中心为基准，向外拓预设大小的区域。

在一个示例性实施例中，所述检测在PCB板卡设计过程中是否有零件部署到所述DIP零件对应DFM规范的限制区域，包括：

根据DIP零件配置对应的符合DFM规范的限制区域，在预先设置的禁止器件部署层面上以所述DIP零件的引脚的中心为基准的限制区域；

检测是否有零件的引脚部署到所述禁止器件部署层面上的限制区域。

在一个示例性实施例中，所述目标零件是否部署到所述DIP零件对应的DFM的限制区域是通过如下方式得到的，包括：

获取在所述PCB板卡上零件部署过程中接收的错误代码信息，其中所述错误代码信息包括器件的部署失败的描述信息；

根据所述错误代码信息中的描述信息，确定部署到所述限制区域的目标零件。

在一个示例性实施例中，所述输出告警提示信息之前，所述方法还包括：

获取所述目标零件的位置信息，并输出所述目标零件的位置信息。

一种计算机存储介质，包括存储器和处理器，其中所述存储器存储有计算机程序，所述处理器用于调用所述存储器中的计算机程序以实现如下操作，包括：

为PCB板卡的DIP零件配置对应的符合DFM规范的限制区域；

检测在PCB板卡设计过程中是否有零件部署到所述DIP零件对应DFM规范的限制区域；

当检测到有目标零件部署到所述DIP零件对应的DFM的限制区域时，输出告警提示信息。

在一个示例性实施例中，所述处理器用于调用所述存储器中的计算机程序以实现所述为PCB板卡的DIP零件配置对应的符合DFM规范的限制区域的操作，包括：

获取所述PCB板卡上的DIP零件的引脚信息；

为每个引脚配置对应的符合DFM规范的限制区域，其中所述限制区域是在DIP零件的部署层面的相反面，以DIP零件的引脚的中心为基准，向外拓预设大小的区域。

在一个示例性实施例中，所述处理器用于调用所述存储器中的计算机程序以实现所述检测在PCB板卡设计过程中是否有零件部署到所述DIP零件对应DFM规范的限制区域的操作，包括：

根据DIP零件配置对应的符合DFM规范的限制区域，在预先设置的禁止器件部署层面上以所述DIP零件的引脚的中心为基准的限制区域；

检测是否有零件的引脚部署到所述禁止器件部署层面上的限制区域。

在一个示例性实施例中，所述处理器用于调用所述存储器中的计算机程序以实现通过如下方式得到的得到目标零件是否部署到所述DIP零件对应的DFM的限制区域的操作，包括：

获取在所述PCB板卡上零件部署过程中接收的错误代码信息，其中所述错误代码信息包括器件的部署失败的描述信息；

根据所述错误代码信息中的描述信息，确定部署到所述限制区域的目标零件。

在一个示例性实施例中，所述处理器用于调用所述存储器中的计算机程序以实现所述输出告警提示信息的操作之前，所述处理器用于调用所述存储器中的计算机程序还实现如下操作，包括：

获取所述目标零件的位置信息，并输出所述目标零件的位置信息。

本申请提供的实施例，为PCB板卡的DIP零件配置对应的符合DFM规范的限制区域，检测在PCB板卡设计过程中是否有零件部署到所述DIP零件对应DFM规范的限制区域，当检测到有目标零件部署到所述DIP零件对应的DFM的限制区域时，输出告警提示信息，实现对部署的自动检测，缩短PCB板卡的检查时长，提高处理效率。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。

图1为本申请提供的PCB板卡的设计检测方法的流程图；

图2(a)为本申请实施例提供的skill程序的交换界面的第一示意图；

图2(b)为本申请实施例提供的skill程序的交换界面的第二示意图；

图2(c)为本申请实施例提供的skill程序的交换界面的第三示意图；

图2(d)为本申请实施例提供的零件放置到DFM限制区域内的示意图

图2(e)为本申请实施例提供的skill程序的交换界面的第四示意图；

图2(f)为本申请实施例提供的skill程序的交换界面的第五示意图；

图2(g)为本申请实施例提供的skill程序的交换界面的第六示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

图1为本申请提供的PCB板卡的设计检测方法的流程图。图1所示方法包括：

步骤101、为PCB板卡的DIP(dual in-line package，双列直插式封装)零件配置对应的符合DFM规范的限制区域；

在一个示例性实施例中，通过预先为DIP零件配置限制区域，可以实现基于该限制区域的自动检测，克服人工检测的繁琐。

在一个示例性实施例中，所述为PCB板卡的DIP零件配置对应的符合DFM规范的限制区域，包括：

获取所述PCB板卡上的DIP零件的引脚信息；

为每个引脚配置对应的符合DFM规范的限制区域，其中所述限制区域是在DIP零件的部署层面的相反面，以DIP零件的引脚的中心为基准，向外拓预设大小的区域。

在DIP零件的相反面以DIP Pin的中心为基准，并在package keepout层面依据DIPPIN的外型大小向外拓预设大小的区域，并自动绘制package keepout层面，其中外拓的长度可由Layout engineer自行定义。

在实际应用时，可以根据DIP零件的部署的层面，确定所限制的层面。由于DIP组件可以放置在TOP面或是BOT面，因此根据Layout engineer可自行选择要绘制那一个层面的限制区。输入的违反DFM设计限制区域数值可以为118.11(3mm)。

步骤102、检测在PCB板卡设计过程中是否有零件部署到所述DIP零件对应DFM规范的限制区域；

在一个示例性实施例中，利用所述PCB板卡上的部署检测功能对DIP零件的检测是否进入到预设的限制区域，来实现对区域的部署的检查。

在一个示例性实施例中，所述检测在PCB板卡设计过程中是否有零件部署到所述DIP零件对应DFM规范的限制区域，包括：

根据DIP零件配置对应的符合DFM规范的限制区域，在预先设置的禁止器件部署层面上以所述DIP零件的引脚的中心为基准的限制区域；

检测是否有零件的引脚部署到所述禁止器件部署层面上的限制区域。

在发现违反规则的设计发生时，Skill会自动收集DRC生成Report，让layout工程师review。然后将该Skill程序放入到Skill菜单中，执行该Skill程序就能绘制违反DFM设计区域。用此Skill程序来实现快速设计绘制违反DFM设计区域，也可减少重复性的工作，并达到提升效率的目的。

步骤103、当检测到有目标零件部署到所述DIP零件对应的DFM的限制区域时，输出告警提示信息。

在一个示例性实施例中，所述目标零件是否部署到所述DIP零件对应的DFM的限制区域是通过如下方式得到的，包括：

获取在所述PCB板卡上零件部署过程中接收的错误代码信息，其中所述错误代码信息包括器件的部署失败的描述信息；

根据所述错误代码信息中的描述信息，确定部署到所述限制区域的目标零件。

在一个示例性实施例中，所述输出告警提示信息之前，所述方法还包括：

获取所述目标零件的位置信息，并输出所述目标零件的位置信息。

位置信息可以为零件坐标位置，以便工程师可直接点击坐标，以便快速搜寻到错误，并修正。

本申请提供的方法实施例，为PCB板卡的DIP零件配置对应的符合DFM规范的限制区域，检测在PCB板卡设计过程中是否有零件部署到所述DIP零件对应DFM规范的限制区域，当检测到有目标零件部署到所述DIP零件对应的DFM的限制区域时，输出告警提示信息，实现对部署的自动检测，缩短PCB板卡的检查时长，提高处理效率。

下面对本申请提供的方法作进一步说明：

针对相关技术中耗时长的现象，发明人经研究发现，造成上述现象的原因包括：

1、工程师手动划出违反DFM设计区域；

2、工程师使用软件自带的功能(show measure)逐一量测是否符合DFM规范，操作重复度高；

3、当零件位置发生变化时，则须重新绘制违反DFM设计区域。

基于上述分析，本发明提出一种在PCB设计中layout review的方法，改进了现有技术方案的多个缺点，可用于各个岗位人员对layout设计的review阶段，快速完成违反DFM设计区域的绘制，大大提高了工作效率和准确度，有利于提高设计质量。

为解决PCB设计中，layout耗费大量时间重复绘制与check DFM限制区域的问题。在Cadence Layout设计中，通过编写程序在DIP零件的相反面以DIP Pin为中心，并依据DIPPIN的大小外拓(3mm)的区域，自动绘制package keepout层面，如有零件在此限制区内，allegro则会产生DRC错误代码；在发现违反规则的设计发生时，Skill会自动收集DRC生成Report，让layout工程师review。然后将该Skill程序放入到Skill菜单中，执行该Skill程序就能绘制违反DFM设计区域。用此Skill程序来实现快速设计绘制违反DFM设计区域，也可减少重复性的工作，并达到提升效率的目的。

本申请实施例提供的PCB板卡的设计检测方法，包括如下步骤：

1)获取板卡上的DIP零件的引脚信息；

在一个示例性实施例中，图2(a)为本申请实施例提供的skill程序的交换界面的第一示意图。如图2(a)所示，运行Skill程序，跳出对话窗口，利用此程序勾选DIP PIN选项会选取板子内全部DIP PIN，非DIP属性的是不会被选取。

2)为每个DIP零件设置对应的禁止器件摆放区package keepout层面，并确定对应的区域信息，其中所述区域信息是在DIP零件的相反面以DIP Pin的中心为基准，向外拓预设大小的区域；

在一个示例性实施例中，图2(b)为本申请实施例提供的skill程序的交换界面的第二示意图。如图2(b)所示，在DIP零件的相反面以DIP Pin的中心为基准，并在packagekeepout层面依据DIP PIN的外型大小向外拓预设大小的区域，并自动绘制packagekeepout层面，其中外拓的长度可由Layout engineer自行定义。

在实际应用时，可以根据DIP零件的部署的层面，确定所限制的层面。由于DIP组件可以放置在TOP面或是BOT面，因此根据Layout engineer可自行选择要绘制那一个层面的限制区。输入的违反DFM设计限制区域数值可以为118.11(3mm)。

3)根据区域信息配置咋对应的层面回执DFM限制区域；

在一个示例性实施例中，图2(c)为本申请实施例提供的skill程序的交换界面的第三示意图。如图2(c)所示，如果DFM限制区域选择绘制的是Package keep out bot层，则skill会抓取top层零件的DIP PIN脚，并以DIP Pin的中心为基准，在DIP零件的相反面，skill依据输入的值，在package keepout bot层面依据DIP PIN的外型大小向外拓输入值的大小来绘制DFM限制区域。

在DIP PIN的直径为90mil，以DIP Pin的中心为基准，在package Keepout层面向外拓3mm(118mil)限制区的大小即:

(DIP PIN直徑)+(DFM規範值X2)＝DFM限制区域大小

90mil+(118X2)mli＝326mil；

基于上述计算结果，可以确定限制区域是直径326mil大小的圆或是正方形区域。

4)当有零件放置在DFM限制区域内，skill获取DRC(Design Rule Check，设计规则检查)信息；

在一个示例性实施例中，图2(d)为本申请实施例提供的零件放置到DFM限制区域内的示意图。如图2(d)，零件的放入的位置与限制区域的重合，表示有零件放置在DFM限制区域内，系统会自动生成DRC信息；skill程序获取所输出的DRC报告。

5)确定是否输出所述DRC信息；

在一个示例性实施例中，图2(e)为本申请实施例提供的skill程序的交换界面的第四示意图。在系统输出DRC信息后，skill依据drc，产生违反规则报告，skill可选择是否输出DRC报告。

在一个示例性实施例中，图2(f)为本申请实施例提供的skill程序的交换界面的第五示意图。其中，报告内容需有零件坐标位置，以便工程师可直接点击坐标，以便快速搜寻到错误，并修正。

在一个示例性实施例中，图2(g)为本申请实施例提供的skill程序的交换界面的第六示意图。如图2(g)所示，如零件有任何更动，或是DFM RULE有更改，需要重新绘制限制区域，Skill提供一健删除绘制的DFM限制区域的功能。选择删除的层面，如packagekeepout bot，在执行Delete，即删除选择层面的所有Skill绘制的限制区域。

6)运行Exit，Skill结束并关闭窗口。

本申请实施例提供的方法，能够快速绘制违反波峰焊制成区域，减少Layout重工时间，提高Layout效率。通过编写快速绘制违反波峰焊制成区域的程序，然后将该Skill程序放入到Skill菜单中，执行该Skill程序就能够快速绘制违反波峰焊制成区域并产出DRCReport。

本申请实施例提供一种计算机存储介质，包括存储器和处理器，其中所述存储器存储有计算机程序，所述处理器用于调用所述存储器中的计算机程序以实现如下操作，包括：

为PCB板卡的DIP零件配置对应的符合DFM规范的限制区域；

检测在PCB板卡设计过程中是否有零件部署到所述DIP零件对应DFM规范的限制区域；

当检测到有目标零件部署到所述DIP零件对应的DFM的限制区域时，输出告警提示信息。

在一个示例性实施例中，所述处理器用于调用所述存储器中的计算机程序以实现所述为PCB板卡的DIP零件配置对应的符合DFM规范的限制区域的操作，包括：

获取所述PCB板卡上的DIP零件的引脚信息；

为每个引脚配置对应的符合DFM规范的限制区域，其中所述限制区域是在DIP零件的部署层面的相反面，以DIP零件的引脚的中心为基准，向外拓预设大小的区域。

在一个示例性实施例中，所述处理器用于调用所述存储器中的计算机程序以实现所述检测在PCB板卡设计过程中是否有零件部署到所述DIP零件对应DFM规范的限制区域的操作，包括：

根据DIP零件配置对应的符合DFM规范的限制区域，在预先设置的禁止器件部署层面上以所述DIP零件的引脚的中心为基准的限制区域；

检测是否有零件的引脚部署到所述禁止器件部署层面上的限制区域。

在一个示例性实施例中，所述处理器用于调用所述存储器中的计算机程序以实现通过如下方式得到的得到目标零件是否部署到所述DIP零件对应的DFM的限制区域的操作，包括：

获取在所述PCB板卡上零件部署过程中接收的错误代码信息，其中所述错误代码信息包括器件的部署失败的描述信息；

根据所述错误代码信息中的描述信息，确定部署到所述限制区域的目标零件。

在一个示例性实施例中，所述处理器用于调用所述存储器中的计算机程序以实现所述输出告警提示信息的操作之前，所述处理器用于调用所述存储器中的计算机程序还实现如下操作，包括：

获取所述目标零件的位置信息，并输出所述目标零件的位置信息。

本申请提供的计算机存储介质实施例，为PCB板卡的DIP零件配置对应的符合DFM规范的限制区域，检测在PCB板卡设计过程中是否有零件部署到所述DIP零件对应DFM规范的限制区域，当检测到有目标零件部署到所述DIP零件对应的DFM的限制区域时，输出告警提示信息，实现对部署的自动检测，缩短PCB板卡的检查时长，提高处理效率。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (10)

1.一种PCB板卡的设计检测方法，包括：

为PCB板卡的双列直插式封装技术DIP零件配置对应的符合面向制造的设计DFM规范的限制区域；

检测在PCB板卡设计过程中是否有零件部署到所述DIP零件对应DFM规范的限制区域；

当检测到有目标零件部署到所述DIP零件对应的DFM的限制区域时，输出告警提示信息。

2.根据权利要求1所述的方法，其特征在于，所述为PCB板卡的DIP零件配置对应的符合DFM规范的限制区域，包括：

获取所述PCB板卡上的DIP零件的引脚信息；

为每个引脚配置对应的符合DFM规范的限制区域，其中所述限制区域是在DIP零件的部署层面的相反面，以DIP零件的引脚的中心为基准，向外拓预设大小的区域。

3.根据权利要求1所述的方法，其特征在于，所述检测在PCB板卡设计过程中是否有零件部署到所述DIP零件对应DFM规范的限制区域，包括：

根据DIP零件配置对应的符合DFM规范的限制区域，在预先设置的禁止器件部署层面上以所述DIP零件的引脚的中心为基准的限制区域；

检测是否有零件的引脚部署到所述禁止器件部署层面上的限制区域。

4.根据权利要求1所述的方法，其特征在于，所述目标零件是否部署到所述DIP零件对应的DFM的限制区域是通过如下方式得到的，包括：

获取在所述PCB板卡上零件部署过程中接收的错误代码信息，其中所述错误代码信息包括器件的部署失败的描述信息；

根据所述错误代码信息中的描述信息，确定部署到所述限制区域的目标零件。

5.根据权利要求1至4任一所述的方法，其特征在于，所述输出告警提示信息之前，所述方法还包括：

获取所述目标零件的位置信息，并输出所述目标零件的位置信息。

6.一种计算机存储介质，包括存储器和处理器，其中所述存储器存储有计算机程序，所述处理器用于调用所述存储器中的计算机程序以实现如下操作，包括：

为PCB板卡的DIP零件配置对应的符合DFM规范的限制区域；

检测在PCB板卡设计过程中是否有零件部署到所述DIP零件对应DFM规范的限制区域；

当检测到有目标零件部署到所述DIP零件对应的DFM的限制区域时，输出告警提示信息。

7.根据权利要求6所述的计算机存储介质，其特征在于，所述处理器用于调用所述存储器中的计算机程序以实现所述为PCB板卡的DIP零件配置对应的符合DFM规范的限制区域的操作，包括：

获取所述PCB板卡上的DIP零件的引脚信息；

为每个引脚配置对应的符合DFM规范的限制区域，其中所述限制区域是在DIP零件的部署层面的相反面，以DIP零件的引脚的中心为基准，向外拓预设大小的区域。

8.根据权利要求6所述的计算机存储介质，其特征在于，所述处理器用于调用所述存储器中的计算机程序以实现所述检测在PCB板卡设计过程中是否有零件部署到所述DIP零件对应DFM规范的限制区域的操作，包括：

根据DIP零件配置对应的符合DFM规范的限制区域，在预先设置的禁止器件部署层面上以所述DIP零件的引脚的中心为基准的限制区域；

检测是否有零件的引脚部署到所述禁止器件部署层面上的限制区域。

9.根据权利要求6所述的计算机存储介质，其特征在于，所述处理器用于调用所述存储器中的计算机程序以实现通过如下方式得到的得到目标零件是否部署到所述DIP零件对应的DFM的限制区域的操作，包括：

获取在所述PCB板卡上零件部署过程中接收的错误代码信息，其中所述错误代码信息包括器件的部署失败的描述信息；

根据所述错误代码信息中的描述信息，确定部署到所述限制区域的目标零件。

10.根据权利要求6至9任一所述的计算机存储介质，其特征在于，所述处理器用于调用所述存储器中的计算机程序以实现所述输出告警提示信息的操作之前，所述处理器用于调用所述存储器中的计算机程序还实现如下操作，包括：

获取所述目标零件的位置信息，并输出所述目标零件的位置信息。