CN110472441A - 集成电路装置和集成电路装置的操作方法 - Google Patents

集成电路装置和集成电路装置的操作方法 Download PDF

Info

Publication number
CN110472441A
CN110472441A CN201910384577.XA CN201910384577A CN110472441A CN 110472441 A CN110472441 A CN 110472441A CN 201910384577 A CN201910384577 A CN 201910384577A CN 110472441 A CN110472441 A CN 110472441A
Authority
CN
China
Prior art keywords
address
data bit
register
multiple data
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910384577.XA
Other languages
English (en)
Inventor
姜基进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110472441A publication Critical patent/CN110472441A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
    • G06F2211/007—Encryption, En-/decode, En-/decipher, En-/decypher, Scramble, (De-)compress
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/007—Register arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Storage Device Security (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)

Abstract

公开一种集成电路装置和集成电路装置的操作方法。所述集成电路装置包括混洗器、逻辑单元和均包括两个或更多个位存储装置的寄存器。所述混洗器接收指示所述多个寄存器中的一个寄存器的地址和多个数据位，根据混洗配置和所述地址从所述多个寄存器的多个位存储装置之中选择将存储所述多个数据位的多个目标位存储装置，将所述多个数据位存储到所述多个目标位存储装置，并根据所述混洗配置从所述多个目标位存储装置传送所述多个数据位。逻辑单元接收从所述混洗器传送的所述多个数据位，并使用接收的所述多个数据位进行操作。当重置操作被执行时所述混洗配置被调整。

Description

集成电路装置和集成电路装置的操作方法
本申请要求于2018年5月9日提交到韩国知识产权局的第10-2018-0053296号韩国专利申请的优先权，所述韩国专利申请的全部内容通过引用包含于此。
技术领域
本发明构思在此涉及一种半导体装置，更具体地讲，涉及一种用于提高接收的数据的安全性的集成电路装置和所述集成电路装置的操作方法。
背景技术
半导体装置用于各种领域，其中一些领域要求安全性。例如，智能卡可使用密钥执行加密和解密。加密或解密可基于高级加密标准(AES)。
为了执行加密和解密的目的，密钥可被提供给AES引擎。然而，在将密钥传送给AES引擎时，密钥可能通过多种方式(诸如，边带信道攻击(SCA))被泄漏。在密钥被泄露的情况下，智能卡可能被非法侵入(hack)。
这样，要求安全性以防止在传送数据的处理中数据被泄漏。本发明构思旨在提供一种具有提高的安全性的防止数据泄漏的集成电路装置和集成电路装置的操作方法。
发明内容
本发明构思的实施例提供一种以提高的安全性传送或接收多个数据位的集成电路装置以及集成电路装置的操作方法。
本发明构思的实施例提供一种集成电路装置，包括：多个寄存器，均包括两个或多个位存储；混洗器(shuffler)，接收指示所述多个寄存器之中的一个寄存器的地址和多个数据位，根据混洗配置和所述地址从所述多个寄存器的多个位存储装置之中选择将存储所述多个数据位的多个目标位存储装置，将所述多个数据位存储到所述多个目标位存储装置中，并根据所述混洗配置从所述多个目标位存储装置传送所述多个数据位；逻辑单元，接收从所述混洗器传送的所述多个数据位，并使用接收的所述多个数据位进行操作。当重置操作被执行时所述混洗配置被调整。
本发明构思的实施例还提供一种集成电路装置，包括：处理器核，输出地址和包括两个或更多个数据位的密钥；电源管理器，当重置操作被执行时激活重置信号；随机数生成器，响应于所述重置信号生成随机数；外围电路，响应于所述地址和所述随机数存储所述密钥，并响应于所述密钥执行加密或解密。所述外围电路包括：多个寄存器，均包括两个或更多个位存储装置；混洗器，根据所述地址和所述随机数从所述多个寄存器的多个位存储装置之中调整将存储所述密钥的多个目标位存储装置。
本发明构思的实施例还提供一种集成电路装置的操作方法，其中，所述集成电路装置包括寄存器、混洗器和逻辑单元。所述操作方法包括：响应于检测到的重置，由所述混洗器接收随机数；由所述混洗器接收所述地址和所述多个数据位；由所述混洗器根据所述随机数和所述地址，选择所述多个寄存器的多个位存储装置作为多个目标位存储装置；并由所述混洗器将所述多个数据位存储到所述多个目标位存储装置中。
本发明构思的实施例还提供一种集成电路，包括：多个寄存器；随机数生成器，响应于电源重置操作生成随机数；混洗器，接收所述随机数、地址和具有第一顺序的多个数据位。所述混洗器通过基于随机数重新排列所述多个数据位生成具有第二顺序的转换的所述多个数据位，基于所述地址从所述多个寄存器之中选择寄存器的多个位存储装置作为多个目标位存储装置，并将转换的所述多个数据位存储在所述多个目标位存储装置中。
附图说明
考虑到参照附图对下面的本发明构思的实施例的详细描述，本发明构思的以上和其他目标和特征将变得清楚。
图1示出根据本发明构思的实施例的集成电路装置的框图。
图2示出根据本发明构思的实施例的集成电路装置的操作方法的流程图。
图3示出根据本发明构思的实施例的外围块的框图。
图4示出当没有应用混洗(shuffle)配置时多个数据位被存储到特殊功能寄存器中的示例的示图。
图5示出应用根据第一示例的混洗配置的存储多个数据位的方法的示图。
图6示出根据随机数的选择的多个位来转换地址的示例的示图。
图7示出恢复器根据与图6对应的混洗配置调整内部传送路径的示例的示图。
图8示出应用根据第二示例的混洗配置的存储多个数据位的方法的示图。
图9示出根据随机数的选择的位来转换地址的示例的示图。
图10示出恢复器根据与图9对应的混洗配置调整内部传送路径的示例的示图。
图11示出根据本发明构思的实施例的外围块的框图。
图12示出应用根据第三示例的混洗配置的存储多个数据位的方法的示图。
图13示出根据转换的地址和从随机数选择的多个第一位与多个第二位来转换地址的示例的示图。
图14示出根据本发明构思的实施例的外围块的框图。
图15示出应用根据第四示例的混洗配置的存储多个数据位的方法的示图。
图16示出根据本发明构思的实施例的外围块的框图。
图17示出应用根据第五示例的混洗配置的存储多个数据位的方法的示图。
图18示出应用根据第六示例的混洗配置的存储多个数据位的方法的示图。
图19示出根据本发明构思的实施例的外围块的框图。
图20示出根据本发明构思的实施例的外围块的框图。
具体实施方式
下面，本发明构思的实施例被详细和清楚地描述，以达到本领域普通技术人员可容易地实现本发明构思的这样的程度。
如在本发明构思的领域中的传统，可按照执行描述的功能或多个功能的块来描述和示出实施例。在此可被称为单元或模块等的这些块由模拟和/或数字电路(诸如，逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子元件、有源电子元件、光学元件、硬连线电路等)来物理实现，并且可通过固件和/或软件来可选择地驱动。例如，所述电路可实现在一个或多个半导体芯片中，或者实现在基板支撑件(诸如，印刷电路板等)上。构成块的电路可由专用硬件、或由处理器(例如，一个或多个编程的微处理器和相关联的电路)或由用于执行块的一些功能的专用硬件与用于执行块的其他功能的处理器的组合来实现。在不脱离本发明构思的范围的情况下，可将实施例的每个块在物理上分为两个或更多个相互作用和分立的块。类似地，在不脱离本发明构思的范围的情况下，可将实施例的块在物理上组合为更复杂的块。
图1示出根据本发明构思的实施例的集成电路装置10的框图。参照图1，集成电路装置10包括处理器核11、随机数生成器12、电源管理器13和外围块100。处理器核11可控制集成电路装置10。
处理器核11将多个数据位DB和指示将存储多个数据位DB的位置的地址AD传送到外围块100。例如，外围块100可以是加密和解密块(诸如，高级加密标准(AES)引擎)。当需要加密和解密时，处理器核11可将密钥作为多个数据位DB传送到外围块100。
随机数生成器12响应于重置信号RST生成随机数RN。每当生成随机数RN时，随机数生成器12可调整随机数RN的值。例如，随机数生成器12可通过使用提供给集成电路装置10的时钟(未示出)的时间作为种子来生成随机数RN。
电源管理器13检测集成电路装置10的重置或电源。当重置或电源被检测到时，电源管理器13可激活将被提供给随机数生成器12的重置信号RST。
外围块100包括混洗器(shuffler)110、特殊功能寄存器(SFR)120和逻辑单元130。混洗器110从处理器核11接收地址AD和多个数据位DB。地址AD可指示特殊功能寄存器120的多个存储装置(例如，多个位存储装置)之中的将存储多个数据位DB的多个存储装置的位置。在实施例中，外围块100可被表征为外围电路。
混洗器110可根据随机数RN调整混洗配置(shuffle configuration)。混洗器110根据混洗配置和地址AD，从特殊功能寄存器120的多个位存储装置之中选择将存储多个数据位DB的多个目标位存储装置。
混洗器110将多个数据位DB存储到特殊功能寄存器120的多个目标位存储装置。混洗器110可根据混洗配置从特殊功能寄存器120的多个目标位存储装置接收多个数据位DB，并可将接收的多个数据位DB传送到逻辑单元130。
逻辑单元130通过使用从混洗器110传送的多个数据位DB执行特定的操作。例如，逻辑单元130可将多个数据位DB用作密钥来执行加密或解密。
根据本发明构思的实施例，即使相同的地址AD可在不同的时间被接收，特殊功能寄存器120的将存储多个数据位DB的位置也随着混洗配置而变化。当重置信号RST被激活时，混洗配置可被调整。例如，当重置操作被执行时，或者换句话说，响应于重置操作，混洗器110可调整混洗配置。因此，集成电路装置10被提供为具有高安全性，这使得可阻止用于探测特殊功能寄存器(SFR)以试图获得多个数据位DB的边带信道攻击(SCA)。
图2示出根据本发明构思的实施例的集成电路装置10的操作方法的流程图。参照图1和图2，在操作S110中，集成电路装置10被重置。电源管理器13可激活重置信号RST。随机数生成器12可响应于重置信号RST的激活生成随机数RN。
在操作S120中，混洗器110根据随机数RN调整混洗配置。混洗配置可包括随机数RN中的多个位中的一些位。在操作S130中，混洗器110接收地址AD和多个数据位DB。在操作S140中，混洗器110根据混洗配置和地址AD，从特殊功能寄存器120的多个位存储装置之中选择将存储多个数据位DB的多个目标位存储装置。
在操作S150中，混洗器110将多个数据位DB存储到多个目标位存储装置中。在操作S160中，混洗器110根据混洗配置，将从多个目标位存储装置传送的多个数据位DB提供给逻辑单元130。
图3示出根据本发明构思的实施例的外围块100a的框图。参照图3，外围块100a包括混洗器110a、特殊功能寄存器120和逻辑单元130。特殊功能寄存器120可包括第一寄存器121至第四寄存器124(例如，SFR1至SFR4)。第一寄存器121至第四寄存器124中的每个可包括两个或更多个位存储装置。两个或更多个位存储装置中的每个可包括触发器。
混洗器110a包括地址转换器111、地址解码器112和恢复器113。地址转换器111接收地址AD和随机数RN。地址AD可指示第一寄存器121至第四寄存器124中的一个寄存器。地址转换器111可通过使用随机数RN来转换地址AD。
转换的地址AD_C可指示第一寄存器121至第四寄存器124中的一个寄存器。转换的地址AD_C可与地址AD相同或不同。地址转换器111可通过经由使用随机数RN转换地址AD，来根据混洗配置调整多个目标位存储装置。
地址转换器111将转换的地址AD_C提供给地址解码器112。地址解码器112接收转换的地址AD_C和多个数据位DB。地址解码器112根据转换的地址AD_C将多个数据位DB提供给(或存储到)第一寄存器121至第四寄存器124中的一个寄存器。例如，地址解码器112可将多个数据位DB提供给第一寄存器121至第四寄存器124中的一个寄存器，作为第一信息I1至第四信息I4中的一个信息。
恢复器113接收随机数RN。恢复器113根据随机数RN输出第一信息I1至第四信息I4作为第一恢复信息RI1至第四恢复信息RI4。恢复器113可根据随机数RN，调整第一信息I1至第四信息I4被输出为第一恢复信息RI1至第四恢复信息RI4经由的路径。
逻辑单元130可具有分别与第一寄存器121至第四寄存器124对应的输入。输入被配置为分别接收第一恢复信息RI1至第四恢复信息RI4。恢复器113可调整内部传送路径使得多个数据位DB被传送到对应于地址AD的输入。
例如，根据混洗配置，连同指示第一寄存器121的地址AD接收的多个数据位DB可被存储到第三寄存器123中作为第三信息I3。恢复器113可根据混洗配置输出从第三寄存器123传送的第三信息I3作为第一恢复信息RI1。恢复器113可通过根据随机数RN调整内部传送路径，来根据混洗配置将多个数据位DB从多个目标位存储装置传送到逻辑单元130的适当输入。
图4示出当没有应用混洗配置时多个数据位DB被存储到特殊功能寄存器120中的示例的示图。参照图4，多个数据位DB连同地址AD“01”被接收。多个数据位DB可包括第一位D1至第八位D8。
第一位D1至第八位D8可具有根据它们的位置由“000”至“111”标记的偏移位OFF。偏移位OFF可以不是包括在地址AD中或包括在多个数据位DB中的值。偏移位OFF可以是根据第一位D1至第八位D8的位置指定的临时值。
如图4的实施例中所示，第一寄存器121被指定为对应于地址AD“00”。第二寄存器122被指定为对应于地址AD“01”。第三寄存器123被指定为对应于地址AD“10”。第四寄存器124被指定为对应于地址AD“11”。第一寄存器121至第四寄存器124中的每个寄存器可包括第一位存储装置B1至第八位存储装置B8。
在没有应用混洗配置的情况下，根据地址AD“01”，多个数据位DB被存储到第二寄存器122中。在没有应用混洗配置的情况下，第一位D1至第八位D8分别被存储到第一位存储装置B1至第八位存储装置B8中。在没有应用混洗配置的情况下，与地址AD“01”相关联的多个数据位DB通常被存储到第二寄存器122中。因此，多个数据位DB可能容易被边带信道攻击。
图5示出应用根据第一示例的混洗配置的存储多个数据位DB的方法的示图。参照图5，多个数据位DB连同地址AD“01”被接收。随机数RN包括多个位“1011011100”。混洗配置包括随机数RN的多个位之中从左侧起的第三位和第四位，即，“11”。
混洗器110使用地址AD“01”和从随机数RN的多个位选择的多个位“11”执行异OR(XOR)运算。XOR运算的结果是转换的地址AD_C。例如，这个示例中的转换的地址AD_C是“10”。根据转换的地址AD_C，第一位D1至第八位D8被分别存储到第三寄存器123的第一位存储装置B1至第八位存储装置B8中。
图6示出根据随机数RN的选择的位来转换地址AD的示例的示图。参照图3和图6，当随机数RN的选择的位是“00”时，混洗配置可对应于第一状态S1。在第一状态S1中，地址转换器111输出地址AD作为转换的地址AD_C。
当随机数RN的选择的位是“01”时，混洗配置对应于第二状态S2。在第二状态S2中，地址转换器111将地址AD“00”、“01”、“10”和“11”分别转换为转换的地址AD_C“01”、“00”、“11”和“10”。当随机数RN的选择的位是“10”时，混洗配置对应于第三状态S3。在第三状态S3中，地址转换器111将地址AD“00”、“01”、“10”和“11”分别转换为转换的地址AD_C“10”、“11”、“00”和“01”。
当随机数RN的选择的位是“11”时，混洗配置对应于第四状态S4。在第四状态S4中，地址转换器111将地址AD“00”、“01”、“10”和“11”分别转换为转换的地址AD_C“11”、“10”、“01”和“00”。
当集成电路装置10(参照图1)被重置或者当电力被供应给集成电路装置10时，随机数RN被更新。也就是说，当集成电路装置10(参照图1)被重置或者当电力被供应给集成电路装置10时，混洗配置的状态可被改变。
当集成电路装置10被重置或者当电力被供给集成电路装置10时，即使可在不同的时间接收相同的地址AD，将存储多个数据位DB的多个目标位存储装置的位置也被改变。因此，可防止多个数据位DB通过边带信道攻击被泄露。
图7示出恢复器113根据与图6对应的混洗配置调整内部传送路径的示例的示图。参照图3和图7，当混洗配置对应于第一状态S1时，恢复器113输出第一信息I1至第四信息I4分别作为第一恢复信息RI1至第四恢复信息RI4。
当混洗配置对应于第二状态S2时，恢复器113输出第一信息I1作为第二恢复信息RI2，并输出第二信息I2作为第一恢复信息RI1。此外，恢复器113输出第三信息I3作为第四恢复信息RI4，并输出第四信息I4作为第三恢复信息RI3。
当混洗配置对应于第三状态S3时，恢复器113输出第一信息I1作为第三恢复信息RI3，并输出第二信息I2作为第四恢复信息RI4。此外，恢复器113输出第三信息I3作为第一恢复信息RI1，并输出第四信息I4作为第二恢复信息RI2。
当混洗配置对应于第四状态S4时，恢复器113输出第一信息I1作为第四恢复信息RI4，并输出第二信息I2作为第三恢复信息RI3。此外，恢复器113输出第三信息I3作为第二恢复信息RI2，并输出第四信息I4作为第一恢复信息RI1。
图8示出应用根据第二示例的混洗配置的存储多个数据位DB的方法的示图。与图5相比，混洗器110从随机数RN选择一位，例如，从左侧起的第三位(例如，“1”)。此外，混洗器110选择地址AD的多个位的一部分，例如，从左侧起的第一位(例如，“0”)。
混洗器110对随机数RN的选择的位和地址AD的选择的位执行XOR运算(例如，可被表征为由图3中所示的地址转换器111执行)。XOR运算的结果用于替换地址AD的选择的位。替换操作的结果是转换的地址AD_C。例如，这个示例中的转换的地址AD_C是“11”。根据转换的地址AD_C，多个数据位DB被存储到第四寄存器124中。
图9示出根据随机数RN的选择的位来转换地址AD的示例的示图。参照图3和图9，当随机数RN的选择的位是“0”时，混洗配置对应于第一状态S1。在第一状态S1中，地址转换器111输出地址AD作为转换的地址AD_C。当随机数RN的选择的位是“1”时，混洗配置对应于第二状态S2。第二状态S2可与参照图6描述的第三状态S3相同。
图10示出恢复器113根据与图9对应的混洗配置调整内部传送路径的示例的示图。参照图3和图10，当混洗配置对应于第一状态S1时，恢复器113输出第一信息I1至第四信息I4分别作为第一恢复信息RI1至第四恢复信息RI4。
当混洗配置对应于第二状态S2时，恢复器113输出第一信息I1作为第三恢复信息RI3，并输出第二信息I2作为第四恢复信息RI4。此外，恢复器113输出第三信息I3作为第一恢复信息RI1，并输出第四信息I4作为第二恢复信息RI2。
与参照图5至图7描述的混洗配置相比，参照图8至图10描述的混洗配置执行有限的转换操作。与图7的恢复器113相比，图10的恢复器113具有数量被减少的状态。因此，恢复器113的复杂性、大小和制造成本被降低。
图11示出根据本发明构思的实施例的外围块100b的框图。参照图11，外围块100b包括混洗器110b、特殊功能寄存器120a和逻辑单元130。逻辑单元130可与图3的逻辑单元130相同。
特殊功能寄存器120a包括第一寄存器121至第五寄存器125。可针对第一寄存器121至第五寄存器125(例如，SFR1至SFR5)中的至少一个寄存器(例如，第五寄存器125)不指定地址AD。换句话说，在一个实施例中，第五寄存器125不被分配到地址AD的范围。第五寄存器125可被表征为包括多个虚设位存储装置的虚设寄存器。第五寄存器125可用于提高多个数据位DB的安全性。
混洗器110b包括地址转换器111、地址解码器112a和恢复器113a。地址转换器111的操作和配置可与图3的地址转换器111基本相同。与图3的地址解码器112相比，地址解码器112a还接收随机数RN。地址解码器112a还根据混洗配置调整将存储多个数据位DB的位置。
地址解码器112a根据转换的地址AD_C和随机数RN，将多个数据位DB提供给第一寄存器121至第五寄存器125中的一个寄存器，作为第一信息I1至第五信息I5中的一个信息。恢复器113a将从第一寄存器121至第五寄存器125传送的第一信息I1至第五信息I5输出到逻辑单元130作为第一恢复信息RI1至第四恢复信息RI4。
图12示出应用根据第三示例的混洗配置的存储多个数据位DB的方法的示图。参照图11和图12，这个示例的地址AD是“01”。如参照图5所述，地址转换器111对从随机数RN选择的多个位(例如，多个第一位)和地址AD执行XOR运算。
这个示例中的转换的地址AD_C是“10”。地址解码器112a参考从随机数RN选择的多个第二位。因此在这个示例中选择的多个第二位是随机数RN的多个位之中从右侧起的第二位和第三位(例如，“10”)。地址解码器112a将从随机数RN选择的多个第二位与转换的地址AD_C进行比较(COMP)。
当转换的地址AD_C的值与多个第二位的值不同时，地址解码器112a根据转换的地址AD_C选择第一寄存器121至第四寄存器124中的一个寄存器。当转换的地址AD_C的值与多个第二位的值相同时，转换的地址AD_C被确定为满足混洗配置的虚设条件。当转换的地址AD_C满足虚设条件时，地址解码器112a选择在图12中被示为分配到无地址(例如，AD：NO)的第五寄存器125。当转换的地址AD_C被确定为不满足混洗配置的虚设条件时，地址解码器112a选择第一寄存器121至第四寄存器124中的一个寄存器作为由转换的地址AD_C指示。
根据本发明构思的实施例，多个数据位DB根据指示四个寄存器中的一个寄存器的地址AD被存储到五个寄存器中的一个寄存器中。因此，多个数据位DB的安全性可被进一步提高。
在图12中给出描述为地址解码器112a根据转换的地址AD_C和从随机数RN选择的多个第二位来选择第五寄存器125的描述。然而，地址解码器112a用于选择第五寄存器125的参考不限于转换的地址AD_C和从随机数RN选择的多个第二位。
图13示出根据转换的地址AD_C和从随机数RN选择的多个第一位和多个第二位来转换地址的示例的示图。参照图11和图13，根据从随机数RN选择的多个第一位RN_XOR，混洗配置可具有第一状态S1至第四状态S4。第一状态S1至第四状态S4可对应于参照图6描述的第一状态S1至第四状态S4。
在第一状态S1至第四状态S4中的每个状态中，根据从随机数RN选择的多个第二位RN_COMP，异常条件EXC可被满足。当异常条件EXC被满足时，如参照图12所述，地址解码器112a选择第五寄存器125而不管转换的地址AD_C如何。
多个第二位RN_COMP可具有值“00”至“11”。在第一状态S1至第四状态S4中，当转换的地址AD_C的值与多个第二位RN_COMP的值相同时，异常条件EXC可被满足。如可参照图13所理解的，满足异常条件EXC的地址AD的值随着从随机数RN选择的多个第一位RN_XOR和多个第二位RN_COMP而变化。因此，多个数据位DB的安全性可被提高。
除了参照图7所述的配置以外，恢复器113a还可被配置为：当异常条件EXC被满足时，从第五寄存器125输出第五信息I5作为第一恢复信息RI1至第四恢复信息RI4中的一个恢复信息。
图14示出根据本发明构思的实施例的外围块100c的框图。参照图14，外围块100c包括混洗器110c、特殊功能寄存器120和逻辑单元130。特殊功能寄存器120和逻辑单元130的配置和操作与参照图3所述的配置和操作相同。
混洗器110c包括地址解码器112、恢复器113b和偏移转换器114。偏移转换器114接收多个数据位DB和随机数RN。偏移转换器114可根据随机数RN对多个数据位DB的偏移位OFF进行转换，并且可根据转换的偏移位OFF_C对多个数据位DB的顺序进行转换。偏移转换器114输出转换的多个数据位DB_C作为转换的结果。
地址解码器112接收地址AD和转换的多个数据位DB_C。地址解码器112根据地址AD将转换的多个数据位DB_C存储到第一寄存器121至第四寄存器124中的一个寄存器。转换的多个数据位DB_C可被存储到第一寄存器121至第四寄存器124中的一个寄存器中，作为第一信息I1至第四信息I4中的一个信息。
恢复器113b接收随机数RN。恢复器113b根据随机数RN将第一信息I1至第四信息I4作为第一恢复信息RI1至第四恢复信息RI4传送到逻辑单元130。恢复器113b可根据随机数RN恢复转换的多个数据位DB_C的偏移位，并且可通过使用恢复的偏移位恢复多个数据位DB。
图15示出应用根据第四示例的混洗配置的存储多个数据位的方法的示图。参照图14和图15，偏移转换器114根据第一位D1至第八位D8的位置(或顺序)标识偏移位OFF。偏移位OFF(即，第一偏移位)指示多个数据位DB的顺序(即，第一顺序)。
这个示例中的偏移转换器114在随机数RN的多个位之中选择从左侧起的第三位至第五位。偏移转换器114通过对所有的偏移位OFF和从随机数RN选择的位执行XOR运算来生成转换的偏移位OFF_C。例如，偏移转换器114对偏移位OFF的偏移位“000”(例如，D1)和从随机数选择的位(例如，“110”)执行XOR运算，以提供转换的多个数据位DB_C的转换的偏移位“110”(例如，D1)。转换的偏移位OFF_C(即，第二偏移位)指示转换的多个数据位DB_C的顺序(即，第二顺序)。
偏移转换器114可通过根据转换的偏移位OFF_C重新排列第一位D1至第八位D8来生成转换的多个数据位DB_C。在这个示例中，如图15中所示，转换的多个数据位DB_C以从分别与转换的多个数据位D2、D1、D4、D3、D6、D5、D8和D7对应的多个偏移数据位“111”至“000”的顺序重新排列。由于地址AD是“01”，因此地址解码器112将转换的多个数据位DB_C存储到第二寄存器122中。
恢复器113b接收随机数RN。恢复器113b通过使用从随机数RN选择的位，恢复第一信息I1至第四信息I4的转换的多个数据位DB_C的偏移位OFF，并根据恢复的偏移位OFF恢复多个数据位DB。
参照图3至图13描述的实施例根据混洗配置，通过调整将存储多个数据位DB的寄存器来调整将存储多个数据位DB的多个目标位存储装置。相比之下，参照图14和图15描述的实施例根据混洗配置，通过调整将存储在寄存器中的多个数据位DB的位置来调整将存储多个数据位DB的多个目标位存储装置。
图16示出根据本发明构思的实施例的外围块100d的框图。参照图16，外围块100d包括混洗器110d、特殊功能寄存器120和逻辑单元130。特殊功能寄存器120和逻辑单元130的配置和操作与参照图3所述的配置和操作相同。
混洗器110d包括地址解码器112、偏移转换器114a以及第一恢复器113_1至第四恢复器113_4。地址解码器112的配置和操作与参照图14所述的配置和操作相同。
偏移转换器114a接收地址AD、随机数RN和多个数据位DB。偏移转换器114a根据地址AD选择随机数RN中的多个位中的不同的位。偏移转换器114a根据从随机数RN选择的位将多个数据位DB转换为转换的多个数据位DB_C。
第一恢复器113_1至第四恢复器113_4接收从随机数RN选择的不同的位。当地址AD是“00”时，第一恢复器113_1接收选择的位；当地址AD是“01”时，第二恢复器113_2接收选择的位。当地址AD是“10”时，第三恢复器113_3接收选择的位；当地址AD是“11”时，第四恢复器113_4接收选择的位。第一恢复器113_1至第四恢复器113_4中的每个恢复器可根据从随机数RN选择的位，从相应的寄存器恢复转换的多个数据位DB_C的偏移。
图17示出应用根据第五示例的混洗配置的存储多个数据位DB的方法的示图。参照图16和图17，当地址AD是“00”时，偏移转换器114a使用从随机数RN选择的多个第一位RN_00对偏移位OFF进行转换。当地址AD是“01”时，偏移转换器114a使用从随机数RN选择的多个第二位RN_01对偏移位OFF进行转换。
当地址AD是“10”时，偏移转换器114a使用从随机数RN选择的多个第三位RN_10对偏移位OFF进行转换。当地址AD是“11”时，偏移转换器114a使用从随机数RN选择的多个第四位RN_11对偏移位OFF进行转换。选择的多个第一位RN_00至多个第四位RN_11可彼此不同。
与针对图15所述的类似，偏移转换器114a通过对多个数据位DB的所有的偏移位OFF和从随机数RN选择的位执行XOR运算来生成转换的多个数据位DB_C。例如，当地址AD是“00”时，偏移转换器114a对偏移位OFF的偏移位“000”(例如，D1)和从随机数RN选择的位(例如，“101”)执行XOR运算，以提供转换的多个数据位DB_C的转换的多个偏移数据位“101”(例如，D1)。如示出的，转换的多个数据位DB_C以从分别与转换的多个数据位D3、D4、D1、D2、D7、D8、D5和D6对应的多个偏移数据位“111”至“000”的顺序重新排列。
由于随机数RN的位根据地址AD被不同地选择，所以多个数据位DB可根据地址AD被不同地转换。在图17中示例被示为转换的多个数据位DB_C的第一位D1至第八位D8的排列顺序随着地址AD变化而变化。
当电力被供应给集成电路装置10(参照图1)或当集成电路装置10被重置时，随机数RN被更新。因此，当电力被供应给集成电路装置10(参照图1)或当集成电路装置10被重置时，第一位D1至第八位D8被重新排列的顺序随着地址AD而变化，因此，多个数据位DB的安全性可被进一步提高。
图18示出应用根据第六示例的混洗配置的存储多个数据位DB的方法的示图。与图17相比，偏移转换器114a对偏移位OFF的一部分(例如，最高有效位)执行XOR运算。偏移转换器114a可选择随机数RN的不同的位分别作为多个第一选择位RN_00至多个第四选择位RN_11。例如，当地址AD是“00”时，偏移转换器114a对偏移位OFF的最高有效位和随机数RN的位“0”(从左侧起的第二位)执行XOR运算，以提供如先前所述被重新排列的转换的多个数据位DB_C。
与参照图17描述的混洗配置相比，参照图18描述的混洗配置执行偏移位OFF的有限的转换。与执行图17的转换和恢复的偏移转换器114a和第一恢复器113_1至第四恢复器113_4相比，执行图18的转换和恢复的偏移转换器114a和第一恢复器113_1至第四恢复器113_4的复杂性、大小和制造成本被降低。
在如参照图14和图15描述的本发明构思的实施例中，有限的转换也可被应用到转换多个数据位DB而不管地址AD如何的示例。也就是说，图14中的偏移转换器114可对地址AD的至少一个位和随机数RN的位执行XOR运算。
图19示出根据本发明构思的实施例的外围块100e的框图。参照图19，外围块100e包括混洗器110e、特殊功能寄存器120和逻辑单元130。特殊功能寄存器120和逻辑单元130的配置和操作与参照图3所述的配置和操作相同。
混洗器110e包括地址转换器111、地址解码器112、第一恢复器113、偏移转换器114和第二恢复器115。地址转换器111的配置和操作与参照图3所述的配置和操作相同。偏移转换器114的配置和操作与参照图14所述的配置和操作相同。
除了转换的多个数据位DB_C被存储而不是多个数据位DB被存储之外，地址解码器112的配置和操作与参照图3描述的配置和操作相同。除了第一恢复器113的输出被传送到第二恢复器115之外，第一恢复器113的配置和操作与参照图3或图14描述的配置和操作相同。除了第二恢复器115的输入从第一恢复器113传送之外，第二恢复器115的配置和操作与参照图3或图14描述的第一恢复器113相同。
混洗器110e可根据混洗配置通过对地址AD进行转换并重新排列多个数据位DB，来调整将存储多个数据位DB的多个目标位存储装置。
地址转换器111和偏移转换器114可选择随机数RN的不同位。第一恢复器113可在与地址转换器111或偏移转换器114相同的位置选择随机数RN的位。第二恢复器115可在与偏移转换器114或地址转换器111相同的位置选择随机数RN的位。
图20示出根据本发明构思的实施例的外围块100f的框图。参照图20，外围块100f包括混洗器110f、特殊功能寄存器120a和逻辑单元130。特殊功能寄存器120a和逻辑单元130的配置和操作与参照图11所述的配置和操作相同。
混洗器110f包括地址转换器111、地址解码器112a、第一恢复器113a、偏移转换器114a和第二恢复器115_1至115_4。地址转换器111的配置和操作与参照图3所述的配置和操作相同。偏移转换器114a的配置和操作与参照图16所述的配置和操作相同。
除了转换的多个数据位DB_C被存储而不是多个数据位DB被存储之外，地址解码器112a的配置和操作与参照图11描述的配置和操作相同。除了第一恢复器113的输出被传送到第二恢复器115_1至115_4之外，第一恢复器113a的配置和操作与参照图3描述的第一恢复器113相同。
除了第二恢复器115_1至115_4的输入从第一恢复器113a被传送之外，第二恢复器115_1至115_4的配置和操作与参照图16描述的第一恢复器113_1至第四恢复器113_4的配置和操作相同。
混洗器110f可根据混洗配置通过对地址AD进行转换并重新排列多个数据位DB，来调整将存储多个数据位DB的多个目标位存储装置。多个目标位存储装置可从多个位存储装置选择，所述多个位存储装置的数量大于由地址AD标识的位存储装置的数量。
在上述实施例中，通过使用术语“块”来表示根据本发明构思的实施例的组件。“块”可用各种硬件装置(诸如，集成电路、专用IC(ASCI)、现场可编程门阵列(FPGA)和复杂可编程逻辑装置(CPLD))、软件(诸如，以硬件装置驱动的固件和应用)或硬件装置和软件的组合来实现。此外，“块”可包括用IC的半导体装置实现的电路或知识产权(IP)。
根据本发明构思，将存储多个数据位的位置由混洗配置指定，并且当重置操作被执行时混洗配置被调整。因此，具有提高的安全性的传送或接收多个数据位的集成电路装置和集成电路装置的操作方法被提供。
尽管已经参照本发明构思的示例性实施例描述了本发明构思，但是本领域普通技术人员应当清楚，在不脱离由所附权利要求阐述的本发明构思的精神和范围的情况下，可进行各种变化和修改。

Claims (20)

1.一种集成电路装置，包括：
多个寄存器，均包括两个或更多个位存储装置；
混洗器，被配置为：接收指示所述多个寄存器中的一个寄存器的地址和多个数据位，根据混洗配置和所述地址从所述多个寄存器的多个位存储装置之中选择将存储所述多个数据位的多个目标位存储装置，将所述多个数据位存储到所述多个目标位存储装置中，并根据所述混洗配置从所述多个目标位存储装置传送所述多个数据位；以及
逻辑单元，被配置为：接收从所述混洗器传送的所述多个数据位，并使用接收的所述多个数据位进行操作，
其中，所述混洗器被配置为：当重置操作被执行时调整所述混洗配置。
2.根据权利要求1所述的集成电路装置，其中，所述混洗器包括：
地址转换器，被配置为：接收所述地址并根据所述混洗配置从所述地址生成转换的地址；
地址解码器，被配置为：从所述多个寄存器之中选择由所述转换的地址指示的寄存器的多个位存储装置作为所述多个目标位存储装置，并将所述多个数据位传送到所述多个目标位存储装置；以及
恢复器，被配置为：根据所述混洗配置，将所述多个数据位从由所述转换的地址指示的所述寄存器传送到所述逻辑单元。
3.根据权利要求2所述的集成电路装置，其中，所述混洗配置包括包含两个或更多个位的随机数，
其中，所述地址转换器被配置为：通过对所述随机数的多个第一位和所述地址执行异或运算，从所述地址生成所述转换的地址。
4.根据权利要求3所述的集成电路装置，其中，所述逻辑单元包括分别与所述多个寄存器对应的多个输入，
其中，所述恢复器被配置为：根据所述随机数的所述多个第一位，从所述多个输入之中调整所述多个数据位将被传送到的输入。
5.根据权利要求2所述的集成电路装置，其中，所述混洗配置包括包含两个或更多个位的随机数，
其中，所述地址转换器被配置为：通过对所述随机数的至少一个第一位和所述地址的多个位的至少一个第二位执行异或运算，生成所述转换的地址。
6.根据权利要求1所述的集成电路装置，其中，所述混洗器包括：
地址转换器，被配置为：接收所述地址并根据所述混洗配置从所述地址生成转换的地址；
地址解码器，被配置为：当所述转换的地址满足所述混洗配置的虚设条件时，从所述多个寄存器之中选择未被分配到所述地址的范围的第一寄存器的多个第一位存储装置作为所述多个目标位存储装置，当所述转换的地址不满足所述虚设条件时，从所述多个寄存器之中选择由所述转换的地址指示的第二寄存器的多个第二位存储装置作为所述多个目标位存储装置，并将所述多个数据位传送到所述多个目标位存储装置；以及
恢复器，被配置为：根据所述混洗配置将所述多个数据位从所述第一寄存器和所述第二寄存器中的一个寄存器传送到所述逻辑单元。
7.根据权利要求6所述的集成电路装置，其中，所述混洗配置包括包含两个或更多个位的随机数，
其中，所述地址转换器被配置为：通过对所述随机数的多个第一位和所述地址执行异或运算从所述地址生成所述转换的地址，并且当所述转换的地址的值与所述随机数的多个第二位的值匹配时，确定所述虚设条件被满足。
8.根据权利要求1所述的集成电路装置，其中，所述混洗器包括：
偏移转换器，被配置为：通过根据所述混洗配置将以第一顺序排列的所述多个数据位以第二顺序重新排列来生成转换的多个数据位；
地址解码器，被配置为：从所述多个寄存器之中选择由所述地址指示的寄存器的多个位存储装置作为所述多个目标位存储装置，并将所述转换的多个数据位传送到所述多个目标位存储装置；以及
恢复器，被配置为：根据所述混洗配置从由所述地址指示的所述寄存器将所述转换的多个数据位恢复为所述多个数据位，并将恢复的多个数据位传送到所述逻辑单元。
9.根据权利要求8所述的集成电路装置，其中，所述混洗配置包括包含两个或更多个位的随机数，
其中，所述偏移转换器被配置为：
通过对指示所述多个数据位的所述第一顺序的多个第一偏移位和所述随机数的多个第一位执行异或运算来生成指示所述第二顺序的多个第二偏移位，
通过根据所述多个第二偏移位重新排列所述多个数据位从所述多个数据位生成所述转换的多个数据位。
10.根据权利要求8所述的集成电路装置，其中，所述混洗配置包括包含两个或更多个位的随机数，
其中，所述偏移转换器被配置为：
根据所述地址选择所述随机数的多个位中的多个第一位，
通过对指示所述多个数据位的所述第一顺序的多个第一偏移位和所述随机数的所述多个第一位执行异或运算来生成指示所述第二顺序的多个第二偏移位，以及
通过根据所述多个第二偏移位重新排列所述多个数据位从所述多个数据位生成所述转换的多个数据位。
11.根据权利要求8所述的集成电路装置，其中，所述混洗配置包括包含两个或更多个位的随机数，
其中，所述偏移转换器被配置为：
通过对指示所述多个数据位的所述第一顺序的多个第一偏移位的至少一个和所述随机数的至少一个第二位执行异或运算来生成指示所述第二顺序的多个第二偏移位，以及
通过根据所述多个第二偏移位重新排列所述多个数据位从所述多个数据位生成所述转换的多个数据位。
12.根据权利要求1所述的集成电路装置，其中，所述混洗器包括：
地址转换器，被配置为：接收所述地址并根据所述混洗配置从所述地址生成转换的地址；
偏移转换器，被配置为：通过根据所述混洗配置以第二顺序重新排列以第一顺序排列的所述多个数据位，生成转换的多个数据位；
地址解码器，被配置为：从所述多个寄存器之中选择由所述转换的地址指示的寄存器的多个位存储装置作为所述多个目标位存储装置，并将所述转换的多个数据位传送到所述多个目标位存储装置；以及
恢复器，被配置为：根据所述混洗配置从由所述转换的地址指示的所述寄存器将所述转换的多个数据位恢复为所述多个数据位，并将恢复的多个数据位传送到所述逻辑单元。
13.根据权利要求1所述的集成电路装置，其中，所述混洗器包括：
地址转换器，被配置为：接收所述地址并根据所述混洗配置从所述地址生成转换的地址；
偏移转换器，被配置为：通过根据所述混洗配置以第二顺序重新排列以第一顺序排列的所述多个数据位，生成转换的多个数据位；
地址解码器，被配置为：当所述转换的地址满足所述混洗配置的虚设条件时，从所述多个寄存器之中选择未被分配到所述地址的范围的第一寄存器的多个第一位存储装置作为所述多个目标位存储装置，当所述转换的地址不满足所述虚设条件时，从所述多个寄存器之中选择由所述转换的地址指示的第二寄存器的多个第二位存储装置作为所述多个目标位存储装置，并将所述转换的多个数据位传送到所述多个目标位存储装置；以及
恢复器，被配置为：根据所述混洗配置从所述多个目标位存储装置将所述转换的多个数据位恢复为所述多个数据位，并将恢复的多个数据位传送到所述逻辑单元。
14.根据权利要求1所述的集成电路装置，其中，所述混洗配置包括随机数，
其中，当重置操作被执行时，所述随机数被新生成。
15.一种集成电路装置，包括：
处理器核，被配置为：输出地址和包括两个或更多个数据位的密钥；
电源管理器，被配置为：当重置操作被执行时激活重置信号；
随机数生成器，被配置为：响应于所述重置信号生成随机数；以及
外围电路，被配置为：响应于所述地址和所述随机数存储所述密钥，并响应于所述密钥执行加密或解密，
其中，所述外围电路包括：
多个寄存器，均包括两个或更多个位存储装置；以及
混洗器，被配置为：根据所述地址和所述随机数从所述多个寄存器的多个位存储装置之中调整将存储所述密钥的多个目标位存储装置。
16.根据权利要求15所述的集成电路装置，其中，所述混洗器被配置为：通过对所述地址和所述密钥的所述两个或更多个数据位的顺序中的至少一个进行转换来调整所述多个目标位存储装置。
17.根据权利要求15所述的集成电路装置，其中，所述外围电路还包括：
逻辑单元，被配置为使用所述密钥执行加密或解密，
其中，所述混洗器被配置为：根据所述随机数将所述密钥从所述多个目标位存储装置传送到所述逻辑单元。
18.根据权利要求15所述的集成电路装置，其中，所述多个寄存器的所述多个位存储装置包括不被所述地址标识的虚设寄存器，
其中，所述虚设寄存器包括根据所述随机数被选择作为所述多个目标位存储装置的全部或部分的多个虚设位存储装置。
19.一种集成电路装置的操作方法，所述集成电路装置包括多个寄存器、混洗器和逻辑单元，所述操作方法包括：
响应于检测到的重置，由所述混洗器接收随机数；
由所述混洗器接收地址和多个数据位；
由所述混洗器根据所述随机数和所述地址，选择所述多个寄存器的多个位存储装置作为多个目标位存储装置；以及
由所述混洗器将所述多个数据位存储到所述多个目标位存储装置中。
20.根据权利要求19所述的操作方法，还包括：
由所述混洗器根据所述随机数将所述多个数据位从所述多个目标位存储装置传送到所述逻辑单元。
CN201910384577.XA 2018-05-09 2019-05-09 集成电路装置和集成电路装置的操作方法 Pending CN110472441A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0053296 2018-05-09
KR1020180053296A KR102510451B1 (ko) 2018-05-09 2018-05-09 집적 회로 장치 및 집적 회로 장치의 동작 방법

Publications (1)

Publication Number Publication Date
CN110472441A true CN110472441A (zh) 2019-11-19

Family

ID=66554135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910384577.XA Pending CN110472441A (zh) 2018-05-09 2019-05-09 集成电路装置和集成电路装置的操作方法

Country Status (5)

Country Link
US (1) US11341285B2 (zh)
EP (1) EP3573064B1 (zh)
JP (1) JP7327990B2 (zh)
KR (1) KR102510451B1 (zh)
CN (1) CN110472441A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115061731A (zh) * 2022-06-23 2022-09-16 摩尔线程智能科技(北京)有限责任公司 混洗电路和方法、以及芯片和集成电路装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116628770B (zh) * 2023-07-19 2023-11-28 北京芯驰半导体科技有限公司 芯片的数据保护方法、装置、芯片、电子设备及存储介质

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0470029A (ja) * 1990-07-09 1992-03-05 Hajime Kitagawa 暗号化アダプタ
JP2000029790A (ja) * 1998-07-15 2000-01-28 Matsushita Electric Ind Co Ltd データセキュリティシステム
US7130977B1 (en) 2002-04-18 2006-10-31 Advanced Micro Devices, Inc. Controlling access to a control register of a microprocessor
KR20050011181A (ko) 2003-07-22 2005-01-29 삼성전자주식회사 컨텐츠 저작권 보안 시스템 및 그 방법
JP2005338942A (ja) * 2004-05-24 2005-12-08 Freescale Semiconductor Inc レジスタユニット
US7606362B1 (en) 2005-01-25 2009-10-20 Altera Corporation FPGA configuration bitstream encryption using modified key
US20070124628A1 (en) * 2005-11-30 2007-05-31 Lsi Logic Corporation Methods of memory bitmap verification for finished product
IL187046A0 (en) 2007-10-30 2008-02-09 Sandisk Il Ltd Memory randomization for protection against side channel attacks
FR2956764B1 (fr) * 2010-02-19 2012-11-09 St Microelectronics Rousset Protection de registres contre des perturbations unilaterales
DE112010005842T8 (de) * 2010-10-05 2014-07-17 Hewlett-Packard Development Company, L.P. Verwürfeln einer Adresse und Verschlüsseln von Schreibdaten zum Speichern in einer Speichervorrichtung
JP5724387B2 (ja) * 2011-01-07 2015-05-27 大日本印刷株式会社 携帯装置及び動的データの格納位置変更方法
GB2489405B (en) * 2011-03-22 2018-03-07 Advanced Risc Mach Ltd Encrypting and storing confidential data
US9304944B2 (en) 2012-03-29 2016-04-05 Broadcom Corporation Secure memory access controller
FR2989504B1 (fr) 2012-04-12 2014-04-25 St Microelectronics Rousset Registre protege contre des attaques par injection de fautes
KR101977772B1 (ko) 2012-07-12 2019-05-13 삼성전자주식회사 데이터 처리 장치 및 이를 포함하는 보안 메모리 장치
US9213653B2 (en) 2013-12-05 2015-12-15 Intel Corporation Memory integrity
KR101665600B1 (ko) 2015-07-07 2016-10-12 국민대학교산학협력단 Ｅｃｃ 암호 알고리즘의 전력 충돌 공격 대응을 위한 장치 및 방법
US10210350B2 (en) 2015-08-10 2019-02-19 Samsung Electronics Co., Ltd. Electronic device against side channel attacks
US10061537B2 (en) * 2015-08-13 2018-08-28 Microsoft Technology Licensing, Llc Data reordering using buffers and memory
KR102028704B1 (ko) 2016-03-17 2019-10-07 한국전자통신연구원 전자기기에서 코드 삽입 공격으로부터 보호를 위한 메모리 운용 방법
CN108073353B (zh) * 2016-11-15 2020-04-14 华为技术有限公司 一种数据处理的方法及装置
US10824737B1 (en) * 2017-02-22 2020-11-03 Assa Abloy Ab Protecting data from brute force attack
CN108229215A (zh) * 2017-12-06 2018-06-29 杭州中天微系统有限公司 一种地址加扰的存储装置及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115061731A (zh) * 2022-06-23 2022-09-16 摩尔线程智能科技(北京)有限责任公司 混洗电路和方法、以及芯片和集成电路装置

Also Published As

Publication number Publication date
US11341285B2 (en) 2022-05-24
KR102510451B1 (ko) 2023-03-16
JP7327990B2 (ja) 2023-08-16
EP3573064B1 (en) 2024-05-29
EP3573064A1 (en) 2019-11-27
JP2019198071A (ja) 2019-11-14
KR20190128927A (ko) 2019-11-19
US20190347448A1 (en) 2019-11-14

Similar Documents

Publication Publication Date Title
Yu et al. A lockdown technique to prevent machine learning on PUFs for lightweight authentication
US10353638B2 (en) Security method and apparatus to prevent replay of external memory data to integrated circuits having only one-time programmable non-volatile memory
JP6267207B2 (ja) 物理的クローン不能関数として使用されるメモリから暗号化キーを生成するためのシステム
US8595273B2 (en) Hash algorithm using randomization function
CN104468089B (zh) 数据保护装置及其方法
US7496616B2 (en) Method, apparatus and system for resistance to side channel attacks on random number generators
US20080263117A1 (en) Initial seed management for pseudorandom number generator
EP2329622B1 (en) Message authentication code pre-computation with applications to secure memory
EP3465663B1 (en) Cryptographic device and memory based puf
EP2551837B1 (en) Random number generator, encryption device and recognition device
JP2017504838A (ja) 暗号アルゴリズムに対するサイドチャネル攻撃への対抗策
US10333708B1 (en) Hybrid random-number generator
KR20020008849A (ko) 견고한 난수 발생기
US8683217B2 (en) Device and method for transmitting data in an encrypted manner
US20210284703A1 (en) Encryption device and operation method thereof
US20030152221A1 (en) Sequence generator and method of generating a pseudo random sequence
van der Leest et al. Hardware intrinsic security to protect value in the mobile market
CN110472441A (zh) 集成电路装置和集成电路装置的操作方法
US20190386820A1 (en) Systems and methods implementing countermeasures to phase tracking attacks on ring oscillator based entropy sources
Gu et al. A modeling attack resistant deception technique for securing PUF based authentication
Fyrbiak et al. Combined HW-SW adaptive clone-resistant functions as physical security anchors
EP3512156A1 (en) Entanglement and recall system using physically unclonable function technology
US11295826B1 (en) OTP control logic with randomization for sensing and writing fuse values
Mars et al. Digitally Mutating NV-FPGAs into Physically Clone-Resistant Units
US11061996B2 (en) Intrinsic authentication of program code

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination