CN110430086A - 基于分时复用的tsv蜂窝单环结构、tsv蜂窝多环结构及容错方法 - Google Patents

Abstract

本发明公开了一种TSV蜂窝单环容错结构及容错方法、TSV蜂窝多环容错结构，TSV蜂窝单环容错结构分为上层Die2和下层Die1，下层Die1包含Routing路由模块，上层包括Rerouting路由模块；Routing路由模块与Rerouting路由模块间通过TSV蜂窝单环进行信号的传递，其中，TSV蜂窝单环由六个信号TSV组成，六个信号TSV呈六边形排列，位于六边形的六个顶点上；Routing路由模块的第i个输出端与第i个信号TSV、第(i+1)个信号TSV的输入端连接，第i个信号TSV、第(i+1)个信号TSV的输出端与Rerouting路由模块的第i个输入端连接，i为取值为0至5的整数，当i取值为5时，i+1的取值为1。在多个不连续的故障TSV的情况下正常工作。当最后一根TSV出现故障的时候，可以找到为其路由的TSV传输。

Description

基于分时复用的TSV蜂窝单环结构、TSV蜂窝多环结构及容错 方法

技术领域

本发明属于半导体技术领域，更具体地，本发明涉及一种基于分时复用的TSV蜂窝单环结构、TSV蜂窝多环结构及容错方法。

背景技术

上世纪六十年代以来，集成电路的制程以摩尔定律为规律持续减小，电路的性能以空前的速度提升，同时半导体的工艺逐渐逼近了物理极限，为了从另一个维度延续摩尔定律，将芯片在垂直方向上进行堆叠这一思路应运而生，这种堆叠方式会极大提高系统的集成程度，降低功耗，减小系统延时和互连线长度，且支持异构集成。

三维集成技术有着很好的应用前景，但目前仍存在很多问题，由于三维芯片使用硅通孔(ThroughSilicon Via)垂直进行绑定，比传统二维芯片更加复杂，且TSV的良率一直是影响三维芯片良率的重要因素，TSV良率每一个百分点的下降都会对三维芯片良率造成非常大的负面影响，并且随着堆叠层数的增加，三维芯片的良率损失会呈现指数级上升。因此如何有效的容忍 TSV故障，提升芯片的良率，成为了一个重要课题。

理想情况下，三维芯片的容错设计可以给每根TSV都配备冗余TSV，这样即可轻易实现100％的修复率，但这样的冗余设计会产生大量无用的空闲冗余TSV。且TSV的面积开销巨大，芯片设计中无法承受1：1的冗余比，因此一般按照一定比例设计少量冗余TSV进行复用，若确定TSV有故障，即通过上层和下层的路由模块对信号进行传输路线的规划(路由和重路由) 步骤，对于冗余设计需要考虑多种约束条件，尽可能在开销和修复率之间寻找平衡点。印度理工学院Reddy等人基于开销的约束下，提出了一种基于时分复用TDMA(TimeDivision Multiple Access)的一维单向冗余结构，信号 TSV呈线性方式排列，该方法通过在时间维度复用信号TSV且不使用冗余 TSV的方法，降低了面积开销和硬件开销；采用时分复用(TDMA)的方案直接使用复用功能TSV或信号TSV的方法，直接弃用冗余TSV，极大降低了面积开销，但一维单向容错路由设计在整体冗余的成功率上依然存在不足的问题。

发明内容

本发明提供一种基于分时复用的TSV蜂窝单环结构，旨在提高冗余的成功率。

本发明是这样实现的，一种基于分时复用的TSV蜂窝单环结构，所述结构分为上层Die2和下层Die1，下层Die1包含Routing路由模块，上层包括Rerouting路由模块；其中，Routing路由模块与Rerouting路由模块间通过TSV蜂窝单环进行信号的传递，其中，TSV蜂窝单环由六个信号TSV组成，六个信号TSV呈六边形排列，位于六边形的六个顶点上；

Routing路由模块的第i个输出端与第i个信号TSV、第(i+1)个信号 TSV的输入端连接，第i个信号TSV、第(i+1)个信号TSV的输出端与 Rerouting路由模块的第i个输入端连接；

i为取值为0至5的整数，当i取值为5时，i+1的取值为1，第(i+1) 个信号TSV为第i个信号TSV在路由方向的下一个信号TSV。

进一步的，所述结构还包括：

设于下层Die1的计时器1及测试结果模块1，计时器1与及测试结果模块1连接，设于上层Die2的计时器2及测试结果模块2，计时器2与测试结果模块2连接；

设于六个信号TSV中心位置的同步时针TSV，同步时针TSV连接计时器1及计时器2。

本发明是这样实现的，一种基于分时复用的TSV蜂窝单环的容错方法，所述方法具体包括如下步骤：

S1、将第i位信号输入Routing路由模块的第i位，检测第i个信号TSV 是否故障，i的取值为0至5的整数，当i取值为5时，i+1取值为1；

S2、若检测结果为否，执行步骤S3，若检测结果为是，则执行步骤S4；

S3、第i位信号通过第i个信号TSV送入Rerouting路由模块，由Rerouting 路由模块的第i位输出；

S4、检测第(i+1)个信号TSV是否故障，若检测结果为否，则第i位信号通过第(i+1)个信号TSV送入Rerouting路由模块，由Rerouting路由模块的第i位输出。

本发明是这样实现的，一种基于分时复用的TSV蜂窝多环结构，所述结构包括分为上层Die2和下层Die1，下层Die1包含Routing路由模块，上层包括Rerouting路由模块；其中，Routing路由模块与Rerouting路由模块间通过TSV蜂窝多环进行信号的传递，其中，TSV蜂窝多环由N个TSV蜂窝单环耦合而成，N个TSV蜂窝单环呈m行排列，每行排列m个或m+1 个TSV蜂窝单环，其中TSV蜂窝单环由六个信号TSV组成，六个信号TSV呈六边形排列，且位于六边形的六个顶点上；

信号TSV包括耦合信号TSV及非耦合信号TSV，一个耦合信号TSV 参与2个或3个TSV蜂窝单环的组成，非耦合信号TSV只参与一个TSV蜂窝单环的组成，耦合信号TSV在关联TSV蜂窝单环的i取值不同；

Routing路由模块输出端的数量、Rerouting路由模块的输入端数量与信号TSV的数量相等，在第s个TSV蜂窝单环中，Routing路由模块的输出端与对应的信号TSV及路由方向上的下一信号TSV连接，最后一个输出端与最后一个信号TSV及首个信号TSV连接，Rerouting路由模块的输入端与对应的信号TSV及路由方向上的下一信号TSV的输出端连接，最后一个输入端与最后一个信号TSV及首个信号TSV连接。

进一步的，所述结构还包括：

设于下层Die1的计时器1及测试结果模块1，计时器1与及测试结果模块1连接，设于上层Die2的计时器2及测试结果模块2，计时器2与测试结果模块2连接；

设于任一TSV蜂窝单环中心的同步时针TSV，同步时针TSV连接计时器1及计时器2。

本发明提出了一种针对TSV阵列的内建自修复架构，该结构采用六边形蜂窝阵列进行排布，阵列内部每个蜂窝单环独立并行工作，环内部的每根 TSV串行工作，该结构相较于传统一维时分复用TSV冗余结构在故障覆盖率上有较大提升。

附图说明

图1为本发明实施例提供的基于分时复用的TSV蜂窝单环容错方法流程图；

图2为本发明实施例提供的基于分时复用的矩形TSV阵列与蜂窝TSV 阵列对比图；

图3为本发明实施例提供的环形TSV阵列与故障时重路由路径图；

图4为本发明实施例提供的基于时分复用TSV蜂窝单环结构示意图；

图5为本发明实施例提供的蜂窝“三环”TSV分布示意图；

图6为本发明实施例提供的Die1路由模块示意图；

图7为本发明实施例提供的Die2重路由模块示意图；

图8为本发明实施例提供的基于时分复用TSV蜂窝三环结构示意图；

图9为本发明实施例提供的实验Top-Down图；

图10为本发明实施例提供的蜂窝拓扑阵列中公用TSV的分布图；

图11为本发明实施例提供的一维阵列与不同规模的蜂窝阵列修复率的比较图；

图12为本发明实施例提供的一维阵列与蜂窝结构单组面积开销对比图；

图13为本发明实施例提供的64TSV阵列中一维阵列与蜂窝结构面积开销对比图。

具体实施方式

下面对照附图，通过对实施例的描述，对本发明的具体实施方式作进一步详细的说明，以帮助本领域的技术人员对本发明的发明构思、技术方案有更完整、准确和深入的理解。

图4为本发明实施例提供的基于分时复用的TSV蜂窝单环结构示意图，该结构分为上层Die2和下层Die1，下层Die1包含Routing路由模块，上层包括Rerouting路由模块；其中，Routing路由模块与Rerouting路由模块间通过TSV蜂窝单环进行信号的传递；该TSV蜂窝单环由六个首尾连接的信号TSV组成，六个信号TSV呈六边形排列，且位于六边形的六个顶点上；

Routing路由模块的六个输出端与六个信号TSV对应，Routing路由模块的第i个输出端与第i个信号TSV、第(i+1)个信号TSV的输入端连接，i为取值为0至5的整数，Routing路由模块的第5个输出端与第5个信号 TSV、第1个信号TSV的输入端连接，第(i+1)个信号TSV为第i个信号 TSV在路由方向的下一个信号TSV；

Rerouting路由模块的六个输入端与六个信号TSV对应，Rerouting路由模块的第i个输入端与第i个信号TSV、第(i+1)个信号TSV的输出端连接，Rerouting路由模块第5个输入端与第5个信号TSV、第1个信号TSV 的输出端连接。

本发明实施例提供的时分复用的二维环形结构，整个系统分为下层Die1 和上层Die2两层，由下层Die1的Routing路由模块和上层Die2的Rerouting 重路由模块组成，层间由信号TSV进行连接，信号TSV路由路径收尾相接，可以解决在一维单向路由结构中，每组均存在最后一根信号TSV若出现故障无法被容错的问题。将TSV的排布方式设计为六边形，相比于矩形设计而言，每组中信号TSV的个数从4个提升到6个，在信号TSV总数不变的情况下以减少组数，同时利用蜂窝结构进行信号TSV排布。表1为矩形TSV 排布与蜂窝结构TSV排布的面积开销比较，p为图2中相邻信号TSV的最小间距(minimum pitch)。通过表1可以得到结论，从单个结构来做比较，矩形阵列排布有5根TSV，蜂窝阵列有7根TSV，就单个TSV的面积开销来比较，二者面积开销比为1：0.925。因此在相同的面积开销中，蜂窝排布方式可以容纳更多的TSV。

表1矩形和蜂窝排布对比(p是相邻TSV间的最小间距)

在本发明实施例中，该结构还包括：

设于下层Die1的计时器1及测试结果模块1，计时器1与及测试结果模块1连接，设于上层Die2的计时器2及测试结果模块2，计时器2与测试结果模块2连接；设于六个信号TSV中心位置的同步时针TSV，同步时针TSV 连接计时器1及计时器2。

不同于一维结构仅在下层放置计数器和测试结果寄存器，本发明在下层 Die1和上层Die2双置测试结果模块，这样做的好处是无需再从下层Die1将测试结果和计数信号传到上层Die2，即可以使用同步时钟信号CLK替代 doubleTSV结构。功能TSV作为CLK，图4中心黑色TSV为该结构中的同步时钟TSV以确保上下模块计数器同步计数，在同一时隙内处理相同的数据。

在图4中，黑色菱形表示输入信号，首先由下层input signals处输入 TDMA模块，在output signals处一次一位的输出，由一个counter计数器进行计时，counter将分配6个时隙分别为000、001、010、011、100、101，在6个时隙内将6位信号分别送入下层Die1的Routing路由模块。在所有 TSV都为无故障的情况下，信号0被送到Routing路由模块的输出端0，信号1被送到输出端1，信号2被送到输出端2，以此类推。这6位输出端分别与6根信号TSV相连接。当某跟信号TSV出现故障(此处以TSV1发生故障举例说明，如图3)，那么第0号信号依旧在第0时隙被TSV0送到第0 位输出端；但由于TSV1出现故障，因此与之连接的输出端1无法使用，信号1只有在时隙1被TSV2送到输出端2；信号2在时隙2继续被TSV2送到输出端2；信号3在时隙3被TSV3送到输出端3，以此类推，直至第5 信号在时隙5时被TSV5送到输出端5；需要额外说明的是，环形结构中，TSV5如果发生故障，那么信号5将在时隙5时被TSV0送到输出端0。即如图4中右下方蜂窝单环所示，这样即成功解决了每组中最后一根信号TSV无法被容错的问题；由于整个路由模块分时隙工作，在1个时隙内只有1根信号TSV工作，在因此路由模块中的信号传输并不会产生时隙上的冲突，即在此例中，即使输出端1或者输出端0被使用了两次，但2次使用被分配在不同的时隙内。整个Routing路由模块对于故障信号TSV的冗余方式是 0-5循环，直观来看，呈顺时针方向。

Routing路由模块的输出端直接与信号TSV按照相同编号相连接，信号被从Routing路由模块送出之后将通过信号TSV进入图4中的上层Die2，进入上层Die2上的Rerouting重路由模块。

此模块的重路由方向与下层Die1中的路由模块相反，以下详细说明，首先分析所有信号TSV均无故障的情况，由下层Die1经由信号TSV送来的信号在不同时隙被分别送到Rerouting重路由模块的0-5号输入端，并且在时隙0-5之间被对应送到0-5号输出端。当某信号TSV出现故障时(如图3 所示，以第1和第5根信号TSV发生故障举例说明)，由TSV0进入上层 Die2Rerouting重路由模块的信号使用输出端0输出；由TSV2进入上层Die2 重路由模块的信号使用第1号输出端输出(由于TSV1故障，下层原本应使 TSV1的信号借用了信号TSV2进入上层Die2重路由模块)；由TSV3进入上层Die2重路由模块的信号使用输出端3输出；以此类推；最后由TSV0 进入上层Die2重路由模块的信号使用输出端5输出(由于TSV5故障，下层原本应使用TSV5的信号借用了TSV0进入上层Die2重路由模块)。整个路由模块的路由路径是5-4-…-0循环，直观来看，呈逆时针方向，如图4。

图1为本发明实施例提供的基于分时复用的TSV蜂窝单环容错方法流程图，该方法具体包括如下步骤：

S1、将第i位信号输入下层的Routing路由模块的第i位，检测第i个信号TSV是否故障，i的取值为0至5的整数，当i取值为5时，i+1取值为1；

S2、若检测结果为否，执行步骤S3，若检测结果为是，则执行步骤S4；

S3、第i位信号通过第i个信号TSV送入上层Rerouting路由模块，由上层Rerouting路由模块的第i位输出；

S4、检测第(i+1)个信号TSV是否故障，若检测结果为否，则第i位信号通过第(i+1)个信号TSV送入上层Rerouting路由模块，由上层Rerouting 路由模块的第i位输出。

“蜂窝单环”容错结构可以在TSV全部正常、有一个故障TSV、有多个不连续的故障TSV的情况下正常工作。并且当最后一根TSV(TSV5)出现故障的时候，可以找到为其路由的TSV传输。

由于六边形具有稳定的对称性，在单环基础上很容易进行多环拓扑，因此得到多环蜂窝结构，图5为TSV阵列中的拓扑蜂窝结构，每组TSV数目为六根，并且共享相邻的TSV。且由于分配时隙的时钟信号可以复用，组与组之间公用TDMA模块，这种类蜂窝的排布方式，可以使TSV的排布更加紧致。在本发明实施例中，基于分时复用的TSV蜂窝多环容错结构包括分为上层Die2和下层Die1，下层Die1包含Routing路由模块，上层包括 Rerouting路由模块；其中，Routing路由模块与Rerouting路由模块间通过 TSV蜂窝多环进行信号的传递，其中，TSV蜂窝多环由N个TSV蜂窝单环耦合而成，N个TSV蜂窝单环呈m行排列，每行排列m个或m+1个TSV 蜂窝单环，其中TSV蜂窝单环由六个信号TSV组成，六个信号 TSV呈六边形排列，且位于六边形的六个顶点上；

信号TSV包括耦合信号TSV及非耦合信号TSV，一个耦合信号TSV 参与2个或3个TSV蜂窝单环的组成，非耦合信号TSV只参与一个TSV蜂窝单环的组成，耦合信号TSV在关联TSV蜂窝单环的i取值不同，本发明实施例中，关联TSV蜂窝单环为耦合信号TSV参构成的TSV蜂窝单环。

Routing路由模块输出端的数量、Rerouting路由模块的输入端数量与信号TSV的数量相等，在第s(s≤N)个TSV蜂窝单环中，Routing路由模块的输出端与对应的信号TSV及路由方向上的下一信号TSV连接，最后一个输出端与最后一个信号TSV及首个信号TSV连接，Rerouting路由模块的输入端与对应的信号TSV及路由方向上的下一信号TSV的输出端连接，最后一个输入端与最后一个信号TSV及首个信号TSV连接。

图8为本分明实施例提供的基于分时复用的TSV蜂窝三环结构示意图，为了便于说明，仅示出与本发明实施例相关的部分。

该结构中的路由模块接收一个18位的信号，并分配至耦合好的蜂窝环， (三个未耦合的蜂窝环有18个节点，耦合之后由于有公用节点，所以节点数减少为13个)并压缩为一个13位的信号，分别分时隙输入到对应编号0 到12的TSV，传输至上层重路由模块后，再将13位的信号通解压缩为一个 18位的信号以供输出。最终完成所有信号通过TSV传输线从下层到上层传输的操作。以下对“蜂窝三环”结构中的路由模块和重路由模块进行介绍。

Die1的路由模块如图6所示，18位输入信号在进入路由模块之前，首先被分割成3组蜂窝，分为0-5、6-11、12-17，每组6位信号。这些信号被送到下层路由模块的输出端，即图5中与信号相连接的方框，输出端与相同编号的TSV直接连接。由于相邻环有共享的TSV，因此两个蜂窝环之间的相邻位置的信号需要通过数据选择器传输到输出端。在图中显示为signal2 和signal6公用2号输出端，signal4和signal12公用4号输出端，signal10和signal14公用9号输出端，signal3、signal11和signal13公用3号输出端。

在时隙0时，图6中1号蜂窝的信号0，2号蜂窝的信号6和3号蜂窝的信号12，被分别送到输出端0、2和4；在时隙1时，信号1、7、13被分别送到输出端1、6、3；在时隙2时，信号2、8、14，被分别送到输出端2、 7、9；依次类推。最终从路由模块的输出端输出，所有输出端与TSV按照相同的编号一一对应连接，形成如图5的TSV蜂窝三环。若出现故障TSV，“三环”中的每个单环内部对于故障TSV的路由方式与上文“单环”结构完全一致，此处以三环中的1号TSV故障说明，如图6中箭头所示，此时信号1 首先进入路由模块，然后经由输出端1传送至输出端2，输出至TSV2，具体走线路径在图3中已详细标注。

通过TSV进入上层之后，信号被直接送到重路由模块的输入端，具体表示为图7，其中的输入端与图5中的TSV按照编号一一对应，信号由13 位TSV传输至13位输入端，并和18位输出端连接，其中图7中输入端2 分别与输出信号signal2和signal6连接；输入端3分别与signal1、signal11 和signal13连接；输入端4分别与signal4和signal12连接；输入端9分别与 signal10和signal14连接。

在时隙0时，图7中的重路由模块输入端0、2、4的信号，被分别送到 1号蜂窝的输出信号signal0、2号蜂窝的输出信号6和3号蜂窝的输出信号 12；时隙1时，重路由模块输入端1、6、3的信号，被分别送到1号蜂窝的输出信号signal1、2号蜂窝的输出信号7和3号蜂窝的输出信号13；时隙2 时，重路由模块输入端2、7、9的信号，被分别送到1号蜂窝的输出信号signal2、2号蜂窝的输出信号8和3号蜂窝的输出信号14；依次类推。若出现故障TSV，三环中的每个单环内部对于故障TSV的重路由方式与“单环”结构完全一致。此处以三环中的TSV1出现故障说明，如图7中箭头所示，此时由TSV传输来的信号首先进入重路由模块输入端2，然后经由输出端2 传送至输出端1，输出至TSV1，具体走线路径在图3中已详细标注。

由于两层Die上都只需一个counter，所以只需一根时钟TSV即可满足 die2上的所有重路由模块所需的时钟信号，其余蜂窝中心点的位置可以根据具体情况用于插入接地TSV散热TSV等。在本发明实施例中，该结构还包括：

设于下层Die1的计时器1及测试结果模块1，计时器1与及测试结果模块1连接，设于上层Die2的计时器2及测试结果模块2，计时器2与测试结果模块2连接；

设于任一TSV蜂窝单环中心的同步时针TSV，同步时针TSV连接计时器1及计时器2。

本发明基于时分复用的思想提出了一种针对TSV阵列的内建自修复架构，该结构采用六边形蜂窝阵列进行排布，阵列内部每个蜂窝单环独立并行工作，环内部的每根TSV串行工作，该结构相较于传统一维时分复用TSV 冗余结构在故障覆盖率上有较大提升；在单阵列中对于多个故障的故障覆盖率提升分别达到了25％至70％，对于大规模拓扑阵列的故障覆盖率提升达到了85.2％。并且在大规模拓扑阵列中，面积开销相较于一维时分复用结构有所下降，在64TSV阵列中，蜂窝拓扑结构比一维时分复用的面积开销降低 10.4％。

实验结果与分析

本实验使用Verilog HDL编程语言在ISE14.7以及modelsim实验平台上搭建实验所需的TSV冗余容错结构控制器配置电路；将构建好的控制器结构下载到Virtex 6FPGA开发板上进行实验；最后使用DC工具在基于TSMC 45nm标准单元库下对所提方法的面积，功耗等信息作出分析，如图9所示。

为实验的顺利进行，需要对该蜂窝容错结构进行TOP-DOWN的划分，得到五个独立的子模块，分别为计数器counter；下层TDMA模块，故障注入模块和路由模块统一作为Routing_die1；上层故障注入模块，重路由模块 ReRouting_die2；蜂窝环之间的公用双TSV关键节点信号分配模块 Critical_Seciton_2以及公用三TSV关键节点信号分配模块Critical_Seciton _3，这两个模块实际起2-1MUX和3-1MUX的作用。在实际例化过程中，counter模块被使用两次，Routing_die1和ReRouting_die2模块的数量等于蜂窝环的实际数量，Critical_Seciton_2和Critical_Seciton_3模块的位置和数量取决于具体TSV阵列中公用TSV的种类和位置。

对于大规模拓扑采用蜂窝阵列进行实验，大规模阵列需要考虑蜂窝环之间公用TSV的分配，如图10所示，整个阵列的外侧都是普通节点，无需公用；内侧第一层的节点被两个蜂窝环进行共享，需要使用2-1MUX对信号进行分配；阵列内的节点被三个环共享，需要使用3-1MUX对信号进行分配。

图11分别表示了一维TDMA冗余结构、蜂窝单环以及三环分别在0-3 个故障下的故障覆盖率分析。可以看出蜂窝TDMA结构的修复率较一维TDMA结构均有优势，这是由于一维单向的TDMA结构不能解决每组最后一根TSV路由的路径问题，在此基础上，蜂窝三环的故障覆盖率也高于蜂窝单环，并且故障覆盖率随着阵列规模的持续扩大而提高。

表2小规模阵列中一维与蜂窝结构硬件开销对比

表3大规模阵列中一维与蜂窝结构硬件开销对比

表2为在单个TSV组中，一维TDMA与蜂窝TDMA的硬件开销对比。一维TDMA单组4根信号TSV，蜂窝TDMA结构单组容纳6根信号TSV，表3表示规模为1000的一维TDMA阵列与规模为1014(包含201个相互耦合的蜂窝环)的蜂窝TSV阵列硬件开销对比。其中蜂窝冗余结构的TSV组数、功能TSV个数相较一维冗余结构明显减少。蜂窝冗余结构对于大规模阵列仅需上下层各1个counter，而一维冗余结构的counter数量和TSV组数成正比。C_S_2和C_S_3为蜂窝之间耦合的模块，数量如表格所示。这得益于TDMA容错的思想以及经过简化的蜂窝模块设计，去除大量功能TSV、冗余TSV和计数器意味着舍弃了大量硬件开销。

用相同的工艺库复现了一维TDMA的RTL级电路控制器并在综合之后得出了实验结果，并以此进行对比。

实验中使用10μm直径的TSV，单根TSV的面积开销为100μm²。一维结构包含4根信号TSV与2根功能TSV，共6根。蜂窝结构包含6根信号TSV 与1根功能TSV，共7根。图12表示这两种结构在单组情况下的面积开销，在单组TSV结构中，由于路由和重路由模块的不同，可以得出尽管蜂窝结构的面积开销比一维TDMA结构的面积开销大，建立在二者单组TSV数量和修复率不同的基础上。

虽然单组结构蜂窝结构的面积开销大于一维TDMA结构，但当我们将结构拓扑增大到64信号TSV阵列中时，如图13，由于蜂窝结构单组TSV 数量大于一维TDMA结构，并且每组均有2根功能TSV，可以看出一维 TDMA阵列结构的面积开销大于蜂窝结构，并且差距会继续随着阵列的增大而持续增大。

上面结合附图对本发明进行了示例性描述，显然本发明具体实现并不受上述方式的限制，只要采用了本发明的方法构思和技术方案进行的各种非实质性的改进，或未经改进将本发明的构思和技术方案直接应用于其它场合的，均在本发明的保护范围之内。

Claims (5)

1.一种基于分时复用的TSV蜂窝单环结构，其特征在于，所述结构分为上层Die2和下层Die1，下层Die1包含Routing路由模块，上层包括Rerouting路由模块；其中，Routing路由模块与Rerouting路由模块间通过TSV蜂窝单环进行信号的传递，其中，TSV蜂窝单环由六个信号TSV组成，六个信号TSV呈六边形排列，位于六边形的六个顶点上；

Routing路由模块的第i个输出端与第i个信号TSV、第(i+1)个信号TSV的输入端连接，第i个信号TSV、第(i+1)个信号TSV的输出端与Rerouting路由模块的第i个输入端连接，

i为取值为0至5的整数，当i取值为5时，i+1的取值为1，第(i+1)个信号TSV为第i个信号TSV在路由方向的下一个信号TSV。

2.如权利要求1所述基于分时复用的TSV蜂窝单环结构，其特征在于，所述结构还包括：

设于下层Die1的计时器1及测试结果模块1，计时器1与及测试结果模块1连接，设于上层Die2的计时器2及测试结果模块2，计时器2与测试结果模块2连接；设于六个信号TSV中心位置的同步时针TSV，同步时针TSV连接计时器1及计时器2。

3.一种基于权利要求1或2所述基于分时复用的TSV蜂窝单环结构的容错方法，其特征在于，所述方法具体包括如下步骤：

S1、将第i位信号输入Routing路由模块的第i位，检测第i个信号TSV是否故障，i的取值为0至5的整数，当i取值为5时，i+1取值为1；

S2、若检测结果为否，执行步骤S3，若检测结果为是，则执行步骤S4；

S3、第i位信号通过第i个信号TSV送入Rerouting路由模块，由Rerouting路由模块的第i位输出；

S4、检测第(i+1)个信号TSV是否故障，若检测结果为否，则第i位信号通过第(i+1)个信号TSV送入Rerouting路由模块，由Rerouting路由模块的第i位输出。

4.一种基于分时复用的TSV蜂窝多环结构，其特征在于，所述结构包括分为上层Die2和下层Die1，下层Die1包含Routing路由模块，上层包括Rerouting路由模块，Routing路由模块与Rerouting路由模块间通过TSV蜂窝多环进行信号的传递，其中，TSV蜂窝多环由N个如权利要求1所述的TSV蜂窝单环耦合而成，N个TSV蜂窝单环呈m行排列，每行排列m个或m+1个TSV蜂窝单环，其中

信号TSV包括耦合信号TSV及非耦合信号TSV，耦合信号TSV参与2个或3个TSV蜂窝单环的组成，耦合信号TSV在不同TSV蜂窝单环的i取值不同，非耦合信号TSV只参与一个TSV蜂窝单环的组成；

Routing路由模块输出端的数量、Rerouting路由模块的输入端数量与信号TSV的数量相等，在第s个TSV蜂窝单环中，Routing路由模块的输出端与对应的信号TSV及路由方向上的下一信号TSV连接，最后一个输出端与最后一个信号TSV及首个信号TSV连接，Rerouting路由模块的输入端与对应的信号TSV及路由方向上的下一信号TSV的输出端连接，最后一个输出端与最后一个信号TSV及首个信号TSV连接。

5.如权利要求4所述基于分时复用的TSV蜂窝多环结构，其特征在于，所述结构还包括：

设于下层Die1的计时器1及测试结果模块1，计时器1与及测试结果模块1连接，设于上层Die2的计时器2及测试结果模块2，计时器2与测试结果模块2连接；设于任一TSV蜂窝单环中心的同步时针TSV，同步时针TSV连接计时器1及计时器2。