CN110429803A - 驱动电路和逆变电源 - Google Patents

Abstract

本发明公开了一种驱动电路和逆变电源，该驱动电路包括：脉宽控制模块和主驱动模块；脉宽控制模块的脉宽信号输入端与主驱动模块的第一脉冲信号输入端电连接，均用于接收第一脉冲信号；脉宽控制模块的脉宽信号输出端与主驱动模块的第二脉宽信号输入端电连接，脉宽控制模块将第一脉冲信号转换为第二脉冲信号，并输出至主驱动模块；主驱动模块用于根据第一脉冲信号和第二脉冲信号生成第三脉冲信号，第三脉冲信号由主驱动模块的输出端输出；其中，第三脉冲信号的脉宽由第一脉冲信号和第二脉冲信号决定。本发明实施例提供的技术方案，可使驱动电路向BOOST主回路提供的驱动信号(即第三脉冲信号)与BOOST主回路的工作频率适配。

Description

驱动电路和逆变电源

技术领域

本发明实施例涉及逆变焊接与切割电源控制技术领域，尤其涉及一种驱动电路和逆变电源。

背景技术

随着逆变式焊接与切割电源的广泛应用，逆变电源对电网产生的电流畸变问题显得更加突出，有源功率因数校正(Power Factor Correction,PFC)技术是其中最有效的解决方法之一。

通常，在高输入电网电压(如575Vac的单相或三相电网电压)条件下，标准BOOST主回路输出电压可设计成高达950V以上的+BUS电压输出。此时，BOOST主回路中的功率管需耐压1200V以上；或者采用复杂的拓扑结构来降低功率管的耐压要求，以达到选用耐压600V左右的MOSFET管或高速IGBT管。在此，高压大功率的绝缘栅双极型晶体管(Insulated GateBipolar Transistor，IGBT)可作为功率管。但是，高压大功率IGBT的关断时间较长，工作频率较低；将有源PFC技术集成到逆变电源中时，标准BOOST主回路(也可称为升压斩波器)的工作频率与标准有源PFC芯片的高脉冲占空比难以匹配。

发明内容

本发明实施例提供一种驱动电路和逆变电源，以使驱动电路的脉冲宽度与BOOST主回路中IGBT的关断时间相匹配，以利于将标准BOOST主回路与标准有源PFC芯片集成设置在逆变电源中。

本发明实施例提出一种驱动电路，该驱动包括：脉宽控制模块和主驱动模块；

所述脉宽控制模块包括脉宽信号输入端和脉宽信号输出端，所述主驱动模块包括第一脉冲信号输入端、第二脉宽信号输入端和输出端；

所述脉宽控制模块的脉宽信号输入端与所述主驱动模块的第一脉冲信号输入端电连接，均用于接收第一脉冲信号；

所述脉宽控制模块的脉宽信号输出端与所述主驱动模块的第二脉宽信号输入端电连接，所述脉宽控制模块将第一脉冲信号转换为第二脉冲信号，并输出至所述主驱动模块；

所述主驱动模块用于根据所述第一脉冲信号和所述第二脉冲信号生成第三脉冲信号，所述第三脉冲信号由所述主驱动模块的输出端输出；

其中，所述第一脉冲信号包括依次交替的第一电平信号和第二电平信号，所述第二脉冲信号包括依次交替的第三电平信号和第四电平信号，所述第三脉冲信号包括依次交替的第五电平信号和第六电平信号；所述第五电平信号为所述驱动电路输出的使能信号，所述第五电平信号持续的时间为所述第一电平信号被所述第三电平信号覆盖的时间，所述第六电平信号持续的时间至少为所述第四电平信号持续的时间。

进一步地，所述脉宽控制模块包括时基集成芯片。

进一步地，所述时基集成芯片的型号为NE555芯片；

所述脉宽控制模块还包括第一电阻和第一电容；

所述第一电阻的第一端、所述第一电容的第一端、所述NE555芯片的第六引脚以及第七引脚均电连接；所述第一电阻的第二端与所述NE555芯片的第八引脚均与第一电源电连接；所述第一电容的第二端接地。

进一步地，所述脉宽控制模块还包括第二电容、第三电容、第四电容、第二电阻和第三电阻；

所述NE555芯片的第五引脚通过所述第二电容接地，所述第一电源通过所述第三电容接地；

所述NE555芯片的第一引脚接地；

所述NE555芯片的第二引脚、所述第四电容的第一端与所述第三电阻的第一端均电连接，所述第三电阻的第二端与所述NE555芯片的第四引脚均电连接至第二电源，所述第四电容的第二端与所述第二电阻的第一端电连接，所述第二电阻的第二端与所述脉宽控制模块的脉冲信号输入端电连接。

进一步地，所述主驱动模块包括光驱动子模块。

进一步地，所述光驱动子模块包括驱动光耦；

所述主驱动模块还包括第一开关管；

所述第一开关管的输入端与所述驱动光耦的第二引脚均与所述主驱动模块的第一脉冲信号输入端电连接，所述第一开关管的控制端与所述主驱动模块的第二脉冲信号输入端电连接，所述第一开关管的输出端与所述驱动光耦的第三引脚均接地；

所述驱动光耦仅在所述第一脉冲信号为所述第一电平信号，且所述第二脉冲信号为所述第三电平信号时导通。

进一步地，所述主驱动模块还包括第四电阻、第五电阻、第六电阻、第七电阻、第二开关管以及第三开关管；

所述第四电阻的第一端与所述主驱动模块的第一脉冲信号输入端电连接，所述第四电阻的第二端与所述第一开关管的输入端以及所述驱动光耦的第二引脚均电连接；

所述第五电阻的第一端与所述主驱动模块的第二脉冲信号输入端电连接，所述第五电阻的第二端与所述第一开关管的控制端电连接；

所述第六电阻的第一端与所述驱动光耦的第六引脚以及第七引脚电连接，所述第六电阻的第二端与所述第二开关管的控制端以及所述第三开关管的控制端电连接；

所述驱动光耦的第八引脚以及第二开关管的输入端均电连接至第三电源，所述驱动光耦的第五引脚以及第三开关管的输出端均电连接至第四电源；其中，所述第四电源的电压小于0V；

所述第二开关管的输出端与所述第三开关管的输入端均与所述第七电阻的第一端电连接，所述第七电阻的第二端电连接至所述主驱动模块的输出端。

进一步地，所述第一开关管、所述第二开关管以及所述第三开关管均为三极管或薄膜晶体管。

本发明实施例还提供一种逆变电源，该逆变电源包括上述上述任一实施例提供的驱动电路。

进一步地，该逆变电源还包括功率因数校正控制芯片和升压斩波主回路；

所述功率因数校正控制芯片用于产生第一脉冲信号；所述功率因数校正控制芯片的输出端与所述主驱动模块的第一脉冲信号输入端和所述脉宽控制模块的脉宽信号输入端电连接；

所述升压斩波主回路用于根据所述第三脉冲信号将输入电压信号转换为输出电压信号。

本发明实施例提供的驱动电路包括：脉宽控制模块和主驱动模块；脉宽控制模块的脉宽信号输入端与主驱动模块的第一脉冲信号输入端电连接，均用于接收第一脉冲信号；脉宽控制模块的脉宽信号输出端与主驱动模块的第二脉宽信号输入端电连接，脉宽控制模块将第一脉冲信号转换为第二脉冲信号，并输出至主驱动模块；主驱动模块用于根据第一脉冲信号和第二脉冲信号生成第三脉冲信号，第三脉冲信号由主驱动模块的输出端输出；其中，第一脉冲信号包括依次交替的第一电平信号和第二电平信号，第二脉冲信号包括依次交替的第三电平信号和第四电平信号，第三脉冲信号包括依次交替的第五电平信号和第六电平信号；第五电平信号为驱动电路输出的使能信号，第五电平信号持续的时间为第一电平信号被第三电平信号覆盖的时间，第六电平信号持续的时间至少为第四电平信号持续的时间。由此，通过第二脉冲信号的第四电平信号可限制第一脉冲信号中的第一电平信号的输出，从而可增加第六电平信号的时间，即延长驱动电路输出的驱动脉冲信号的死区时间，以限制第三脉冲信号中的第五电平信号出现的频率，从而可适配于标准BOOST主回路中IGBT的工作频率，有利于减少标准BOOST主回路电感的体积和成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种驱动电路的结构示意图；

图2是本发明实施例提供的驱动电路工作时的一种脉冲信号时序示意图；

图3是本发明实施例提供的另一种驱动电路的结构示意图；

图4是本发明实施例提供的一种逆变电源的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

示例性的，参照图1，该驱动电路10包括：脉宽控制模块110和主驱动模块120；脉宽控制模块110包括脉宽信号输入端和脉宽信号输出端，主驱动模块120包括第一脉冲信号输入端、第二脉宽信号输入端和输出端；脉宽控制模块110的脉宽信号输入端与主驱动模块的第一脉冲信号输入端电连接，均用于接收第一脉冲信号MC1；脉宽控制模块110的脉宽信号输出端与主驱动模块的第二脉宽信号输入端电连接，脉宽控制模块将第一脉冲信号转换为第二脉冲信号MC2，并输出至主驱动模块；主驱动模块120用于根据第一脉冲信号MC1和第二脉冲信号MC2生成第三脉冲信号MC3，第三脉冲信号MC3由主驱动模块120的输出端输出。示例性的，可参照图2，第一脉冲信号MC1包括依次交替的第一电平信号D1和第二电平信号D2，第二脉冲信号MC2包括依次交替的第三电平信号D3和第四电平信号D4，第三脉冲信号MC3包括依次交替的第五电平信号D5和第六电平信号D6；第五电平信号D5为驱动电路输出的使能信号，第五电平信号D5持续的时间为第一电平信号D1被第三电平信号D3覆盖的时间，第六电平信号D6持续的时间至少为第四电平信号D4持续的时间，至少部分第一电平信号D1被第四电平信号D4覆盖。

示例性的，脉宽控制模块110也可称为脉冲触发的定脉宽电路，主驱动模块120可称为IGBT驱动电路；第一脉冲信号MC1也可称为该驱动电路的PFC驱动脉冲，第二脉冲信号MC2可称为定脉宽脉冲，第三脉冲信号MC3可称为PFC功率管驱动脉冲。

其中，PFC驱动脉冲触发脉宽控制模块110工作，产生定脉宽脉冲；设定定脉宽脉冲的脉宽为tw，示例性的，第三电平信号D3持续的时间为tw。该定脉宽脉冲与PFC驱动脉冲共同驱动主驱动模块120工作，且主驱动模块120仅在PFC驱动脉冲的使能信号与定脉宽脉冲的使能信号重叠的时间内输出PFC功率管驱动脉冲的使能信号，而在其他时间内均不输出使能信号。示例性的，除输出PFC功率管驱动脉冲的使能信号外的其他时间均称为死区时间；这样，PFC功率管驱动脉冲的死区时间被限制在不小于tw。由此，该驱动电路10可适配高压大功率IGBT的关断时间，从而有利于减小BOOST主回路电感的体积和成本。

示例性的，第一电平信号D1、第三电平信号D3和第五电平信号D5均为低电平信号，第二电平信号D2、第四电平信号D4和第六电平信号D6均为高电平信号。可以理解的是，各脉冲信号中的电平信号的高低均为相对的，不同脉冲信号中的电平信号的绝对大小无必然联系。在其他实施方式中，还可根据驱动电路10的实际需求，设置各电平信号的相对高低，本发明实施例对此不作限定。

示例性的，在第一脉冲信号MC1中，各第一电平信号D1持续的时间可相同，可不同；各第二电平信号D2持续的时间可相同，可不同，均由前端功率因数校正控制芯片决定，本发明实施例对此不作限定；在第二脉冲信号MC2中，各第三电平信号D3持续的时间均相同，各第四电平信号D4持续的时间均相同，单个第三电平信号持续的时间对应一个使能脉宽，可根据驱动电路10的实际需求设置第二脉冲信号MC2的脉宽，与脉宽控制模块110的内部结构相关，在下文中详述。在第三脉冲信号MC3中，第五电平信号D5和第六电平信号D6持续的时间由第一脉冲信号MC1和第二脉冲信号MC2决定，根据两信号中高低电平持续时间的改变而改变。

可选的，参照图3，脉宽控制模块110包括时基集成芯片U21。

如此，通过利用集成芯片，有利于提高驱动电路10的整体集成度，减小驱动电路10的整体体积。

可选的，继续参照图3，时基集成芯片U21的型号为NE555芯片；脉宽控制模块110还包括第一电阻R26和第一电容C22；第一电阻R26的第一端、第一电容C22的第一端、NE555芯片的第六引脚以及第七引脚均电连接；第一电阻R26的第二端与NE555芯片的第八引脚均与第一电源电连接；第一电容C22的第二端接地。

示例性的，NE555芯片并不是一种通用型的集成电路。在本实施例中，NE555芯片、第一电阻R26以及第一电容C22组成单稳态电路，产生一个由第一电阻R26的阻值和第一电容C22的容值决定的、主驱动模块120所需的定脉宽脉冲。

示例性的，NE555芯片为一种8脚时基集成芯片，其各引脚在图3中分别以阿拉伯数字1-8示出。第一引脚(GND)接地；第二引脚(TRIG)作为触发输入端，使其启动它的时间周期；第三引脚(OUT)为脉冲信号输出端，用于输出第二脉冲信号MC2；第四引脚(RESET)为重置复位引脚；第五引脚(CONTROL)为控制端，准许由外部电压改变触发和闸限电压。当计时器经营在稳定或振荡的运作方式下这输入能用来改变或调整输出频率；第六引脚(THRES)为重置锁定端，并使输出呈低态；第七引脚(DISCH)为放电端，用于对地导通或截止；第八引脚(VCC)为正电源电压端，用于接+4.5V～+16V的电源。

示例性的，图3中NE555芯片的电源电压为+15V。在其他实施方式中，还可根据驱动电路10的实际需求，将电源电压设置为其他电压值，本发明实施例对此不作限定。

需要说明的是，在其他实施方式中，还可采用其他类型的时基集成芯片U21，并可与其他电学元件采用本领域技术人员可知的方式电连接，以构成定脉宽电路中的单稳态电路，本发明实施例对此均不作限定。

可选的，继续参照图3，脉宽控制模块110还包括第二电容C21、第三电容C23、第四电容C20、第二电阻R21和第三电阻R22；NE555芯片的第五引脚通过第二电容C21接地，第一电源通过第三电容C23接地；NE555芯片的第一引脚接地；NE555芯片的第二引脚、第四电容C20的第一端与第三电阻R22的第一端均电连接，第三电阻R22的第二端与NE555芯片的第四引脚均电连接至第二电源，第四电容C20的第二端与第二电阻R21的第一端电连接，第二电阻R21的第二端与脉宽控制模块110的脉冲信号输入端电连接。

其中，PFC驱动脉冲通过第二电阻R21、第四电容C20以及第三电阻R22产生脉冲下降沿触发脉冲，并触发由NE555芯片、第一电阻R26以及第一电容C22组成的单稳态电路。该单稳态电路产生一个由第一电阻R26和第一电容C22的值决定的定脉宽脉冲。

其中，第二电容C21和第三电容C23用于防止引入干扰。在其他实施方式中，脉宽控制模块110还可包括本领域技术人员可知的其他电学元件，以优化该模块的脉宽控制性能，本发明实施例对此不作限定。

可选的，继续参照图3，主驱动模块120包括光驱动子模块U20。

其中，光驱动子模块U20采用光驱动原理，可隔离后续控制电路与本实施例中的驱动电路10(也可理解为充放电电路)，增强了硬件电路的可靠性。

示例性的，光驱动子模块U20可包括光耦或本领域技术人员可知的其他类型的可实现“电-光-电”转换的光控电驱动元件，本发明实施例对此不作限定。

可选的，继续参照图2和图3，光驱动子模块U20包括驱动光耦；主驱动模块120还包括第一开关管Q20；第一开关管Q20的输入端与驱动光耦U20的第二引脚均与主驱动模块120的第一脉冲信号输入端电连接，第一开关管Q20的控制端与主驱动模块120的第二脉冲信号输入端电连接，第一开关管Q20的输出端与驱动光耦U20的第三引脚均接地；驱动光耦U20仅在第一脉冲信号MC1为第一电平信号D1，且第二脉冲信号MC2为第三电平信号D3时导通。主驱动模块120还包括第四电阻R20、第五电阻R23、第六电阻R24、第七电阻R25、第二开关管Q21以及第三开关管Q22；第四电阻R20的第一端与主驱动模块120的第一脉冲信号输入端电连接，第四电阻R20的第二端与第一开关管Q20的输入端以及驱动光耦U20的第二引脚均电连接；第五电阻R23的第一端与主驱动模块120的第二脉冲信号输入端电连接，第五电阻R23的第二端与第一开关管Q20的控制端电连接；第六电阻R24的第一端与驱动光耦U20的第六引脚以及第七引脚电连接，第六电阻R24的第二端与第二开关管Q21的控制端以及第三开关管Q22的控制端电连接；驱动光耦U20的第八引脚以及第二开关管Q21的输入端均电连接至第三电源，驱动光耦U20的第五引脚以及第三开关管Q22的输出端均电连接至第四电源；其中，第四电源的电压小于0V；第二开关管Q21的输出端与第三开关管Q22的输入端均与第七电阻R25的第一端电连接，第七电阻R25的第二端电连接至主驱动模块120的输出端。

示例性的，脉宽控制模块110产生的定脉宽脉冲通过第五电阻R23驱动第一开关管Q20关断作用于U20驱动光耦的PFC驱动脉冲，即阻断PFC功率管驱动脉冲输出高电平。如此，PFC功率管驱动脉冲的死区时间就被限制在不小于tw。第二开关管Q21和第三开关管Q22可实现驱动电流的扩展(即放大)。

示例性的，第三脉冲信号MC3的高电平信号可为第三电源的电压(示例性的，+15V)，低电平信号可为第四电源的电压(示例性的，-5V)，由此，该驱动电路10可提供负压关断驱动，可更加有效可靠地驱动高压大功率IGBT器件。

示例性的，第四电阻R20、第六电阻R24和第七电阻R25均用于限流。

示例性的，该驱动电路应用于宽输入电压范围下，例如85Vac～575Vac范围。

可选的，第一开关管Q20、第二开关管Q21以及第三开关管Q22均为三极管或薄膜晶体管。

本发明实施例提供的驱动电路10可通过限制PFC功率管驱动脉冲的死区时间来适配高压大功率IGBT的关断时间，并工作在较高的工作频率(如35KHz)以减少标准BOOST主回路电感的体积和成本；第二开关管Q21和第三开关管Q22可实现驱动电流的扩展，提供负压关断驱动，更加有效可靠地驱动高压大功率IGBT器件。

需要理解的是，死区时间的增大会带来交流过零畸变加大，但是在焊接与切割逆变电源应用中可以取得性能与经济性的合理均衡。

在上述实施例的基础上，本发明实施例还提供一种逆变电源，该逆变电源包括上述任一实施例提供的驱动电路，因此该逆变电源也具有上述实施例提供的驱动电路所具有的技术效果，可参照上文理解，在此不赘述。

可选的，参照图2-图4，该逆变电源30还包括功率因数校正控制芯片310和升压斩波主回路320；功率因数校正芯片310用于产生第一脉冲信号MC1；功率因数校正控制芯片310的输出端与主驱动模块120的第一脉冲信号输入端和脉宽控制模块120的脉宽信号输入端电连接；升压斩波主回路320用于根据第三脉冲信号MC3将输入电压信号转换为输出电压信号。

示例性的，升压斩波主回路320包括IGBT器件。功率因数校正控制芯片310可为本领域技术人员可知的任一种类型的PFC芯片。

本发明实施例提供的逆变电源30采用普通PFC控制芯片，在宽输入电压应用范围下，标准BOOST主回路里应用IGBT功率器件时，通过驱动电路控制死区时间，可使PFC控制芯片与BOOST主回路适配，同时提供负压关断驱动，有利于更加有效可靠地驱动BOOST主回路。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种驱动电路，其特征在于，包括：脉宽控制模块和主驱动模块；

所述脉宽控制模块包括脉宽信号输入端和脉宽信号输出端，所述主驱动模块包括第一脉冲信号输入端、第二脉宽信号输入端和输出端；

所述脉宽控制模块的脉宽信号输入端与所述主驱动模块的第一脉冲信号输入端电连接，均用于接收第一脉冲信号；

所述脉宽控制模块的脉宽信号输出端与所述主驱动模块的第二脉宽信号输入端电连接，所述脉宽控制模块将第一脉冲信号转换为第二脉冲信号，并输出至所述主驱动模块；

所述主驱动模块用于根据所述第一脉冲信号和所述第二脉冲信号生成第三脉冲信号，所述第三脉冲信号由所述主驱动模块的输出端输出；

其中，所述第一脉冲信号包括依次交替的第一电平信号和第二电平信号，所述第二脉冲信号包括依次交替的第三电平信号和第四电平信号，所述第三脉冲信号包括依次交替的第五电平信号和第六电平信号；所述第五电平信号为所述驱动电路输出的使能信号，所述第五电平信号持续的时间为所述第一电平信号被所述第三电平信号覆盖的时间，所述第六电平信号持续的时间至少为所述第四电平信号持续的时间。

2.根据权利要求1所述的驱动电路，其特征在于，所述脉宽控制模块包括时基集成芯片。

3.根据权利要求2所述的驱动电路，其特征在于，所述时基集成芯片的型号为NE555芯片；

所述脉宽控制模块还包括第一电阻和第一电容；

所述第一电阻的第一端、所述第一电容的第一端、所述NE555芯片的第六引脚以及第七引脚均电连接；所述第一电阻的第二端与所述NE555芯片的第八引脚均与第一电源电连接；所述第一电容的第二端接地。

4.根据权利要求3所述的驱动电路，其特征在于，所述脉宽控制模块还包括第二电容、第三电容、第四电容、第二电阻和第三电阻；

所述NE555芯片的第五引脚通过所述第二电容接地，所述第一电源通过所述第三电容接地；

所述NE555芯片的第一引脚接地；

所述NE555芯片的第二引脚、所述第四电容的第一端与所述第三电阻的第一端均电连接，所述第三电阻的第二端与所述NE555芯片的第四引脚均电连接至第二电源，所述第四电容的第二端与所述第二电阻的第一端电连接，所述第二电阻的第二端与所述脉宽控制模块的脉冲信号输入端电连接。

5.根据权利要求1所述的驱动电路，其特征在于，所述主驱动模块包括光驱动子模块。

6.根据权利要求5所述的驱动电路，其特征在于，所述光驱动子模块包括驱动光耦；

所述主驱动模块还包括第一开关管；

所述第一开关管的输入端与所述驱动光耦的第二引脚均与所述主驱动模块的第一脉冲信号输入端电连接，所述第一开关管的控制端与所述主驱动模块的第二脉冲信号输入端电连接，所述第一开关管的输出端与所述驱动光耦的第三引脚均接地；

所述驱动光耦仅在所述第一脉冲信号为所述第一电平信号，且所述第二脉冲信号为所述第三电平信号时导通。

7.根据权利要求6所述的驱动电路，其特征在于，所述主驱动模块还包括第四电阻、第五电阻、第六电阻、第七电阻、第二开关管以及第三开关管；

所述第四电阻的第一端与所述主驱动模块的第一脉冲信号输入端电连接，所述第四电阻的第二端与所述第一开关管的输入端以及所述驱动光耦的第二引脚均电连接；

所述第五电阻的第一端与所述主驱动模块的第二脉冲信号输入端电连接，所述第五电阻的第二端与所述第一开关管的控制端电连接；

所述第六电阻的第一端与所述驱动光耦的第六引脚以及第七引脚电连接，所述第六电阻的第二端与所述第二开关管的控制端以及所述第三开关管的控制端电连接；

所述驱动光耦的第八引脚以及第二开关管的输入端均电连接至第三电源，所述驱动光耦的第五引脚以及第三开关管的输出端均电连接至第四电源；其中，所述第四电源的电压小于0V；

所述第二开关管的输出端与所述第三开关管的输入端均与所述第七电阻的第一端电连接，所述第七电阻的第二端电连接至所述主驱动模块的输出端。

8.根据权利要求7所述的驱动电路，其特征在于，所述第一开关管、所述第二开关管以及所述第三开关管均为三极管或薄膜晶体管。

9.一种电源电路，其特征在于，包括权利要求1-8任一项所述的驱动电路。

10.根据权利要求9所述的电源电路，其特征在于，还包括功率因数校正控制芯片和升压斩波主回路；

所述功率因数校正控制芯片用于产生第一脉冲信号；所述功率因数校正控制芯片的输出端与所述主驱动模块的第一脉冲信号输入端和所述脉宽控制模块的脉宽信号输入端电连接；

所述升压斩波主回路用于根据所述第三脉冲信号将输入电压信号转换为输出电压信号。