CN110416171A - 一体化光电显示单元及其制作工艺、光电显示装置 - Google Patents

一体化光电显示单元及其制作工艺、光电显示装置 Download PDF

Info

Publication number
CN110416171A
CN110416171A CN201910837721.0A CN201910837721A CN110416171A CN 110416171 A CN110416171 A CN 110416171A CN 201910837721 A CN201910837721 A CN 201910837721A CN 110416171 A CN110416171 A CN 110416171A
Authority
CN
China
Prior art keywords
display unit
electronic display
photo
driving chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910837721.0A
Other languages
English (en)
Inventor
刘明剑
朱更生
吴振雷
周凯
沈进辉
罗仕昆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DONGGUAN OPCSO OPTOELECTRONICS TECHNOLOGY Co Ltd
Original Assignee
DONGGUAN OPCSO OPTOELECTRONICS TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DONGGUAN OPCSO OPTOELECTRONICS TECHNOLOGY Co Ltd filed Critical DONGGUAN OPCSO OPTOELECTRONICS TECHNOLOGY Co Ltd
Priority to CN201910837721.0A priority Critical patent/CN110416171A/zh
Publication of CN110416171A publication Critical patent/CN110416171A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种一体化光电显示单元及其制作工艺、光电显示装置，包括有支架布线结构、控制驱动芯片、发光晶片；控制驱动芯片具有基板层、设置于基板层顶部的RDL布线层及形成于RDL布线层顶部的绝缘层，绝缘层的上表面露设有若干焊接位，焊接位电连接于RDL布线层；电极与RDL布线层之间穿过基板层通过硅通孔技术连接，发光晶片布置于控制驱动芯片的顶部并与相应的焊接位连接。其能够在控制驱动芯片上集成支架布线结构和发光晶片，其整体尺寸能够做得更加小，最大化接近灯珠体积就是像素单元体积，使应用此种一体化光电显示单元的光电显示装置能够极大地缩小每两个光电显示单元之间的物理间距，可以提高光电显示装置的像素，实现更高显示精度要求。

Description

一体化光电显示单元及其制作工艺、光电显示装置
技术领域
本发明涉及光电显示领域技术，尤其是指一体化光电显示单元及其制作工艺、光电显示装置。
背景技术
目前市场上大部分的大尺寸的显示屏幕存在一些问题，例如：1、其驱动电路、控制芯片、PCB支架、发光板分离，分别制造再连接组装，带来屏幕厚度大，整体物理尺寸偏大等问题；2、控制电路复杂，布线走线占用空间大，室外高亮大尺寸屏幕的显示精度提高困难；3、其灯珠，芯片，支架分开制作，使得拼接的时候像素单元物理距离大，不能实现更高显示精度要求。
发明内容
有鉴于此，本发明针对现有技术存在之缺失，其主要目的是提供一体化光电显示单元及其制作工艺、光电显示装置，其结构设置合理，通过将支架布线结构、控制驱动芯片、发光晶片层叠式一体化集成获得微型单元，有效地缩小了每两个光电显示单元之间的物理间距，提高了显示像素精度。
为实现上述目的，本发明采用如下之技术方案：
一种一体化光电显示单元，包括有自下而上依次布置的支架布线结构、控制驱动芯片、发光晶片；其中：
所述控制驱动芯片具有基板层、设置于基板层顶部的RDL布线层及形成于RDL布线层顶部的绝缘层，所述绝缘层的上表面露设有若干焊接位，所述焊接位电连接于RDL布线层；
所述支架布线结构包括有若干电极；所述电极至少有VDD电极、GND电极；所述支架布线结构集成式覆载于基板层底部，所述电极与RDL布线层之间穿过基板层通过硅通孔技术连接；
所述发光晶片布置于控制驱动芯片的顶部并与相应的焊接位电连接；以及，在控制驱动芯片的顶部封装有透明保护层以覆盖发光晶片。
作为一种优选方案：所述透明保护层覆盖整个控制驱动芯片的顶部，以将发光晶片、焊接位及发光晶片与焊接位之间的导线覆盖；所述透明保护层固定连接于控制驱动芯片、发光晶片以形成一个整体。
作为一种优选方案：所述透明保护层具有与控制驱动芯片的周侧表面上下齐平的封装侧面，以使封装后的整个一体化光电显示单元为立体封装体。
作为一种优选方案：所述立体封装体是长方体结构。
作为一种优选方案：所述支架布线结构的电极还有VI电极、VO电极。
作为一种优选方案：所述电极呈平板式露于控制驱动芯片的底部。
作为一种优选方案：所述透明保护层是模压成型方式形成。
一种一体化光电显示单元的制作工艺，
步骤1：准备基板层；
步骤2：准备支架布线结构，支架布线结构包括有若干电极，将支架布线结构集成式覆载于基板层底部，所述基板层设置有若干上下延伸的通孔，所述电极对应基板层的相应通孔布置；
步骤3：于基板层的顶部设置RDL布线层；RDL布线层通过硅通孔技术与支架布线结构的电极形成电连接；
步骤4：于RDL布线层的顶部设置绝缘层；
步骤5：于绝缘层的顶部设置若干焊接位，所述焊接位电连接于RDL布线层；
步骤6：将发光晶片布置于控制驱动芯片的顶部并与相应的焊接位电连接；
步骤7：通过封装工艺，于控制驱动芯片的顶部封装有透明保护层以覆盖发光晶片，并将控制驱动芯片、发光晶片封装在一起，以形成板状结构；
步骤8、切割：将板状结构切割成若干一体化光电显示单元。
作为一种优选方案：所述支架布线结构的电极呈平板式露于控制驱动芯片的底部以供一体化光电显示单元贴装。
一种光电显示装置，包括有PCB板和两个以上的所述的一体化光电显示单元，所述一体化光电显示单元沿PCB板表面相邻拼装组合，所述电极连接在PCB板上。
本发明与现有技术相比具有明显的优点和有益效果，具体而言，由上述技术方案可知：通过在控制驱动芯片的底部集成设置支架布线结构和顶部集成设置发光晶片，并通过透明保护层进行覆盖封装形成一个发光单元；由此可见，其能够在控制驱动芯片上集成支架布线结构和发光晶片，其整体尺寸能够做得更加小，最大化接近灯珠体积就是像素单元体积，从而使应用此种一体化光电显示单元的光电显示装置能够极大地缩小每两个光电显示单元之间的物理间距，可以提高光电显示装置的像素，实现更高显示精度要求。
为更清楚地阐述本发明的结构特征和功效，下面结合附图与具体实施例来对本发明进行详细说明。
附图说明
图1是本发明之较佳实施例的第一种光电显示单元的结构示意图。
图2是图1的第一种光电显示单元的透明保护层未封装在控制驱动芯片的状态图（集成一组RGB晶片）。
图3是图1的第一种光电显示单元的分解图。
图4是图1的第一种光电显示单元的仰视透视图。
图5是图4的第一种光电显示单元的A-A处剖视图。
图6是本发明之较佳实施例的第二种光电显示单元的结构示意图。
图7是图6的第二种光电显示单元的透明保护层未封装在控制驱动芯片的状态图（集成一组RGB晶片）。
图8是图6的第二种光电显示单元的分解图。
图9是图6的第二种光电显示单元的仰视透视图。
图10是本发明之较佳实施例的第三种光电显示单元的结构示意图（集成多组RGB晶片）。
图11是图10第三种光电显示单元的透明保护层未封装在控制驱动芯片的状态图。
图12是图10第三种光电显示单元的分解图。
图13是图10第三种光电显示装置的仰视透视图。
图14是光电显示单元的切割示意图。
图15是多个一体化光电显示单元拼接组成光电显示装置的大致示意图。
附图标识说明：
10、支架布线结构 20、控制驱动芯片
21、基板层 211、通孔
22、RDL布线层 23、绝缘层
231、焊接位 24、透明保护层
30、发光晶片 40、PCB板
100、一体化光电显示单元。
具体实施方式
请参照图1至图15所示，其显示出了本发明之较佳实施例的具体结构，是一种一体化光电显示单元100，包括有自下而上依次布置的支架布线结构10、控制驱动芯片20和发光晶片30。
（如图5所示）所述控制驱动芯片20具有基板层21、设置于基板层21顶部的RDL布线层22及形成于RDL布线层22顶部的绝缘层23，所述基板层21优选为硅基板；所述绝缘层23的上表面露设有若干焊接位231，所述焊接位231电连接于RDL布线层22；所述支架布线结构10包括有若干电极，该支架布线结构10集成式覆载于基板层21底部，所述电极与RDL布线层22之间穿过基板层21通过硅通孔技术连接。所述发光晶片30布置于控制驱动芯片20的顶部并通过导线与相应的焊接位231电连接；以及，在控制驱动芯片20的顶部封装有透明保护层24以覆盖发光晶片30。具体地说，采用RDL布线层22结构，可以很好的改善以往控制电路复杂，布线走线占用空间大的问题。
在本申请实施例中，所述一体化光电显示单元100分为三层，顶层为发光晶片30，中间为控制驱动芯片20，底部为支架布线结构10；所述电极至少有VDD电极、GND电极，可以利用载波聚合工艺将VDD电极和GND电极与RDL布线层22连接，通过控制电流的方式将电源信号转换为控制信号；这样就可以减少VI电极、VO电极的设置；当然，还可以设置VI电极和VO电极，采用VDD电极、GND电极、VI电极、VO电极的设置方式；具体可以安装实际的生产需要进行改变。所述VDD电极、GND电极、VI电极、VO电极呈平板式露于控制驱动芯片20的底部以供一体化光电显示单元贴装，可使电极与相应的显示装置连接更加方便。并且，该焊接位321和支架布线结构10的电极均是采用铜或者铝材质制成的。所述焊接位321是通过蚀刻工艺设于绝缘层23后电连接于RDL布线层22的。
所述发光晶片30是RGB晶片，该发光晶片30设置在控制驱动芯片20之顶部中心位置，通过导线连接焊接位231形成一个发光单元；在此需要说明的是，在同一控制驱动芯片20的顶部，可以集成一组RGB晶片（包含一个R晶片、G晶片、B晶片）或者两组以上的RGB晶片（如图11-12所示）；由此可见，其能够在控制驱动芯片20上集成支架布线结构10和发光晶片30，其整体尺寸能够做得更加小；从而使应用此种一体化光电显示单元的光电显示装置能够极大地缩小每两个一体化光电显示单元100之间的物理间距，可以提高光电显示装置的像素，实现更高显示精度要求。因此，可以无限粘贴显示单元组成各种大小的屏幕要求，可用于4K高清显示装置和8K超高清显示装置上。
所述透明保护层24覆盖整个控制驱动芯片20的顶部，以将发光晶片30、焊接位231及发光晶片30与焊接位231之间的导线覆盖；所述透明保护层24固定连接于控制驱动芯片20、发光晶片30以形成一个整体。更为详细地说，该透明保护层24具有与控制驱动芯片20的周侧表面上下齐平的封装侧面，以使封装后的整个一体化光电显示单元100为与控制驱动芯片20的横截面相同但是高度更高的立体封装体。并且，该立体封装体是长方体结构，由于正方体结构就是特殊的长方体，在实际的生产过程中，可以优选使用正方体结构，这样可以使每两个一体化光电显示单元100之间的拼接更加方便。所述透明保护层24优选采用硅胶或环氧树脂，且，该透明保护层24是模压成型(molding)方式形成的。
在本申请实施例中，该一体化光电显示单元的焊接位231，可以是多种布置方式，如参见图3所示的第一种光电显示单元和如图7所示的第二种光电显示单元，具体的布置方式可以按照实际的生产需要进行布置。除此之外，如图10所示的第三种光电显示单元，还可以将该多个光电显示单元拼接在一起；例如将多个光电显示单元以两个、四个、六个、八个等布局，共用一个支架布线结构10，能够使得后续安装于显示装置上更加方便。加之，（参见图14所示）所述一体化光电显示单元100还可以是在大块的控制驱动芯片20上设置多个，然后进行切割成单独的一个一体化光电显示单元100，此种制造方式可以便于大批量的生产制造，提高生产效率和缩短生产周期。并且，此种集成化程度高的一体化光电显示单元100，其测试过程更加方便，将单个一体化光电显示单元100或者组合的多个一体化光电显示单元100放在测试机上就可以检测出是否存在不良，相较于以往需要检测多个元器件的测试方式而言，其检测更加方便。
所述一体化光电显示单元的制作工艺具体步骤如下：
步骤1：准备基板层21；
步骤2：准备支架布线结构10，支架布线结构10包括有若干电极，将支架布线结构10集成式覆载于基板层21底部，所述基板层21设置有若干上下延伸的通孔211，所述电极对应基板层21的相应通孔211布置；
步骤3：于基板层21的顶部设置RDL布线层22；RDL布线层22通过硅通孔技术与支架布线结构10的电极形成电连接；如此，获得支架布线结构10、控制驱动芯片20、发光晶片30沿竖向叠设集成的一体化光电显示单元100；
步骤4：于RDL布线层22的顶部设置绝缘层23；
步骤5：于绝缘层23的顶部设置若干焊接位231，所述焊接位231电连接于RDL布线层22；
步骤6：将发光晶片30布置于控制驱动芯片20的顶部并与相应的焊接位231电连接；在本申请实施例中，该发光晶片30是通过导线与相应的焊接位231连接的；
步骤7：通过封装工艺，于控制驱动芯片20的顶部封装有透明保护层24以覆盖发光晶片30，并将控制驱动芯片20、发光晶片30封装在一起，以形成板状结构；
步骤8、切割：将板状结构切割成若干一体化光电显示单元100；（参见图14所示）具体地说，在板状结构上的每两个相邻的一体化光电显示单元100之间形成切割通道200，利用切割设备且切割该切割通道200就能够将板状结构切割成单个一体化光电显示单元100。
如图15所示，将前述的两个以上的一体化光电显示单元拼接，可以组成各种大小的屏幕，也指光电显示装置；具体而言：所述光电显示装置包括有PCB板40和两个以上一体化光电显示单元100，所述一体化光电显示单元100沿PCB板40表面相邻拼装组合，所述VDD电极、GND电极、VI电极、VO电极连接在PCB板40上，其连接方式可以是焊接、胶粘等贴片连接工艺；立体封装体优选为正方体结构，利用其侧面相邻使得光电显示单元之间紧邻无限拼接。
本发明的设计重点在于：通过在控制驱动芯片20的底部集成设置支架布线结构10和顶部集成设置发光晶片30，并通过透明保护层22进行覆盖封装形成一个发光单元；由此可见，其能够在控制驱动芯片20上集成支架布线结构10和发光晶片30，其整体尺寸能够做得更加小，最大化接近灯珠体积就是像素单元体积，从而使应用此种一体化光电显示单元的光电显示装置能够极大地缩小每两个光电显示单元之间的物理间距，可以提高光电显示装置的像素，实现更高显示精度要求。
以上所述，仅是本发明的较佳实施例而已，并非对本发明的技术范围作任何限制，故凡是依据本发明的技术实质对以上实施例所作的任何细微修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种一体化光电显示单元，其特征在于：包括有自下而上依次布置的支架布线结构、控制驱动芯片、发光晶片；其中：
所述控制驱动芯片具有基板层、设置于基板层顶部的RDL布线层及形成于RDL布线层顶部的绝缘层，所述绝缘层的上表面露设有若干焊接位，所述焊接位电连接于RDL布线层；
所述支架布线结构包括有若干电极；所述电极至少有VDD电极、GND电极；所述支架布线结构集成式覆载于基板层底部，所述电极与RDL布线层之间穿过基板层通过硅通孔技术连接；
所述发光晶片布置于控制驱动芯片的顶部并与相应的焊接位电连接；以及，在控制驱动芯片的顶部封装有透明保护层以覆盖发光晶片。
2.根据权利要求1所述的一体化光电显示单元，其特征在于：所述透明保护层覆盖整个控制驱动芯片的顶部，以将发光晶片、焊接位及发光晶片与焊接位之间的导线覆盖；所述透明保护层固定连接于控制驱动芯片、发光晶片以形成一个整体。
3.根据权利要求1所述的一体化光电显示单元，其特征在于：所述透明保护层具有与控制驱动芯片的周侧表面上下齐平的封装侧面，以使封装后的整个一体化光电显示单元为立体封装体。
4.根据权利要求3所述的一体化光电显示单元，其特征在于：所述立体封装体是长方体结构。
5.根据权利要求1所述的一种一体化光电显示单元，其特征在于：所述支架布线结构的电极还有VI电极、VO电极。
6.根据权利要求1或5所述的一体化光电显示单元，其特征在于：所述电极呈平板式露于控制驱动芯片的底部。
7.根据权利要求1所述的一种一体化光电显示单元，其特征在于：所述透明保护层是模压成型方式形成。
8.一种一体化光电显示单元的制作工艺，其特征在于：
步骤1：准备基板层；
步骤2：准备支架布线结构，支架布线结构包括有若干电极，将支架布线结构集成式覆载于基板层底部，所述基板层设置有若干上下延伸的通孔，所述电极对应基板层的相应通孔布置；
步骤3：于基板层的顶部设置RDL布线层；RDL布线层通过硅通孔技术与支架布线结构的电极形成电连接；
步骤4：于RDL布线层的顶部设置绝缘层；
步骤5：于绝缘层的顶部设置若干焊接位，所述焊接位电连接于RDL布线层；
步骤6：将发光晶片布置于控制驱动芯片的顶部并与相应的焊接位电连接；
步骤7：通过封装工艺，于控制驱动芯片的顶部封装有透明保护层以覆盖发光晶片，并将控制驱动芯片、发光晶片封装在一起，以形成板状结构；
步骤8、切割：将板状结构切割成若干一体化光电显示单元。
9.根据权利要求8所述的一体化光电显示单元的制作工艺，其特征在于：所述支架布线结构的电极呈平板式露于控制驱动芯片的底部以供一体化光电显示单元贴装。
10.一种光电显示装置，其特征在于：包括有PCB板和两个以上的如权利要求1至7中任一项所述的一体化光电显示单元，所述一体化光电显示单元沿PCB板表面相邻拼装组合，所述电极连接在PCB板上。
CN201910837721.0A 2019-09-05 2019-09-05 一体化光电显示单元及其制作工艺、光电显示装置 Pending CN110416171A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910837721.0A CN110416171A (zh) 2019-09-05 2019-09-05 一体化光电显示单元及其制作工艺、光电显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910837721.0A CN110416171A (zh) 2019-09-05 2019-09-05 一体化光电显示单元及其制作工艺、光电显示装置

Publications (1)

Publication Number Publication Date
CN110416171A true CN110416171A (zh) 2019-11-05

Family

ID=68370435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910837721.0A Pending CN110416171A (zh) 2019-09-05 2019-09-05 一体化光电显示单元及其制作工艺、光电显示装置

Country Status (1)

Country Link
CN (1) CN110416171A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594194A (zh) * 2020-04-30 2021-11-02 华为机器有限公司 一种堆叠结构、显示屏及显示装置
WO2023020562A1 (zh) * 2021-08-19 2023-02-23 深圳市晶泓科技有限公司 一种裸灯珠及led显示屏

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006003567A1 (de) * 2005-01-26 2006-08-10 Harvatek Corp. Verfahren zum Herstellen eines Montageaufbaus eines fotoelektrischen Halbleiterwafers
CN103996378A (zh) * 2014-06-05 2014-08-20 广东威创视讯科技股份有限公司 一种led封装结构
CN105206642A (zh) * 2015-10-13 2015-12-30 南京大学 一种超高密度led显示器件及其制造方法
CN106876375A (zh) * 2017-03-28 2017-06-20 山东晶泰星光电科技有限公司 一种集成式rgb‑led显示屏
CN210575900U (zh) * 2019-09-05 2020-05-19 东莞市欧思科光电科技有限公司 一体化光电显示单元及其光电显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006003567A1 (de) * 2005-01-26 2006-08-10 Harvatek Corp. Verfahren zum Herstellen eines Montageaufbaus eines fotoelektrischen Halbleiterwafers
CN103996378A (zh) * 2014-06-05 2014-08-20 广东威创视讯科技股份有限公司 一种led封装结构
CN105206642A (zh) * 2015-10-13 2015-12-30 南京大学 一种超高密度led显示器件及其制造方法
CN106876375A (zh) * 2017-03-28 2017-06-20 山东晶泰星光电科技有限公司 一种集成式rgb‑led显示屏
CN210575900U (zh) * 2019-09-05 2020-05-19 东莞市欧思科光电科技有限公司 一体化光电显示单元及其光电显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594194A (zh) * 2020-04-30 2021-11-02 华为机器有限公司 一种堆叠结构、显示屏及显示装置
EP4131385A4 (en) * 2020-04-30 2023-12-06 Huawei Technologies Co., Ltd. STACKED STRUCTURE, DISPLAY SCREEN AND DISPLAY DEVICE
JP7477647B2 (ja) 2020-04-30 2024-05-01 華為技術有限公司 積層構造体、表示スクリーン、および表示装置
WO2023020562A1 (zh) * 2021-08-19 2023-02-23 深圳市晶泓科技有限公司 一种裸灯珠及led显示屏

Similar Documents

Publication Publication Date Title
CN205264271U (zh) 一种全彩rgb集成发光单元模块及led显示屏
CN106783817B (zh) Led封装组件、led模组及其制造方法
CN101608774B (zh) 发光二极管照明装置及制造方法
US8431949B2 (en) Semiconductor light emitting device and method for manufacturing the same
CN110416171A (zh) 一体化光电显示单元及其制作工艺、光电显示装置
CN102832295A (zh) 发光二极管封装结构的制造方法
CN102214776B (zh) 发光二极管封装结构、照明装置及发光二极管封装用基板
US20150146425A1 (en) Led base module and led lighting device
CN110600463A (zh) 基于芯片堆叠的集成封装led显示面板
CN211320089U (zh) 驱动发光单元及具有其的led显示屏模组
US20220199590A1 (en) Light-emitting diode packaging module
CN206340544U (zh) 一种表面贴装式rgb‑led封装模组
CN206497891U (zh) Led模组和led封装组件
CN210575900U (zh) 一体化光电显示单元及其光电显示装置
CN109742223A (zh) 扇出型led的封装结构及封装方法
CN109755376A (zh) 扇出型led的封装结构及封装方法
CN203433750U (zh) 一种led显示单元模组
US20100110686A1 (en) Led light module
CN109755375A (zh) 扇出型led的封装结构及封装方法
CN101562174B (zh) 用于背光模块的发光二极管芯片封装结构及其制作方法
CN104183586A (zh) 一种垂直结构发光二级管显示阵列
CN105390477B (zh) 一种多芯片3d二次封装半导体器件及其封装方法
CN206497900U (zh) Led封装组件以及led模组
CN201133613Y (zh) 发光二极管照明光源
CN102064165B (zh) 一种新型led器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No. 3 Shangmei Road, Qishi Town, Dongguan City, Guangdong Province, 523000

Applicant after: DONGGUAN OPCSO OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 523000 Lianxing Industrial Zone, Jiuwei Village, Qishi Town, Dongguan City, Guangdong Province

Applicant before: DONGGUAN OPCSO OPTOELECTRONICS TECHNOLOGY Co.,Ltd.