CN110398921A - 一种基于fpga控制的多任务动态重构处理系统和方法 - Google Patents

Abstract

本发明涉及数据处理技术领域，具体涉及一种基于FPGA控制的多任务动态重构处理系统和方法，其中系统包括FPGA和多个DSP处理器，所述FPGA内部包括多个动态重构控制器，其中，每个动态重构控制器分别通过局部总线与一个DSP处理器连接；所述多个动态重构控制器相互独立，分别用于控制对应的DSP处理器的任务加载、任务切换、复位以及结束任务。这样现了该系统具有多处理任务协作、多模式间独立工作的功能；提高了多任务动态切换中软件资源分配的利用率，充分提升了的嵌入式系统处理平台多任务处理性能。

Description

一种基于FPGA控制的多任务动态重构处理系统和方法

技术领域

本发明涉及数据处理技术领域，具体涉及一种基于FPGA控制的多任务动态重构处理系统和方法。

背景技术

随着机载、舰载雷达的不断发展，雷达处理机上的处理在向着数据处理模式多样，处理任务功能复杂，处理资源管理高效等多种方向发展，因此机载、舰载雷达实时处理系统软件管理功能要适应未来的发展，一方面需要硬件系统的不断提升，另一方面需要软件多任务管理能力和资源利用率的提升。针对如上这种情况，虽然硬件处理能力已经可以满足机载、舰载雷达实时处理的需求，但是软件多任务与硬件资源有限的矛盾导致软件管理效率往往不能完全发挥硬件处理能力，所以需要一种软件多任务动态重构的方法。此方法不仅适合雷达多任务处理的需求，同时还要能充分发挥出硬件系统性能。

发明内容

为了解决现有技术中软件多任务与硬件资源有限的矛盾，导致软件管理效率不能完全发挥硬件处理能力的技术问题，本申请提供以下技术方案：

一种基于FPGA控制的多任务动态重构处理系统,所述系统包括FPGA和多个DSP处理器，所述FPGA内部包括多个动态重构控制器，其中，每个动态重构控制器分别通过局部总线与一个DSP处理器连接；所述多个动态重构控制器相互独立，分别用于控制对应的DSP处理器的任务加载、任务切换、复位以及结束任务。

一种基于FPGA控制的多任务动态重构处理方法，包括：

在FPGA内部设计多个动态重构控制器；

将所述多个动态重构控制器与多个DSP处理器一一对应连接；

其中，所述动态重构控制器用于控制对应的DSP处理器的任务加载、任务切换、复位以及结束任务。

依据上述实施例的基于FPGA控制的多任务动态重构处理系统,该系统包括FPGA和多个DSP处理器，在FPGA内部设计多个动态重构控制器，每个动态重构控制器分别通过局部总线与一个DSP处理器连接，多个动态重构控制器相互独立，这样每个动态重构控制器可以实现单独控制每个DSP实现动态重构，例如每个动态重构控制器独立控制对应的DSP处理器进行任务加载、任务切换、复位以及结束任务，这样现了该系统具有多处理任务协作、多模式间独立工作的功能；提高了多任务动态切换中软件资源分配的利用率，充分提升了的嵌入式系统处理平台多任务处理性能。

附图说明

图1为本申请实施例的多任务动态重构处理系统结构框图；

图2为本申请实施例的多任务动态重构处理方法流程图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

在本发明实施例中，为了提高软件多任务管理能力和资源利用率，提供了一种基于FPGA控制的多任务动态重构处理系统，该系统包括FPGA和多个DSP处理器，在FPGA内部设计多个动态重构控制器，每个动态重构控制器分别通过局部总线与一个DSP处理器连接，多个动态重构控制器相互独立，这样每个动态重构控制器可以实现单独控制每个DSP实现动态重构，例如每个动态重构控制器独立控制对应的DSP处理器进行任务加载、任务切换、复位以及结束任务，提出任务间动态重构的软件架构并具有多处理任务协作、多模式间独立工作与切换的功能，可以使得该处理系统具有适应多种模式处理、实时性高的特点，使其适用于机载雷达，地基雷达等通用雷达处理平台。

实施例一：

请参考图1，本实施例提供基于FPGA控制的多任务动态重构处理系统，该系统包括FPGA以及四个DSP处理器，该四个DSP处理器分别为DSP0、DSP1、DSP2和DSP3。其中，在FPGA内部设计有四个动态重构控制器，分别为第一动态重构控制器、第二动态重构控制器、第三动态重构控制器和第四动态重构控制器。每个动态重构控制器分别通过局部总线与一个DSP处理器连接，多个动态重构控制器相互独立，这样每个动态重构控制器可以单独控制一个DSP处理器实现动态重组，动态重构控制器根据处理系统的任务需求控制对应的DSP结束当前任务并复位DSP，然后控制DSP加载引导程序，最后通过FPGA与DSP之间的局部总线控制DSP加载指定应用程序实现多任务重构。本实施例以对雷达信号处理为例，对该系统进行说明，虽然硬件处理能力已经可以满足机载、舰载雷达实时处理的需求，但是软件多任务与硬件资源有限的矛盾导致软件管理效率往往不能完全发挥硬件处理能力，所以需要一种软件多任务动态重构的系统。该系统不仅适合雷达多任务处理的需求，同时还要能充分发挥出硬件系统性能。本系统应用于雷达信号处理时，系统通过多个动态重组控制器实现多项任务如SAR成像、目标检测、目标跟踪定位等复杂软件任务的动态模式切换，资源重构功能，进而发挥硬件系统性能。此系统具有软件任务切换稳定，响应时间短，占用资源少、扩展能力强的等特点，在机载雷达，地面监测雷达，地面预警雷达等通用雷达平台中有很大的应用空间。

实施例二：

请参考图2，本实施例提供一种基于FPGA控制的多任务动态重构处理方法，该方法包括：

步骤201：在FPGA内部设计多个动态重构控制器；

步骤202：将多个动态重构控制器与多个DSP处理器一一对应连接；

其中，多个动态重构控制器之间相互独立，用于控制对应的DSP处理器的任务加载、任务切换、复位以及结束任务。例如态重构控制器根据DSP处理系统的任务需求控制对应的DSP结束当前任务并复位DSP，然后控制DSP加载引导程序，最后通过FPGA与DSP之间的局部总线控制DSP加载指定应用程序实现多任务重构。

本实施例以对雷达信号处理为例，对该方法进行说明，虽然硬件处理能力已经可以满足机载、舰载雷达实时处理的需求，但是软件多任务与硬件资源有限的矛盾导致软件管理效率往往不能完全发挥硬件处理能力，所以需要一种软件多任务动态重构的方法。该方法不仅适合雷达多任务处理的需求，同时还要能充分发挥出硬件系统性能。本方法应用于雷达信号处理时，系统通过多个独立的动态重构控制器实现多项任务如SAR成像、目标检测、目标跟踪定位等复杂软件任务的动态模式切换，资源重构功能，进而发挥硬件系统性能。此方法具有软件任务切换稳定，响应时间短，占用资源少、扩展能力强的等特点，在机载雷达，地面监测雷达，地面预警雷达等通用雷达平台中有很大的应用空间。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (2)

1.一种基于FPGA控制的多任务动态重构处理系统,其特征在于，所述系统包括FPGA和多个DSP处理器，所述FPGA内部包括多个动态重构控制器，其中，每个动态重构控制器分别通过局部总线与一个DSP处理器连接；所述多个动态重构控制器相互独立，分别用于控制对应的DSP处理器的任务加载、任务切换、复位以及结束任务。

2.一种基于FPGA控制的多任务动态重构处理方法，其特征在于，包括：

在FPGA内部设计多个动态重构控制器；

将所述多个动态重构控制器与多个DSP处理器一一对应连接；

其中，所述动态重构控制器用于控制对应的DSP处理器的任务加载、任务切换、复位以及结束任务。