CN110389854B - Ecc译码纠错方法、ecc译码纠错装置及计算机可读存储介质 - Google Patents

Ecc译码纠错方法、ecc译码纠错装置及计算机可读存储介质 Download PDF

Info

Publication number
CN110389854B
CN110389854B CN201910644540.6A CN201910644540A CN110389854B CN 110389854 B CN110389854 B CN 110389854B CN 201910644540 A CN201910644540 A CN 201910644540A CN 110389854 B CN110389854 B CN 110389854B
Authority
CN
China
Prior art keywords
data
error
decoding
error correction
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910644540.6A
Other languages
English (en)
Other versions
CN110389854A (zh
Inventor
陈旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Shiyinghe Zhiyuan Technology Co ltd
Original Assignee
Shenzhen Shiyinghe Zhiyuan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Shiyinghe Zhiyuan Technology Co ltd filed Critical Shenzhen Shiyinghe Zhiyuan Technology Co ltd
Priority to CN201910644540.6A priority Critical patent/CN110389854B/zh
Publication of CN110389854A publication Critical patent/CN110389854A/zh
Application granted granted Critical
Publication of CN110389854B publication Critical patent/CN110389854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明公开了一种ECC译码纠错方法，包括以下步骤：数据接收部件对接收到的待处理数据进行预处理，生成处理结果；译码部件根据所述处理结果确定所述待处理数据的错误位置多项式；纠错部件根据所述错误位置多项式计算错误数据位置，根据所述错误数据位置纠正所述待处理数据中的错误数据，并输出译码结果。本发明还公开了一种ECC译码纠错装置及计算机可读存储介质，达成了提高ECC译码纠错装置的数据处理效率的效果。

Description

ECC译码纠错方法、ECC译码纠错装置及计算机可读存储介质
技术领域
本发明涉及移动存储技术领域，尤其涉及ECC译码纠错方法、ECC译码纠错装置及计算机可读存储介质。
背景技术
通过ECC(Error Correcting Code，错误检测和纠正)译码技术可以确定原始数据中异常数据的位置，并根据异常数据的位置对原始数据进行纠错。因此，ECC编码/译码技术被广泛应用在移动数据存储领域的相关芯片和设备中。
ECC译码一般包括数据输入、译码和纠错三个步骤，传统的芯片或设备中，只设置一个ECC译码模块，因此在ECC译码模块在接收到一笔数据时，只能对当前接收到的数据完成数据输入、译码和纠错等三个步骤之后，才可以处理下一笔数据，这样存在数据处理效率较低的缺点。
发明内容
本发明的主要目的在于提供一种ECC译码纠错方法、ECC译码纠错装置及计算机可读存储介质，旨在达成提高ECC译码纠错装置的数据处理效率的效果。
为实现上述目的，本发明提供一种ECC译码纠错方法，所述ECC译码纠错方法包括以下步骤：
数据接收部件对接收到的待处理数据进行预处理，生成处理结果；
译码部件根据所述处理结果确定所述待处理数据的错误位置多项式；
纠错部件根据所述错误位置多项式计算错误数据位置，根据所述错误数据位置纠正所述待处理数据中的错误数据，并输出译码结果。
可选地，所述数据接收部件对接收到的第一待处理数据进行预处理，生成处理结果的步骤之后，还包括：
将所述处理结果传送至所述译码部件，并接收下一笔所述待处理数据。
可选地，所述将所述处理结果传送至所述译码部件，并接收下一笔所述待处理数据的步骤之前，还包括：
在所述译码部件当前处于译码状态时，数据接收部件对所述处理结果进行缓存，并停止接收数据；
在所述译码部件未处于所述译码状态时，执行所述将所述处理结果传送至所述译码部件，并接收下一笔所述待处理数据的步骤。
可选地，所述译码部件根据所述处理结果确定所述待处理数据中的错误位置多项式的步骤之后，还包括：
在根据所述处理结果确定所述待处理数据的错误位置多项式后，判断所述纠错部件是否处于纠错状态；
在所述纠错部件处于纠错状态时，译码部件缓存所述错误位置多项式，并将当前状态设置为所述译码状态；
在所述纠错部件未处于所述纠错状态时，将所述错误位置多项式传送至所述纠错部件。
可选地，所述待处理数据包括原始数据及校验码，其中，所述校验码为BCH校验码。
可选地，所述数据接收部件对接收到的待处理数据进行预处理，生成处理结果的步骤包括：
所述数据接收部件根据所述待处理数据获取所述原始数据及所述校验码；
根据所述原始数据及所述校验码计算所述待处理数据的伴随式；
将所述伴随式作为所述处理结果。
可选地，所述纠错部件根据所述错误位置多项式计算错误数据位置，根据所述错误数据位置纠正所述待处理数据中的错误数据，并输出译码结果的步骤包括：
根据所述错误位置多项式计算所述原始数据中的错误位置；
根据所述错误位置对所述原始数据中所述错误位置对应的二进制数据进行反转纠错，并将纠错后的所述原始数据作为所述译码结果输出。
此外，为实现上述目的，本发明还提供一种ECC译码纠错装置，所述ECC译码纠错装置包括：数据接收部件、译码部件、纠错部件、存储器、处理器及存储在所述存储器上并可在所述处理器上运行的ECC译码纠错装置的控制程序，所述ECC译码纠错装置的控制程序被所述处理器执行时实现如上所述的ECC译码纠错方法的步骤。
可选地，所述数据接收部件、所述译码部件以及所述纠错部件独立设置。
此外，为实现上述目的，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有ECC译码纠错装置的控制程序，所述ECC译码纠错装置的控制程序被处理器执行时实现如上所述的ECC译码纠错方法的步骤。
本发明实施例提出的一种ECC译码纠错方法、ECC译码纠错装置及计算机可读存储介质，ECC译码纠错装置先控制数据接收部件对接收到的待处理数据进行预处理，生成处理结果，然后控制译码部件根据所述处理结果确定所述待处理数据的错误位置多项式，进而控制纠错部件根据所述错误位置多项式计算错误数据位置，根据所述错误数据位置纠正所述待处理数据中的错误数据，并输出译码结果，由于数据接收部件、译码部件及纠错部件之间相互独立，且可以协同工作，从而使得可以同时对多笔数据同时进行译码，这样提高了ECC译码纠错装置译码纠错效率。
附图说明
图1是本发明实施例方案涉及的ECC译码纠错装置结构示意图；
图2为本发明ECC译码纠错方法一实施例的流程示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例的主要解决方案是：
数据接收部件对接收到的待处理数据进行预处理，生成处理结果；
译码部件根据所述处理结果确定所述待处理数据的错误位置多项式；
纠错部件根据所述错误位置多项式计算错误数据位置，根据所述错误数据位置纠正所述待处理数据中的错误数据，并输出译码结果。
由于，ECC译码一般包括数据输入、译码和纠错三个步骤，传统的芯片或设备中，只设置一个ECC译码模块，因此在ECC译码模块在接收到一笔数据时，只能对当前接收到的数据完成数据输入、译码和纠错等三个步骤之后，才可以处理下一笔数据，这样存在数据处理效率较低的缺点。
本发明实施例提出的一种ECC译码纠错方法、ECC译码纠错装置及计算机可读存储介质，ECC译码纠错装置先控制数据接收部件对接收到的待处理数据进行预处理，生成处理结果，然后控制译码部件根据所述处理结果确定所述待处理数据的错误位置多项式，进而控制纠错部件根据所述错误位置多项式计算错误数据位置，根据所述错误数据位置纠正所述待处理数据中的错误数据，并输出译码结果，由于数据接收部件、译码部件及纠错部件之间相互独立，且可以协同工作，从而使得可以同时对多笔数据同时进行译码，这样提高了ECC译码纠错装置译码纠错效率。
如图1所示，图1是本发明实施例方案涉及的硬件运行环境的终端结构示意图。
本发明实施例终端可以是ECC译码纠错装置端设备。
如图1所示，ECC译码纠错装置10包括处理器11、数据接收部件12、译码部件13及纠错部件14。其中，所述处理器11用于控制所述数据接收部件12、译码部件13及纠错部件14之间协同工作，所述数据接收部件12、译码部件13及纠错部件14之间互相独立。可以同时处于不同的工作状态。所述数据接收部件12适用于接收外部数据，并对外部数据进行预处理，所述数据接收部件12接收并对外部数据进行预处理后，将处理结果传送至译码部件13，所述译码部件13根究所述处理结果计算所述数据接收部件12接收到的数据中的原数据的错误位置多项式，并将错误位置多项式传送至纠错部件14，所述纠错部件14根据所述错误位置多项式对所述原数据进行纠错后，输出纠错后的原数据。
可以理解的是，该终端还可以包括存储器，其中，所述存储器可以包括操作系统以及ECC译码纠错装置的控制程序。
在图1所示的终端中，处理器11可以用于调用存储器中存储的ECC译码纠错装置的控制程序，并执行以下操作：
数据接收部件对接收到的待处理数据进行预处理，生成处理结果；
译码部件根据所述处理结果确定所述待处理数据的错误位置多项式；
纠错部件根据所述错误位置多项式计算错误数据位置，根据所述错误数据位置纠正所述待处理数据中的错误数据，并输出译码结果。
进一步地，处理器1001可以调用存储器1005中存储的ECC译码纠错装置的控制程序，还执行以下操作：
将所述处理结果传送至所述译码部件，并接收下一笔所述待处理数据。
进一步地，处理器1001可以调用存储器1005中存储的ECC译码纠错装置的控制程序，还执行以下操作：
在所述译码部件当前处于译码状态时，数据接收部件对所述处理结果进行缓存，并停止接收数据；
在所述译码部件未处于所述译码状态时，执行所述将所述处理结果传送至所述译码部件，并接收下一笔所述待处理数据的步骤。
进一步地，处理器1001可以调用存储器1005中存储的ECC译码纠错装置的控制程序，还执行以下操作：
在根据所述处理结果确定所述待处理数据的错误位置多项式后，判断所述纠错部件是否处于纠错状态；
在所述纠错部件处于纠错状态时，译码部件缓存所述错误位置多项式，并将当前状态设置为所述译码状态；
在所述纠错部件未处于所述纠错状态时，将所述错误位置多项式传送至所述纠错部件。
进一步地，处理器1001可以调用存储器1005中存储的ECC译码纠错装置的控制程序，还执行以下操作：
所述数据接收部件根据所述待处理数据获取所述原始数据及所述校验码；
根据所述原始数据及所述校验码计算所述待处理数据的伴随式；
将所述伴随式作为所述处理结果。
进一步地，处理器1001可以调用存储器1005中存储的ECC译码纠错装置的控制程序，还执行以下操作：
所述译码部件根据所述待处理数据的伴随式计算错误位置多项式；
将错误位置多项式作为所述处理结果。
进一步地，处理器1001可以调用存储器1005中存储的ECC译码纠错装置的控制程序，还执行以下操作：
根据所述错误位置多项式计算所述原始数据中的错误位置；
根据所述错误位置对原始数据中所述错误位置对应的二进制数据进行反转纠错，并将纠错后的所述原始数据作为所述译码结果输出。
参照图2，在本发明ECC译码纠错方法的一实施例中，所述ECC译码纠错方法包括以下步骤：
步骤S10、数据接收部件对接收到的待处理数据进行预处理，生成处理结果；
在本实施例中，执行主体可以是ECC译码纠错装置，所述ECC译码纠错装置设置有互相独立的数据接收部件、译码部件及纠错部件。所述数据接收部件、译码部件及纠错部件之间可以协同工作，以待处理数据进行译码纠错。
所述数据接收部件可以设置为接收、缓存待处理数据，其中，所述待处理数据可以是包括原始数据和检验码。
当数据接收部件接收到待处理数据时，可以对所述待处理数据进行预处理。
具体地，对待处理数据进行的预处理包括计算待处理数据伴随式。例如，当原始数据与校验码依次以byte为单位输入数据接收部件是，在数据输入的过程中可以同步进行伴随式计算。当数据输入完毕后，对应的伴随式也计算完毕。示例性地，当原始数据的纠错能力为n bit时，数据接收部件可以根据待处理数据计算得出2n个伴随式计算结果。
需要说明的是，待处理数据可以数据包的形式输入所述数据接收部件，当数据接收部件接收到一笔待处理数据时，可以生产一个处理结果，并将所述处理结果传送至译码部件。
步骤S20、译码部件根据所述处理结果确定所述待处理数据的错误位置多项式；
在本实施例中，当译码部件接收到数据接收部件传送的伴随式时，可以根据接收到伴随式计算结果完成译码算法的错误位置多项式计算，并得到错位位置多项式。示例性地，当原始数据的纠错能力为n bit，则可以根据待处理数据的伴随式计算得出n+1个错误位置多项式。
当确定错误位置多项式时，将所述错误位置多项式作为所述待处理数据中的错误数据位置传送至纠错部件。
步骤S30、纠错部件根据所述错误位置多项式计算错误数据位置，根据所述错误数据位置纠正所述待处理数据中的错误数据，并输出译码结果。
在本实施例中，当接受到译码部件传送的错误位置多项式计算结果，进行池恩（chien）搜索计算得到m个bit在原始数据中的错误位置信息。并根据找到的错误位置信息，对相应的错误数据进行纠错处理，即反转存储的二进制信息。示例性地，将错误位置对应的0纠错后为1，错误位置对应的1，纠错后为0。
具体地，ECC译码纠错装置的数据接收部件还设置有用于存储原始数据的缓存空间，当纠错部件确定原始数据中的错误位置后，可以缓存空间中读取原始数据，然后纠正原始数据中错误位置对应的二进制数据。可以理解的是，ECC译码纠错装置也可以设置独立的缓存空间用于存储数据接收部件接收到的原始数据，以供纠错部件对原始数据进行纠错。
需要说明的是，所述数据接收部件、译码部件及所述纠错部件独立设置，并且可以协同工作。使得在处理数据时，可以同时进行多笔数据的译码工作。
示例性地，当数据接收部件接收到待处理数据A1时，对A1进行预处理，并将处理结果Ba1发送至译码部件。当译码部件接收到处理结果Ba1时，数据接收部件可以开始接收待处理数据A2，使得译码部件在根据处理结果Ba1，计算待处理数据A1的原始数据对应的错误位置多项式时，数据接收部件可以同时对待处理数据A2进行预处理，生产处理结果Ba2。当译码部件根据处理结果Ba1计算得出待处理数据A1的原始数据对应的错误位置多项式时，可以将待处理数据A1的原始数据对应的错误位置多项式传送至纠错部件，使得纠错部件根据待处理数据A1的原始数据对应的错误位置多项式，计算得到出错数据位置，然后根据所述错误数据位置对待处理数据A1的原始数据中的所述错误位置对应的二进制数据进行反转纠错。同时，译码部件在将待处理数据A1的原始数据对应的错误位置多项式传送至纠错部件后，可以接收处理结果Ba2，使得在纠错部件根据待处理数据A1的原始数据对应的错误位置多项式，对待处理数据A1的原始数据进行纠错时，译码部件可以同时根据处理结果Ba2，计算待待处理数据A2的原始数据对应的错误位置多项式。
具体地，当起始时间节点为T0时，在T0-T1，T1-T2及T2-T3各个时段中，数据接收部件、译码部件及纠错部件的工作状态如下：
T0-T1：三个部件仅数据接收部件工作，负责接收缓存来自外部的数据（第一笔待处理数据），并在对接收到的数据进行预处理后，将处理结果传送至译码部件。
T1-T2：译码部件在获取到数据接收部件传送的处理结果（第一笔待处理数据的处理结果）时，根据处理结果计算错位位置多项式；数据接收部件接收下一笔待处理数据（第二笔待处理数据），并对第二笔待处理数据进行预处理；数据接收部件生成第二笔待处理数据的处理结果时，判断译码部件是否完成对第一笔数据的处理，当译码部件已完成第一笔数据的处理，并将对应的错误位置多项式发送至纠错部件时，数据接收部件将第二笔待处理数据对应的处理结果发送至译码部件。否则，等待译码部件完成第一笔数据的处理后，再将第二笔待处理数据对应的处理结果发送至译码部件。
T2-T3：纠错部件对第一笔待处理数据的原始数据进行纠错；数据接收部件接收并对第三笔待处理数据，并对第三笔待处理数据进行预处理；根据接收到的第二笔待处理数据的处理结果，计算第二笔待处理数据的原始数据的错误位置多项式。
依次类推，三个部件可以同时进行工作，使得可以实现对译码纠错过程进行流水作业。
当纠错部件完成一笔待处理数据对应的原始数据的纠错后，可以输出所述待处理原始数据的纠错后，输出纠错后的原始数据。
在本实施例公开的技术方案中，ECC译码纠错装置先控制数据接收部件对接收到的待处理数据进行预处理，生成处理结果，然后控制译码部件根据所述处理结果确定所述待处理数据的错误位置多项式，再纠错部件根据所述错误位置多项式计算错误数据位置，根据所述错误数据位置纠正所述待处理数据中的错误数据，并输出译码结果，由于数据接收部件、译码部件及纠错部件之间相互独立，且可以协同工作，从而使得可以同时对多笔数据同时进行译码，这样提高了ECC译码纠错装置译码纠错效率。
基于上述实施例，在另一实施例中，所述数据接收部件、译码部件及纠错部件均设置有存储单元。
在本实施例中，当数据接收部件处理完一笔数据后，可以先判断译码部件当前是否已处理完上一笔数据，当译码部件已经处理完上一笔数据时，将当前处理结果发送至译码部件，否则将存储结果缓存至数据接收部件的存储单元中。并在译码部件完成上一笔数据时，将缓存的当前处理结果传送至译码部件。
当译码部件完成一笔数据的错误位置多项式的计算后，判断纠错部件当前时刻是否完成上一笔数据的纠错工作，如果是，则将错误位置多项式的计算结果发送至纠错部件，否则，对当前计算得出的错误位置多项式进行缓存。
纠错部件完成一笔数据的纠错后，判断上一笔已完成纠错的数据是否已经输出完成，如果是，则输出当前纠错后的数据。否则，对当前纠错后的数据进行缓存。
可以理解的是，所述缓存单元可以是先进先出存储器，使得每一部件均可以储存一个或者多个处理结果。
在本实施例公开的技术方案中，每一部件均可以对自身的处理结果进行缓存，这样减小了单部件工作时的等待时间，从而进一步的提升了ECC译码纠错装置的译码纠错效率。
此外，本发明实施例还提出一种ECC译码纠错装置，所述ECC译码纠错装置包括：数据接收部件、译码部件、纠错部件、存储器、处理器及存储在所述存储器上并可在所述处理器上运行的ECC译码纠错装置的控制程序，所述ECC译码纠错装置的控制程序被所述处理器执行时实现如上各个实施例所述的ECC译码纠错方法的步骤。
可选地，所述数据接收部件、所述译码部件以及所述纠错部件独立设置。
此外，本发明实施例还提出一种计算机可读存储介质，所述计算机可读存储介质上存储有ECC译码纠错装置的控制程序，所述ECC译码纠错装置的控制程序被处理器执行时实现如上各个实施例所述的ECC译码纠错方法的步骤。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (3)

1.一种ECC译码纠错方法，其特征在于，应用于ECC译码纠错装置，所述ECC译码纠错装置包括独立设置的数据接收部件、译码部件和纠错部件，所述数据接收部件和译码部件以及纠错部件分别设置有缓存单元，所述缓存单元为先进先出存储器，使得所述数据接收部件储存一个或多个处理结果，所述译码部件储存一个或多个错误位置多项式，所述纠错部件储存当前纠错后的原始数据，所述ECC译码纠错方法包括以下步骤：
数据接收部件根据接收到的待处理数据获取原始数据及校验码，其中，所述校验码为BCH校验码，所述数据接收部件设置有用于存储所述原始数据的缓存空间，当纠错部件确定所述原始数据中的错误位置后，从所述缓存空间中读取所述原始数据，然后纠正所述原始数据中错误位置对应的二进制数据；
根据所述原始数据及所述校验码计算所述待处理数据的伴随式；
将所述伴随式作为处理结果；
在所述译码部件当前处于译码状态时，数据接收部件将所述处理结果缓存至数据接收部件的缓存单元，并停止接收数据，在所述译码部件未处于所述译码状态时，将所述处理结果传送至所述译码部件，并接收下一笔所述待处理数据；
译码部件根据所述处理结果确定所述待处理数据的错误位置多项式；
在根据所述处理结果确定所述待处理数据的错误位置多项式后，判断所述纠错部件是否处于纠错状态，在所述纠错部件处于纠错状态时，译码部件缓存所述错误位置多项式至译码部件的缓存单元，并将当前状态设置为所述译码状态，在所述纠错部件未处于所述纠错状态时，将所述错误位置多项式传送至所述纠错部件，并接收下一笔所述待处理数据的处理结果；
纠错部件根据所述错误位置多项式进行chien搜索计算得到m个bit在原始数据中的错误位置；
根据所述错误位置对所述原始数据中所述错误位置对应的二进制数据进行反转纠错，并将纠错后的所述原始数据作为译码结果输出；
其中，所述根据所述错误位置对所述原始数据中所述错误位置对应的二进制数据进行反转纠错，并将纠错后的所述原始数据作为译码结果输出的步骤，包括：
判断上一笔已完成纠错的数据是否已经输出完成，如果是，则将当前纠错后的所述原始数据作为译码结果输出，否则，对当前纠错后的所述原始数据缓存至纠错部件的缓存单元。
2.一种ECC译码纠错装置，其特征在于，所述ECC译码纠错装置包括：数据接收部件、译码部件、纠错部件、存储器、处理器及存储在所述存储器上并可在所述处理器上运行的ECC译码纠错装置的控制程序，所述ECC译码纠错装置的控制程序被所述处理器执行时实现如权利要求1所述的ECC译码纠错方法的步骤。
3.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有ECC译码纠错装置的控制程序，所述ECC译码纠错装置的控制程序被
处理器执行时实现如权利要求1所述的ECC译码纠错方法的步骤。
CN201910644540.6A 2019-07-17 2019-07-17 Ecc译码纠错方法、ecc译码纠错装置及计算机可读存储介质 Active CN110389854B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910644540.6A CN110389854B (zh) 2019-07-17 2019-07-17 Ecc译码纠错方法、ecc译码纠错装置及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910644540.6A CN110389854B (zh) 2019-07-17 2019-07-17 Ecc译码纠错方法、ecc译码纠错装置及计算机可读存储介质

Publications (2)

Publication Number Publication Date
CN110389854A CN110389854A (zh) 2019-10-29
CN110389854B true CN110389854B (zh) 2023-09-22

Family

ID=68286681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910644540.6A Active CN110389854B (zh) 2019-07-17 2019-07-17 Ecc译码纠错方法、ecc译码纠错装置及计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN110389854B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112099986B (zh) * 2020-08-11 2022-02-01 西安电子科技大学 一种分支流水线结构的ecc译码系统及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894582A (zh) * 2009-05-21 2010-11-24 成都市华为赛门铁克科技有限公司 存储数据译码方法,装置以及设备
CN101976584A (zh) * 2010-10-27 2011-02-16 记忆科技(深圳)有限公司 准循环低密度奇偶校验码译码器及译码方法
CN103870354A (zh) * 2012-12-07 2014-06-18 北京兆易创新科技股份有限公司 一种错误检查和纠正码译码器及译码方法
CN105741880A (zh) * 2014-12-10 2016-07-06 上海华虹集成电路有限责任公司 Sim卡装置及用于sim卡的ecc纠错模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894582A (zh) * 2009-05-21 2010-11-24 成都市华为赛门铁克科技有限公司 存储数据译码方法,装置以及设备
CN101976584A (zh) * 2010-10-27 2011-02-16 记忆科技(深圳)有限公司 准循环低密度奇偶校验码译码器及译码方法
CN103870354A (zh) * 2012-12-07 2014-06-18 北京兆易创新科技股份有限公司 一种错误检查和纠正码译码器及译码方法
CN105741880A (zh) * 2014-12-10 2016-07-06 上海华虹集成电路有限责任公司 Sim卡装置及用于sim卡的ecc纠错模块

Also Published As

Publication number Publication date
CN110389854A (zh) 2019-10-29

Similar Documents

Publication Publication Date Title
US8522116B2 (en) Systems and methods for performing forward error correction
US6813323B2 (en) Decoding method and communication terminal apparatus
EP3539237A1 (en) Error detection in communication systems using polar coded data transmission
CN110389854B (zh) Ecc译码纠错方法、ecc译码纠错装置及计算机可读存储介质
US8370727B2 (en) Method and circuit for decoding an error correction code
TW200505173A (en) Apparatus and method for turbo decoder termination
KR20010080950A (ko) 격자 상태 메트릭 정규화 시스템
EP2370899B1 (en) Poison bit error checking code scheme
US20160277151A1 (en) Transmission method and device based on management data input/output multi-source agreements
EP1152540A1 (en) Error control device and method using cyclic code
KR20100008849A (ko) 통신 시스템에서 순환중복검사 방법 및 장치
US10516418B2 (en) Hybrid type iterative decoding method and apparatus
CN111224741B (zh) 卫星导航用bch码译码方法、译码器及卫星导航接收机
JP6875661B2 (ja) 誤り検出用冗長ビットの生成方法および装置
US9231893B2 (en) Processing circuits of telecommunications devices and related methods
CN114443348A (zh) 一种可配置crc码计算系统
CN113242045A (zh) 一种极化码的高效译码方法、译码装置及计算机可读存储介质
US20070033507A1 (en) Efficient error code correction
JP2001053690A (ja) 音声復号装置
WO2010049988A1 (ja) 復号装置、受信装置、通信システム、復号方法および受信方法
JPH09251427A (ja) フラッシュメモリの符号誤り訂正装置及び方法
JPH0723008A (ja) 符号化処理タイミング可変の音声処理方式
US11438013B2 (en) Low-power error correction code computation in GF (2R)
CN108804074B (zh) 一种数据处理方法、装置、硬件装置、存储介质及芯片
US20200252086A1 (en) Method and device for decoding turbo product code and computer-readable storage medium

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant