CN110380719A - 芯片的数据传输电路、控制系统及控制装置 - Google Patents

Abstract

本发明公开了一种芯片的数据传输电路、控制系统及控制装置。本发明的芯片的数据传输电路通过其串行接口的至少一个第一控制管脚分别与芯片的第三数据管脚和第四数据管脚连接，通过至少一个第一控制管脚输入的第一控制信号令芯片向第三数据管脚和/或第四数据管脚发送第一控制信号，以使芯片根据第三数据管脚和/或第四数据管脚处接受到的第一控制信号确定其工作模式，简化了调整芯片工作模式的操作流程，能够更加便捷对芯片的工作模式进行调整。

Description

芯片的数据传输电路、控制系统及控制装置

技术领域

本发明涉及芯片控制技术领域，具体而言涉及一种芯片的数据传输电路、控制系统及控制装置。

背景技术

现有的芯片控制方法常常是利用通用异步收发传输器(Universal AsynchronousReceiver/Transmitter，UART)或I2C协议来调控芯片的工作模式，进而控制芯片进行升级、试调或正常工作。

其中，采用通用异步收发传输器对芯片的工作模式调整时，芯片需要独立的控制管脚来选择芯片的工作模式，当需要升级时，通过跳帽将芯片选择到升级模式，升级完后断电，再通过跳帽将芯片调节会正常工作模式，该方法应用起来比较复杂，不适合大规模生产。采用I2C协议对芯片的工作模式调整时，需要芯片支持I2C协议，此外，在硬件上将I2C总线接口集成在芯片内部，现有技术中有两种实现方式，一种方式是当芯片上电时通过I2C命令将芯片进入到升级模式，然后再通过I2C协议实现芯片程序的升级，升级完后再通过I2C命令将芯片恢复到正常工作模式，该方法应用起来方便，但涉及到私有的升级协议，实现起来比较复杂；另一种方式是附加一个特殊的升级设备，升级设备用外部芯片调节芯片的控制管脚的电平，将芯片选择到升级模式，通过I2C总线进行数据传输进而实现芯片的升级，升级完后再通过芯片的控制管脚将芯片恢复到正常工作模式，附加的升级设备需有一个芯片来控制芯片的控制管脚的电压，并且需要用软件来控制，升级设备实现较复杂。

发明内容

有鉴于此，本发明提供一种芯片的数据传输电路、控制系统及控制装置，本发明的芯片的数据传输电路能够更加便捷对芯片的工作模式进行调整和数据传输。

一方面，本发明提供一种芯片的数据传输电路，所述芯片的数据传输电路包括：

串行接口和第一控制电路，所述串行接口包括第一数据管脚、第二数据管脚、至少一个第一控制管脚，所述第一控制电路包括与所述第一控制管脚数量相同的输入端和输出端；

其中，所述第一数据管脚用于与所述芯片的第三数据管脚连接，所述第二数据管脚用于与所述芯片的第四数据管脚连接；一个所述第一控制管脚连接于所述第一控制电路的一输入端，且所述第一控制电路的一输入端对应的输出端用于与所述芯片的第三数据管脚或第四数据管脚连接；

所述第一控制电路用于将所述第一控制管脚输入的第一控制信号调整为所述芯片的可识别控制信号，并输出至所述第一控制管脚的输出端连接的所述第三数据管脚或第四数据管脚，所述第一控制信号提供于所述芯片，以使所述芯片确定其工作模式；所述第一数据管脚和第二数据管脚用于在所述芯片需要进行数据传输时，与所述第三数据管脚和第四数据管脚进行数据传输。

另一方面，本发明提出了一种芯片的控制系统，所述控制系统包括：

数据传输电路和芯片，所述数据传输电路包括串行接口，所述串行接口包括第一数据管脚、第二数据管脚以及至少一个第一控制管脚；所述芯片包括第三数据管脚和第四数据管脚；其中，

所述第一数据管脚与所述第三数据管脚连接，所述第二数据管脚与所述第四数据管脚连接；一个所述第一控制管脚与所述第三数据管脚或所述第四数据管脚连接；

所述芯片用于利用所述第三数据管脚和第四数据管脚检测所述至少一个第一控制管脚输入的第一控制信号，并基于所述第一控制信号确定其工作模式，以及在所述芯片需要进行数据传输时，利用所述第三数据管脚和第四数据管脚与所述数据传输电路的第一数据管脚、第二数据管脚进行数据传输。

另一方面，本发明还提出了一种芯片控制装置，该芯片控制装置包括：控制器、芯片以及芯片的数据传输电路；

所述控制器与所述数据传输电路连接，用于向所述数据传输电路发送控制信号；

所述数据传输电路根据所述控制信号向所述芯片发送芯片可识别的可识别控制信号；

所述芯片用于根据所述可识别控制信号确定其工作模式，其中，所述数据传输电路为上述芯片的数据传输电路。

有益效果：区别于现有技术，本发明的芯片的数据传输电路通过其串行接口的至少一个第一控制管脚分别与芯片的第三数据管脚和第四数据管脚连接，通过至少一个第一控制管脚输入的第一控制信号令芯片向第三数据管脚和/或第四数据管脚发送第一控制信号，以使芯片根据第三数据管脚和/或第四数据管脚处接受到的第一控制信号确定其工作模式，简化了调整芯片工作模式的操作流程；此外，芯片需要进行数据传输时，利用数据传输电路的第一数据管脚和第二数据管脚以及芯片的第三数据管脚和第四数据管脚，对芯片进行数据传输，即复用了芯片的第三数据管脚和第四数据管脚，节省了芯片管脚数量，且不需要再额外的集成通信接口。

附图说明

图1是本发明芯片控制系统第一实施例的结构示意图；

图2是本发明芯片控制系统第二实施例的结构示意图；

图3是本发明芯片控制系统第三实施例的结构示意图；

图4是图3中控制子电路一实施方式的结构示意图；

图5是本发明芯片控制系统第四实施例的结构示意图；

图6是图5中第二控制电路一实施方式的结构示意图；

图7是本发明芯片控制系统第五实施例的结构示意图；

图8是本发明芯片控制装置一实施例的结构示意图；

图9a-9c是图8所示的芯片控制装置的工作流程图。

具体实施例

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明做进一步详细描述。显然，所描述的实施方式仅仅是本发明的一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，均属于本发明保护的范围。

请参阅图1，图1是本发明芯片的控制系统第一实施例的结构示意图。如图1所示，本实施例的芯片控制系统100包括数据传输电路10和芯片20，数据传输电路10包括串行接口101，串行接口101包括第一数据管脚1013、第二数据管脚1014以及两个第一控制管脚1011、1012，需要说明的是，本实施例以第一控制管脚的数量为2为例，但并不是对本发明中第一控制管脚的数量的限制，在其他实施方式中可根据需求调整第一控制管脚的数量；芯片20包括第三数据管脚201和第四数据管脚202。其中，第一数据管脚1013与第三数据管脚201连接，第二数据管脚1014与第四数据管脚202连接；第一控制管脚1011和第一控制管脚1012分别与第三数据管脚201或第四数据管脚202连接，即第一控制管脚1011、1012与第三数据管脚201和第四数据管脚202是一一对应的，第一控制管脚1011和第一控制管脚1012不会同时连接第三数据管脚201，或同时连接第四数据管脚202，本实施例中，一个第一控制管脚1011与第三数据管脚201连接，另一个第一控制管脚1012与第四数据管脚202连接。本实施例中，串行接口101的两个第一控制管脚1011、1012即为数据传输电路10的第一控制信号的输出管脚。

数据传输电路10的两个第一控制管脚1011、1012分别向芯片20的第三数据管脚201和第四数据管脚202输入第一控制信号，芯片20则用于利用第三数据管脚201和第四数据管脚202检测第一控制管脚1011和第一控制管脚1012输入的第一控制信号，并基于第一控制信号确定其工作模式，以及在芯片20需要进行数据传输时，利用第三数据管脚201和第四数据管脚202与数据传输电路10的第一数据管脚1013、第二数据管脚1014进行数据传输。可以理解的是，芯片20在升级模式以及正常工作模式下均需要与数据传输电路10进行数据传输，此时均是利用芯片20的第三数据管脚201和第四数据管脚202对芯片20进行数据传输。

本实施例中，第一控制信号为高电平的第一控制信号或低电平的第一控制信号，当串行接口101的两个第一控制管脚1011、1012向芯片20的第三数据管脚201和第四数据管脚202输入的第一控制信号均为低电平的第一控制信号时，芯片20根据其检测到的第三数据管脚201和第四数据管脚202处的低电平的第一控制信号，选择进入升级模式；若串行接口101的两个第一控制管脚1011、1012向芯片20的第三数据管脚201和第四数据管脚202输入的第一控制信号均为高电平的第一控制信号时，芯片20根据其检测到的第三数据管脚201和第四数据管脚202处的高电平的第一控制信号，选择进入正常工作模式；若串行接口101的两个第一控制管脚1011、1012向芯片20的第三数据管脚201和第四数据管脚202分别输入的一高电平的第一控制信号和一低电平的第一控制信号，则芯片20根据其检测到的第三数据管脚201和第四数据管脚202处的一高电平的第一控制信号和一低电平的第一控制信号，则选择进入调试模式。

本实施例中采用通用异步收发传输器作为串行接口101，串行接口101的两个第一控制管脚1011、1012为通用异步收发传输器的RTS管脚、CTS管脚、DTR管脚以及DSR管脚中的任意两个管脚。本实施例中，两个第一控制管脚1011、1012为RTS管脚和CTS管脚，在其他实施方式中也可以将DTR管脚以及DSR管脚分别作为两个第一控制管脚1011、1012，本实施例不做具体限定。

可以理解的是，在应用本实施例的芯片控制系统100时，可以将数据传输电路10通过数据传输线与一控制器连接，控制器向芯片控制系统100的数据传输电路10发送相应控制信号，数据传输电路10接收控制器发送的控制信号，进而基于该控制信号输出相应的第一控制信号。此外，也可以在芯片控制系统100中集成一控制芯片，控制芯片与数据传输电路10的串行接口101连接，用于向数据传输电路10发送相应控制信号。数据传输电路10则向芯片20的第三数据管脚201和第四数据管脚202传输第一控制信息；则芯片20可利用第三数据管脚201和第四数据管脚202检测两个第一控制管脚1011、1012输入的第一控制信号，基于检测到输入的两个第一控制信号的信号状态进而确定其工作模式，芯片20的工作模式包括升级模式、正常工作模式以及调试模式。

本实施例中，可以根据芯片工作模式的种类数量，对第一控制管脚的数量进行调整，若芯片的工作模式仅有两种，则可以只需要一个控制管脚。换言之，在其他实施方式中，本发明的数据传输电路中可以只有一个第一控制管脚，即在数据传输电路中仅有第一控制管脚1011或第一控制管脚1012，此时，第一控制管脚1011或第一控制管脚1012的工作方式与上述的工作方式类似，通过其向芯片的第三数据管脚201或第四数据管脚202输出的第一控制信号，以使芯片根据其第三数据管脚201或第四数据管脚202检测的第一控制信号确定其工作模式。可以理解的是，本实施例中，第一控制信号可以为电平信号；例如，将当串行接口101的第一控制管脚向芯片20的第三数据管脚201或第四数据管脚202输入的低电平的第一控制信号时，芯片20根据其检测到的第三数据管脚201或第四数据管脚202处的低电平的第一控制信号，选择进入升级模式；若串行接口101的第一控制管脚向芯片20的第三数据管脚201或第四数据管脚202输入高电平的第一控制信号时，芯片20根据其检测到的第三数据管脚201或第四数据管脚202处的高电平的第一控制信号，选择进入正常工作模式

此外，第一控制信号也可以电压信号或电流信号灯，可以设置电压值范围或电流值范围以使芯片根据第一控制信号的电压或电流的数值选择对应的工作模式；例如，可以向芯片设置电压值范围(V1，V2)、(V3，V4)以及(V5，V6)，若第一控制信号的电压值在V1至V2之间，则芯片选择进行升级模式，若第一控制信号的电压值在V3至V4之间，则芯片选择进入正常工作模式，若第一控制信号的电压值在V5至V6之间，则芯片选择进入调试模式。

需要说明的是，若芯片的工作模式种类增加，则可对应增加数据传输电路中的第一控制管脚的数量，本发明对第一控制管脚的数量不做具体限制。

本实施例的芯片控制系统100通过数据传输电路10的串行接口101的第一控制管脚1011、1012分别与芯片20的第三数据管脚201和第四数据管脚202连接，通过第一控制管脚1011、1012输入的第一控制信号令芯片20通过其第三数据管脚201和第四数据管脚202接收第一控制信号，并确定其工作模式，简化了调整芯片20工作模式的操作流程；此外，芯片20的工作模式为数据传输模式时，利用数据传输电路10的第一数据管脚1013和第二数据管脚1014以及芯片20的第三数据管脚201和第四数据管脚202，对芯片20进行数据传输，即复用了芯片20的第三数据管脚201和第四数据管脚202，节省了芯片20管脚数量，且不需要额外的集成通信接口。

进一步请参阅图2，图2是本发明芯片控制系统200第二实施例的结构示意图，本实施例的芯片控制系统200是在图1所示的第一实施例的基础上改进得到的。如图2所示，本实施例的芯片控制系统200还包括第一控制电路102，串行接口101的第一控制管脚1011通过第一控制电路102与芯片20的第三数据管脚201连接，第一控制管脚1012通过第一控制电路102与芯片20的第四数据管脚202连接(可以理解的是，第一控制管脚1011、1012与第三数据管脚201和第四数据管脚202之间的连接关系是一一对应，且连接顺序可以根据需求进行交换的)，第一控制电路102用于基于第一控制管脚1011、1012输入的第一控制信号向芯片20的第三数据管脚201和第四数据管脚202输入芯片20的可识别控制信号。

在本实施例中，串行接口101的第一控制信号对芯片20的第三数据管脚201和第四数据管脚202处输入的第一控制信号的电平调节方式与上述的调节方式相同；此处，第一控制电路102用于对串行接口101输出的第一控制信号进行调制，即串行接口101的两个第一控制管脚1011、1012分别向第一控制电路102输入第一控制信号，第一控制电路102对第一控制信号进行调制，生成能够被芯片识别的可识别控制信号，并向芯片20发送可识别控制信号，此时，第一控制电路102的输出管脚即为数据传输电路10的输出管脚。第一控制电路102用于对串行接口101输出的第一控制信号进行转换，或基于第一控制信号重新调制输入到芯片20的第三数据管脚201和第四数据管脚202的第一控制信号，以使芯片20能够识别其第三数据管脚201和第四数据管脚202输入的第一控制信号。

本实施例通过设置第一控制电路102对串行接口101与芯片20之间的传输的第一控制信号进行转换，避免了芯片20和串行接口101之间由于协议不同等因素造成芯片20不能识别串行接口101发送的控制信号的情况。

进一步，请参阅图3，在本发明芯片的控制系统第三实施例中，可令第一控制电路102包括与第一控制管脚数量相同的控制子电路1021，串行接口101的第一控制管脚1011通过第一控制电路102与芯片20的第三数据管脚201连接，第一控制管脚1012通过第一控制电路102与芯片20的第四数据管脚202连接，进而使串行接口101的两个第一控制管脚1011、1012与第三数据管脚201和第四数据管脚202一一对应，每个控制子电路1021分别对其连接的串行接口101的第一控制管脚1011、1012输入的第一控制信号进行调制或转换，形成芯片能够识别的可识别控制信号，并将可识别控制信号传送至芯片20的第三数据管脚201和第四数据管脚202，以使串行接口101的两个第一控制管脚1011、1012与第三数据管脚201和第四数据管脚202以一一对应的方式进行连接。

进一步，请参阅图4，图4是图3中每个控制子电路1021一实施例的结构示意图。如图4所示，控制子电路1021包括第一控制开关Q1、第二控制开关Q2、第一电阻R1和第二电阻R2。其中，第一控制开关Q1的第一控制端1与串行接口101的一个第一控制管脚1011连接，第一控制开关Q1的第二控制端2与第二控制开关Q2的第一控制端4连接，且第一控制开关Q1的第二控制端2通过第一电阻R1连接于第一电压V1；第二控制开关Q2的第二控制端5通过第二电阻R2连接于第一电压V1，且第二控制开关Q2的第二控制端5连接于第三数据管脚201或第四数据管脚202(图中以第三数据管脚201为例)，第一控制开关Q1和第二控制开关Q2的第三控制端3、6均接地。

此外，第一控制开关Q1与第一控制管脚1011之间还可包括一个电阻R3。

本实施例中，第一控制开关Q1的第一控制端1、第二控制端2和第三控制端3的信号状态决定了第一控制开关Q1的开关状态，第二控制开关Q2的第一控制端4、第二控制端5和第三控制端6的信号状态决定了第二控制开关Q2的开关状态。

由于第一控制开关Q1和第二控制开关Q2的第三控制端3、6均接地，因此，第一控制开关Q1和第二控制开关Q2的第三控制端3、6的信号状态均为低电平，第一控制开关Q1的第一控制端1接收第一控制管脚1011发送的第一控制信号。当第一控制信号的信号状态为高电平时，第一控制开关Q1导通，则第一控制开关Q1的第二控制端2处的信号状态为低电平；此时，第一控制开关Q1的第二控制端2处的信号状态即为第二控制开关Q2的第一控制端4输入的信号状态，即第二控制开关Q2的第一控制端4输入的信号状态为低电平，可以理解，此时第二控制开关Q2的第二控制端5输出的信号状态为高电平。即对于控制子电路1021而言，当其输入的第一控制信号为高电平时，其输出的芯片20可识别的第一控制信号也为高电平。相反的，当第一控制信号的信号状态为低电平时，第一控制开关Q1不导通，则第一控制开关Q1的第二控制端2处的信号状态为高电平；此时，第一控制开关Q1的第二控制端2处的信号状态即为第二控制开关Q2的第一控制端4输入的信号状态，即第二控制开关Q2的第一控制端4输入的信号状态为高电平，此时，第一控制开关Q1导通，第二控制开关Q2的第二控制端5输出的信号状态为低电平。即对于控制子电路1021而言，当其输入的第一控制信号为低电平时，其输出的芯片20可识别的第一控制信号也为低电平。

可以理解的是，虽然对于控制子电路1021而言，其输入的第一控制信号和其输入的芯片20可识别的第一控制信号的信号状态是一致的，但是由于其电路结构中第一电压V1、第一电阻R1和第二电阻R2对电压有调制，因此，串行接口101输出的第一控制信号以及控制子电路1021输出的芯片20可识别的第一控制信号的对应的电压值可能是不同的。

本实施例中，第一控制开关Q1和第二控制开关Q2可以采用三极管，其中，第一控制开关Q1和第二控制开关Q2的第一控制端1、4为三极管的基极，第一控制开关Q1和第二控制开关Q2的第二控制端2、5为三极管的集电极，第一控制开关Q1和第二控制开关Q2的第三控制端3、6为三极管的发射极。本实施例对三极管的类型不做限制，可以为NPN型三极管，也可以采用PNP型三极管。此外，本实施例对控制子电路1021中的各个电子的电阻值不做具体限制，可以根据实际需求进行选择，本实施例中三个电阻的阻值均10千欧。

进一步，请参阅图5，图5是本发明芯片控制系统第四实施例的结构示意图。如图5所示，本实施例的芯片控制系统400还包括第二控制电路103，串行接口101还包括第二控制管脚1015。其中，第二控制电路103的控制端1031与第二控制管脚1015连接，第二控制电路103的输入端1302连接与第二电压V2，第二控制电路103的输出端1033连接于芯片20的电源输入管脚203。第二控制电路103用于根据第二控制管脚1015输入的第二控制信号控制第二电压与电源输入管脚203之间的通断。芯片20还用于在电源输入管脚203与第二电压V2先断开再接通时进行复位，即第二电压V2与电源输入管脚203之间的通断后，再次接通时，芯片20进行复位。

本实施例以第二控制管脚1015为通用异步收发传输器的RTS管脚、CTS管脚、DTR管脚以及DSR管脚的任意一个，且不与串行接口101的第一控制管脚1011、1012相同。例如，可以将CTS管脚和RTS管脚分别作为两个第一控制管脚1011、1012，DTR管脚或DSR管脚作为第二控制管脚1015。在其他实施方式中，第一控制管脚1011、1012和第二控制管脚1015也可以采用的其他的分配方式，即第一控制管脚1011、1012和第二控制管脚1015为通用异步收发传输器中的不同管脚即可，本实施例不做具体限定。

进一步，请参阅图6，图5中的第二控制电路103包括第三控制开关Q3、第四控制开关Q4和第三电阻R4。其中，第三控制开关Q3的第一控制端1与串行接口101的第二控制管脚1015连接，第三控制开关Q3的第二控制端2与第四控制开关Q4的第一控制端4连接，且第三控制开关Q3的第二控制端2通过第三电阻R4连接于第二电压V2，第三控制开关Q3的第三控制端3接地。第四控制开关Q4的第二控制端5连接于第二电压V2，第四控制开关Q4的第三控制端6连接于芯片的电源输入管脚203。此时，第三控制开关Q3的第一控制端1即为第二控制电路103的控制端1031，第三控制开关Q3的第二控制端2即为第二控制电路103的输入端1032，第四控制开关Q4的第三控制端6即为第二控制电路103的输出端1033。

第三控制开关Q3的第一控制端1连接于串行接口101的第二控制管脚1015，第三控制开关Q3的第二控制端2通过第三电阻R4连接于第二电压V2，第三控制开关Q3的第三控制端3接地，当第三控制开关Q3的第一控制端1输入的第二控制信号的信号状态为高电平时，第三控制开关Q3导通，则第三控制开关Q3的第二控制端2的信号状态为低电平，换言之，第四控制开关Q4的第一控制端4的信号状态为低电平，则第四控制开关Q4导通，此时，第四控制开关Q4的第三控制端6处的电压即为其第二控制端5连接的第二电压V2的电压值，换言之，芯片20的电源输入管脚203与第二电压V2导通，第二电压向芯片20供电。相反的，当第三控制开关Q3的第一控制端1输入的第三控制信号的信号状态为低电平时，第四控制开关Q4不导通，即芯片20的电源输入管脚203与第二电压V2不导通，此时，第四控制开关Q4的第三控制端6处的电压为0，换言之，芯片20断电。由此，即可控制芯片20与第二电压V2之间的连接和断开，进而通过对芯片20进行断电再供电的方式令芯片20复位。

进一步，第三控制开关Q3的第一控制端1与串行接口101的第二控制管脚1015之间还可连接以电阻R6，以及第三控制开关Q3的第二控制端2与第四控制开关Q4的第一控制端4之间还可以连接一电阻R5。

本实施例中，第三控制开关Q3可以为三极管，其中，第三控制开关Q3的第一控制端1即为三极管的基极，第一控制端2即为三极管的集电极，第三控制端3即为三极管的发射极。此外，第四控制开关Q4可以为场效应晶体管，其中，第四控制开关Q4的第一控制端即为场效应晶体管的栅极，第四控制开关Q4的第二控制端即为场效应晶体管的源极，第四控制开关Q4的第三控制端即为场效应晶体管的漏极。此外，本实施例对电阻R4、R5和R6的电阻值不做具体限制，可以根据实际需求进行选择，本实施例中三个电阻的阻值均10千欧。

进一步，请参阅图7，图7是本发明芯片控制系统第五实施例的结构示意图。如图7所示，本实施例中芯片控制系统500的数据传输电路10还包括调试接口104；调试接口104与芯片20的调试管脚204、205连接，芯片20用于利用调试管脚204、205接收调试接口104输出的第三控制信号，并根据第三控制信号进行调试。

本实施例中，调试接口104包括时钟接口1041和数据接口1042，相应的，芯片20的调试管脚204、205包括时钟调试管脚204和数据调试管脚205；调试接口104的时钟接口1041通过时钟线连接于芯片20的时钟调试管脚204，调试接口104的数据接口1042通过时钟线连接于芯片20的数据调试管脚205。其中，数据线用于提供通讯时钟，数据线用于传输数据。

可以理解的是，在应用该芯片控制系统500时，调试接口104还与控制器连接，接收控制器发送的控制信号，基于该控制信号对芯片20进行试调。

进一步，本发明还提供一种芯片的数据传输电路实施例，本实施例的数据传输电路包括串行接口和第一控制电路，串行接口包括第一数据管脚、第二数据管脚、至少一个第一控制管脚，第一控制电路包括与第一控制管脚数量相同的输入端和输出端。其中，第一数据管脚用于与芯片的第三数据管脚连接，第二数据管脚用于与芯片的第四数据管脚连接；一个第一控制管脚连接于第一控制电路的一输入端，且第一控制电路的一输出端对应的输出端用于与芯片的第三数据管脚或第四数据管脚连接。第一控制电路用于将第一控制管脚输入的第一控制信号调整为芯片可识别的第一控制信号，并输出至第一控制管脚的输出端连接的第三数据管脚或第四数据管脚，第一控制信号提供于芯片，以使芯片确定其工作模式；第一数据管脚和第二数据管脚用于在芯片需要进行数据传输时，与第三数据管脚和第四数据管脚进行数据传输。

此外，第一控制电路包括与第一控制管脚数量相同的控制子电路，一个第一控制管脚连接于一个控制子电路的输入端，且控制子电路的输入端对应的输出端用于与芯片的第三数据管脚或第四数据管脚连接。

进一步，控制子电路包括第一控制开关、第二控制开关、第一电阻和第二电阻。第一控制开关的第一控制端与串行接口的一个第一控制管脚连接，第一控制开关的第二控制端与第二控制开关的第一控制端连接，且第一控制开关的第二控制端通过第一电阻连接于第一电压；第二控制开关的第二控制端通过第二电阻连接于第一电压，且第二控制开关的第二控制端用于连接第三数据管脚或第四数据管脚，第一控制开关和第二控制开关的第三控制端均接地。

此外，数据传输电路还可包括第二控制电路，串行接口还包括第二控制管脚；其中，第二控制电路的控制端与第二控制管脚连接，第二控制电路的输入端连接与第二电压，第二控制电路的输出端用于连接芯片的电源输入管脚。第二控制电路用于根据第二控制管脚输入的第二控制信号控制第二电压与电源输入管脚之间的通断，以控制芯片的进行复位。

进一步，第二控制电路包括第三控制开关、第四控制开关和第三电阻。第三控制开关的第一控制端与串行接口的第二控制管脚连接，第三控制开关的第二控制端与第四控制开关的第一控制端连接，且第三控制开关的第二控制端通过第三电阻连接于第二电压，第三控制开关的第三控制端接地；第四控制开关的第二控制端连接于第二电压，第四控制开关的第三控制端用于连接电源输入管脚。

本实施例中，串行接口为通用异步收发传输器，第一控制管脚和第二控制管脚为通用异步收发传输器的RTS管脚、CTS管脚、DTR管脚以及DSR管脚中的管脚。

本实施例的数据传输电路的具体连接结构可与图1至图7所示的芯片控制系统第一实施例至第五实施例中的数据传输电路相同，其具体结构如上所示，工作原理与图1至图7所示的芯片控制系统第一实施例至第五实施例中的数据传输电路相同，此处不再赘述。

进一步，请参阅图8，图8是本发明芯片控制装置一实施例的结构示意图。如图8所示，本实施例的芯片控制装置600包括控制器30和芯片控制系统40；控制器30与芯片控制系统40连接，用于向芯片控制系统40发送控制信号；其中，芯片控制系统40用于根据控制信号确定其工作模式，芯片控制系统40可与图1至图7所示的芯片控制系统第一实施例至第五实施例中的芯片控制系统相同，此处不再赘述。

本实施例中，控制器30可以为一控制芯片、电脑端、智能终端、服务器等具有控制能力，能够发送控制信号的设备或装置，本实施例不做具体限制。

本实施例中，控制器30向芯片控制系统40中的数据传输电路10发送控制信号，数据传输电路10根据控制信号向芯片20的第三数据管脚201和第四数据管脚202发送相应的控制信号，以令芯片20通过检测器第三数据管脚201和第四数据管脚202的控制信号的信号状态而选择相应的工作模式；以及当芯片20需要数据传输时，利用芯片20的第三数据管脚201和第四数据管脚202进行数据传输；此外，还包括当芯片20的工作模式为调试模式时，利用调试接口104和芯片20的调试管脚204、205对芯片20进行调试。

进一步，结合图9a-9c对本实施例的芯片控制装置的工作流程举例说明：

图9a表示了芯片20需要进行升级时，芯片控制装置的工作流程图，如图9a所示，控制器30向数据传输电路10发送控制信号，数据传输电路10基于接收到的控制信号通过其第一控制管脚1011、1012向芯片20的第三数据管脚201和第四数据管脚202传输信号状态为低电平的第一控制信号(其中，具体的传输方式可以参考图1至图7所示的芯片控制系统中数据传输电路的工作方式)；此时芯片20检测其第三数据管脚201和第四数据管脚202的信号状态为低电平，则芯片20进入升级模式。由于，第一控制信号为低电平时会影响芯片20与数据传输电路10之间的数据传输，因此，在确认芯片20进入升级模式后，数据传输电路10再次通过其第一控制管脚1011、1012向芯片20的第三数据管脚201和第四数据管脚202传输信号状态为高电平的第一控制信号；此时芯片20检测第三数据管脚201和第四数据管脚202的信号状态为高电平，芯片20与数据传输电路10之间开始进行升级的数据传输。

此外，在芯片20开启以及升级结束时，需要对芯片20进行复位；因此，在芯片20开启以及升级结束时，数据传输电路10控制芯片20与电压源之间的先断开连接再接通，以令芯片复位。

图9b表示了芯片20需要正常工作时，芯片控制装置600的工作流程图，如图9b所示，控制器30向数据传输电路10发送控制信号，数据传输电路10基于接收到的控制信号通过其第一控制管脚1011、1012向芯片20的第三数据管脚201和第四数据管脚202传输信号状态为高电平的第一控制信号；此时芯片20检测第三数据管脚201和第四数据管脚202的信号状态为高电平，则芯片20进入正常工作模式。

图9c表示了芯片需要进行调试时，芯片控制装置600的工作流程图，如图9c所示，控制器30向数据传输电路10发送控制信号，数据传输电路10基于接收到的控制信号通过其第一控制管脚1011、1012向芯片20的第三数据管脚201和第四数据管脚202分别传输一信号状态为高电平的第一控制信号，以及另一信号状态为低电平的第一控制信号，即第三数据管脚201和第四数据管脚202中，一数据管脚的信号状态为高电平，另一数据管脚的信号状态为低电平；此时芯片20检测第三数据管脚和第四数据管脚的信号状态不均为高电平或高电平，则芯片20进入调试模式。可以理解的是，当芯片20进行调试模式时，数据传输电路10通过其调试接口104与芯片的调试管脚204、205，对芯片20进行调试。

本实施例的芯片控制装置通过数据传输电路的串行接口的至少一个第一控制管脚分别与芯片的第三数据管脚和第四数据管脚连接，通过至少一个第一控制管脚输入的第一控制信号令芯片通过其第三数据管脚和第四数据管脚接收第一控制信号，并确定其工作模式，简化了调整芯片工作模式的操作流程；此外，芯片需要进行数据传输时，利用数据传输电路的第一数据管脚和第二数据管脚以及芯片的第三数据管脚和第四数据管脚，对芯片进行数据传输，即复用了芯片的第三数据管脚和第四数据管脚，节省了芯片管脚数量，且不需要再额外的集成通信接口。

以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围。

Claims (11)

1.一种芯片的数据传输电路，其特征在于，包括：

串行接口和第一控制电路，所述串行接口包括第一数据管脚、第二数据管脚、至少一个第一控制管脚，所述第一控制电路包括与所述第一控制管脚数量相同的输入端和输出端；

其中，所述第一数据管脚用于与所述芯片的第三数据管脚连接，所述第二数据管脚用于与所述芯片的第四数据管脚连接；一个所述第一控制管脚连接于所述第一控制电路的一输入端，且所述第一控制电路的一输入端对应的输出端用于与所述芯片的第三数据管脚或第四数据管脚连接；

所述第一控制电路用于将所述第一控制管脚输入的第一控制信号调整为所述芯片的可识别控制信号，并输出至所述第一控制管脚的输出端连接的所述第三数据管脚或第四数据管脚，所述第一控制信号提供于所述芯片，以使所述芯片确定其工作模式；所述第一数据管脚和第二数据管脚用于在所述芯片需要进行数据传输时，与所述第三数据管脚和第四数据管脚进行数据传输。

2.根据权利要求1所述的数据传输电路，其特征在于，所述第一控制电路包括与所述第一控制管脚数量相同的控制子电路，一个所述第一控制管脚连接于一个所述控制子电路的输入端，且所述控制子电路的输入端对应的输出端用于与所述芯片的第三数据管脚或第四数据管脚连接。

3.根据权利要求2所述的数据传输电路，其特征在于，所述控制子电路包括第一控制开关、第二控制开关、第一电阻和第二电阻；

所述第一控制开关的第一控制端与所述串行接口的一个第一控制管脚连接，所述第一控制开关的第二控制端与所述第二控制开关的第一控制端连接，且所述第一控制开关的第二控制端通过所述第一电阻连接于第一电压；所述第二控制开关的第二控制端通过所述第二电阻连接于所述第一电压，且所述第二控制开关的第二控制端用于连接所述第三数据管脚或所述第四数据管脚，所述第一控制开关和第二控制开关的第三控制端均接地。

4.根据权利要求1所述的数据传输电路，其特征在于，所述数据传输电路还包括第二控制电路，所述串行接口还包括第二控制管脚；其中，

所述第二控制电路的控制端与所述第二控制管脚连接，所述第二控制电路的输入端连接与第二电压，所述第二控制电路的输出端用于连接所述芯片的电源输入管脚；

所述第二控制电路用于根据所述第二控制管脚输入的第二控制信号控制所述第二电压与所述电源输入管脚之间的通断，以控制所述芯片的进行复位。

5.根据权利要求4所述的数据传输电路，其特征在于，所述第二控制电路包括第三控制开关、第四控制开关和第三电阻；

所述第三控制开关的第一控制端与所述串行接口的第二控制管脚连接，所述第三控制开关的第二控制端与所述第四控制开关的第一控制端连接，且所述第三控制开关的第二控制端通过所述第三电阻连接于所述第二电压，所述第三控制开关的第三控制端接地；所述第四控制开关的第二控制端连接于所述第二电压，所述第四控制开关的第三控制端用于连接所述电源输入管脚。

6.根据权利要求4所述的数据传输电路，其特征在于，所述串行接口为通用异步收发传输器，所述第一控制管脚和第二控制管脚为所述通用异步收发传输器的RTS管脚、CTS管脚、DTR管脚以及DSR管脚中的管脚。

7.一种芯片的控制系统，其特征在于，包括数据传输电路和芯片，所述数据传输电路包括串行接口，所述串行接口包括第一数据管脚、第二数据管脚以及至少一个第一控制管脚；所述芯片包括第三数据管脚和第四数据管脚；其中，

所述第一数据管脚与所述第三数据管脚连接，所述第二数据管脚与所述第四数据管脚连接；一个所述第一控制管脚与所述第三数据管脚或所述第四数据管脚连接；

所述芯片用于利用所述第三数据管脚和第四数据管脚检测所述至少一个第一控制管脚输入的第一控制信号，并基于所述第一控制信号确定其工作模式，以及在所述芯片需要进行数据传输时，利用所述第三数据管脚和第四数据管脚与所述数据传输电路的第一数据管脚、第二数据管脚进行数据传输。

8.根据权利要求7所述的系统，其特征在于，所述数据传输电路包括第一控制电路，所述至少一个第一控制管脚中的任一个所述第一控制管脚通过所述第一控制电路与所述第三数据管脚或第四数据管脚连接，所述第一控制电路用于基于所述第一控制管脚输入的第一控制信号向所述芯片的第三数据管脚或所述第四数据管脚输入芯片的可识别控制信号。

9.根据权利要求7所述的系统，其特征在于，所述数据传输电路还包括第二控制电路，所述串行接口还包括第二控制管脚；其中，

所述第二控制电路的控制端与所述第二控制管脚连接，所述第二控制电路的输入端连接与第二电压，所述第二控制电路的输出端连接于所述芯片的电源输入管脚；

所述第二控制电路用于根据所述第二控制管脚输入的第二控制信号控制所述第二电压与所述电源输入管脚之间的通断；

所述芯片还用于在所述电源输入管脚与所述第二电压先断开再接通时进行复位。

10.根据权利要求7所述的系统，其特征在于，所述芯片具体用于利用所述第三数据管脚和第四数据管脚检测所述第一控制管脚输入的第一控制信号，并基于所述第一控制信号的信号状态确定其工作模式；其中，所述芯片的工作模式包括升级模式、正常工作模式以及调试模式。

11.一种芯片控制装置，其特征在于，包括：控制器、芯片以及芯片的数据传输电路；

所述控制器与所述数据传输电路连接，用于向所述数据传输电路发送控制信号；

所述数据传输电路根据所述控制信号向所述芯片发送芯片可识别的可识别控制信号；

所述芯片用于根据所述可识别控制信号确定其工作模式，其中，所述数据传输电路为权利要求1-6任意一项所述的芯片的数据传输电路。