CN110364790A - 滤波器及其多零点实现模块 - Google Patents

Abstract

本发明公开了一种滤波器及其多零点实现模块，滤波器的多零点实现模块包括至少八个谐振器，至少八个所述谐振器沿信号传输路径依次设置并形成主回路，且沿信号传输方向，主回路中不相邻的两个所述谐振器之间相互连接形成耦合支路，以使所述主回路中形成至少两个耦合回路，所述主回路中首、尾的两个所述谐振器之间设有耦合调节结构，且每个所述耦合回路均设有容性耦合结构。所述多零点实现模块能够更容易的增加零点个数，从而能够有效的降低插入损耗；如此，采用所述多零点实现模块的滤波器的插入损耗和带外抑制均可以达到较优水平，性能优良。

Description

滤波器及其多零点实现模块

技术领域

本发明涉及通信设备技术领域，具体涉及一种滤波器及其多零点实现模块。

背景技术

滤波器作为一种选频器件，是通信设备中一个十分关键的部件。随着通信技术的快速发展，器件能否做到低插入损耗成为了制约其发展的关键。通常的做法为增加零点个数以使得通带变宽、抑制变好，从而达到降低插入损耗的目的。传统的滤波器由于零点个数较少，无法有效的降低插入损耗。

发明内容

基于此，提出了一种滤波器及其多零点实现模块，所述多零点实现模块能够更容易的增加零点个数，从而能够有效的降低插入损耗；如此，采用所述多零点实现模块的滤波器的插入损耗和带外抑制均可以达到较优水平，性能优良。

其技术方案如下：

一方面，提供了一种滤波器的多零点实现模块，包括至少八个谐振器，至少八个所述谐振器沿信号传输路径依次设置并形成主回路，且沿信号传输方向，主回路中不相邻的两个所述谐振器之间相互连接形成耦合支路，以使所述主回路中形成至少两个耦合回路，所述主回路中首、尾的两个所述谐振器之间设有耦合调节结构，且每个所述耦合回路均设有容性耦合结构。

另一方面，提供了一种滤波器，包括所述的多零点实现模块。

上述滤波器及其多零点实现模块，至少八个谐振器沿信号传输路径依次排布从而形成主回路；同时，沿主回路的信号传输方向，将主回路中不相邻的两个谐振器进行连接从而能够形成耦合支路，利用耦合支路从而能够在主回路中形成至少两个耦合回路；并且，在形成主回路的首、尾两个谐振器之间设置耦合调节结构，使得首、尾两个谐振器之间耦合连接而使得主回路的信号能够顺畅的沿信号传输路径传输；再加上在每个耦合回路中均设有容性耦合结构，从而在每个耦合回路中产生相位差，从而能够在每个耦合回路中产生一对零点，进而使得整个主回路至少产生两对零点，增加了零点的个数，从而能够有效的降低插入损耗，提升带外抑制，性能优良，有利于简化仿真设计，结构简单，并且利用上述耦合调节结构可方便的实现传输零点的调节。

附图说明

图1为一个实施例的滤波器的多零点实现模块包括八个谐振器的结构示意图；

图2为图1所示的滤波器的多零点实现模块的等效电路图；

图3为再一个实施例的多零点实现模块包括八个谐振器的等效电路图；

图4为再一个实施例的多零点实现模块包括八个谐振器的等效电路图；

图5为再一个实施例的多零点实现模块包括八个谐振器的等效电路图；

图6为再一个实施例的多零点实现模块包括八个谐振器的等效电路图；

图7为再一个实施例的多零点实现模块包括八个谐振器的等效电路图；

图8为再一个实施例的多零点实现模块包括八个谐振器的等效电路图；

图9为再一个实施例的多零点实现模块包括八个谐振器的等效电路图；

图10为再一个实施例的多零点实现模块包括八个谐振器的等效电路图；

图11为一个实施例的多零点实现模块包括十个谐振器的结构示意图；

图12为图11所示的多零点实现模块的等效电路图；

图13为另一个实施例的多零点实现模块包括十个谐振器的结构示意图；

图14为图13所示的滤波器的多零点实现模块的等效电路图；

图15为再一个实施例的多零点实现模块包括十个谐振器的等效电路图；

图16为再一个实施例的多零点实现模块包括十个谐振器的等效电路图；

图17为一个实施例的多零点实现模块包括十个谐振器的主回路的示意图；

图18为一个实施例的多零点实现模块包括十个谐振器的L＝0mm的拟合图；

图19为图18所示的多零点实现模块包括十个谐振器的L＝0.5mm的拟合图；

图20为图18所示的多零点实现模块包括十个谐振器的L＝1mm的拟合图；

图21为图18所示的多零点实现模块包括十个谐振器的L＝1.8mm的拟合图；

图22为图18所示的多零点实现模块包括十个谐振器的L＝2.3mm的拟合图。

附图标记说明：

10、多零点实现模块，110、第一谐振器，120、第二谐振器，130、第三谐振器，140、第四谐振器，150、第五谐振器，160、第六谐振器，170、第七谐振器，180、第八谐振器，200、第九谐振器，210、第十谐振器，220、第十一谐振器，230、第十二谐振器，240、第十三谐振器，250、第十四谐振器，260、第十五谐振器，270、第十六谐振器，280、第十七谐振器，290、第十八谐振器，300、第十九谐振器，400、第二十谐振器，1000、主回路，1100、耦合支路，1200、耦合回路，2000、耦合调节结构，2100、调节槽，3000、容性耦合结构。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施方式，对本发明进行进一步的详细说明。应当理解的是，此处所描述的具体实施方式仅用以解释本发明，并不限定本发明的保护范围。

需要说明的是，当元件被称为“设置于”、“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当元件被称为“固设于”另一个元件，或与另一个元件“固定连接”，它们之间可以是可拆卸固定方式也可以是不可拆卸的固定方式。当一个元件被认为是“连接”、“转动连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于约束本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

本发明中所述“第一”、“第二”、“第三”等类似用语不代表具体的数量及顺序，仅仅是用于名称的区分。

如图1及图2、图11至图14所示，在一个实施例中，提供了一种滤波器的多零点实现模块10，包括至少八个谐振器，至少八个谐振器沿信号传输路径依次设置并形成主回路1000，且沿信号传输方向，主回路1000中不相邻的两个谐振器之间相互连接形成耦合支路1100，以使主回路1000中形成至少两个耦合回路1200，主回路1000中首、尾的两个谐振器之间设有耦合调节结构2000，且每个耦合回路1200均设有容性耦合结构3000。

上述实施例的滤波器的多零点实现模块10，至少八个谐振器沿信号传输路径依次排布从而形成主回路1000；同时，沿主回路1000的信号传输方向，将主回路1000中不相邻的两个谐振器进行连接从而能够形成耦合支路1100，利用耦合支路1100从而能够在主回路1000中形成至少两个耦合回路1200；并且，在形成主回路1000的首、尾两个谐振器之间设置耦合调节结构2000，使得首、尾两个谐振器之间耦合连接而使得主回路1000的信号能够顺畅的沿信号传输路径传输；再加上在每个耦合回路1200中均设有容性耦合结构3000，从而在每个耦合回路1200中产生相位差，从而在每个耦合回路1200中能够产生一对零点，进而使得整个主回路1000至少产生两对零点，增加了零点的个数，从而能够有效的降低插入损耗、提升带外抑制，并且有利于简化设计和产品的生产制造。

需要进行说明的是，主回路1000中的首、尾两个谐振器，是指沿主回路1000的信号传输路径，作为信号输入的谐振器为首谐振器，作为信号输出的谐振器为尾谐振器；若谐振器未参与到主回路1000的信号传输，即使该谐振器与主回路1000中的谐振器连接，该谐振器也不能认为是首谐振器和尾谐振器。例如图17所示，第九谐振器200与第二十谐振器400连接，第十八谐振器290与第十九谐振器300连接，但是由于第十九谐振器300和第二十谐振器400并未参与到主回路1000的组成，因此，第十九谐振器300和第二十谐振器400不是首、尾两个谐振器，但在本实施例中，就整个滤波器而言，其作为信号输入的输入端和作为信号输出的输出端也可以分别设置在第十九谐振器300和第二十谐振器400。

上述实施例的滤波器的多零点实现模块10，谐振器的数量至少为八个，谐振器的数量可以根据实际使用需求进行灵活的调整。

如图1至图10所示，在一个实施例中，当谐振器为八个时，设有一个耦合支路1100，以使主回路1000中形成两个耦合回路1200，八个谐振器沿信号传输路径依次设置并形成主回路1000，同时耦合支路1100的设置又可使八个谐振器能相应的形成两个耦合回路1200，以图1及图2为例，具体在本实施例中，主回路1000指的是由谐振器110、120、130、140、150、160、170、180依次沿信号传输路径连接形成的回路，第一个耦合回路1200包括四个谐振器，第二个耦合回路1200包括六个谐振器，两个耦合回路1200共用一个容性耦合结构3000，即容性耦合结构3000设置于耦合支路1100中。如此，在每个耦合回路1200中均产生相位差，从而能够产生两对零点；进而使得包括八个谐振器的多零点实现模块10能够产生两对零点，相比传统的八个谐振器一对零点而言，多产生了一对零点，并且在实际应用时，只需设置一个容性耦合结构，并将主回路中的首、尾谐振器连接即可，结构简单，且能方便的实现传输零点的调节。

如图1及图10所示，具体地，八个谐振器分别为第一谐振器110、第二谐振器120、第三谐振器130、第四谐振器140、第五谐振器150、第六谐振器160、第七谐振器170及第八谐振器180；第三谐振器130、第四谐振器140、第五谐振器150、第六谐振器160依次设置于第一侧，第二谐振器120、第一谐振器110、第八谐振器180及第七谐振器170依次设置于与第一侧相对的第二侧，即八个谐振器中有四个谐振器依次设于第一侧，另外四个谐振器依次设于第二侧。一种可选的结构是，请一并参阅图1至图8，第一谐振器110与第四谐振器140之间可相互连接从而形成耦合支路1100，在这种情况下，第一个耦合回路1200包括第一谐振器110、第二谐振器120、第三谐振器130及第四谐振器140，第二个耦合回路1200包括第四谐振器140、第五谐振器150、第六谐振器160、第七谐振器170、第八谐振器180及第一谐振器110。另一种可选的结构是，请参阅图10，当第五谐振器150与第八谐振器180之间进行连接从而形成耦合支路1100时，第一个耦合回路1200包括第一谐振器110、第二谐振器120、第三谐振器130、第四谐振器140、第五谐振器150及第八谐振器180，第二个耦合回路1200包括第五谐振器150、第六谐振器160、第七谐振器170及第八谐振器180。如图2及图10所示，具体在本实施例中，主回路1000中的首谐振器与尾谐振器之间设有耦合调节结构2000，且仅耦合支路1100设有容性耦合结构3000。如此，可在每个耦合回路1200中均产生相位差，从而能够产生两对零点，并且在实际应用时，只需设置一个容性耦合结构3000，并将主回路1000中的首、尾谐振器连接即可，结构简单，简化仿真设计，且能方便的实现传输零点的调节。

如图3至图9所示，在一个实施例中，当谐振器为八个时，设有一个耦合支路1100以使主回路1000中形成两个耦合回路1200，八个谐振器沿信号传输路径依次设置并形成主回路1000，同时耦合支路1100的设置又可使八个谐振器能相应的形成两个耦合回路1200，第一个耦合回路1200包括四个谐振器，第二个耦合回路1200包括六个谐振器，两个耦合回路1200均单独设有一个容性耦合结构3000。即每个耦合回路1200中的容性耦合结构3000均设置于除耦合支路1100外的任意相邻的两个谐振器之间。如此，同样可以产生两对传输零点，并且结构简单，方便制作。

如图3至图9所示，具体地，八个谐振器分别为第一谐振器110、第二谐振器120、第三谐振器130、第四谐振器140、第五谐振器150、第六谐振器160、第七谐振器170及第八谐振器180，这八个谐振器沿信号传输路径依次设置并形成主回路1000；第三谐振器130、第四谐振器140、第五谐振器150、第六谐振器160依次设置于第一侧，第二谐振器120、第一谐振器110、第八谐振器180及第七谐振器170依次设置于与第一侧相对的第二侧，第一谐振器110与第四谐振器140之间或第五谐振器150与第八谐振器180之间相互连接以形成耦合支路1100，在第一个耦合回路1200中，除耦合支路1100外的任意相邻的两个谐振器之间设有一个容性耦合结构3000，同时，在第二个耦合回路1200中，除耦合支路1100外的任意相邻的两个谐振器之间也设有一个容性耦合结构3000，即第一谐振器110至第八谐振器180中，相邻两个谐振器之间设有容性耦合结构3000。上述主回路1000中的首谐振器与尾谐振器之间还设有耦合调节结构2000。可以将第一谐振器110与第四谐振器140之间进行连接或者将第五谐振器150与第八谐振器180之间进行连接，从而形成一条耦合支路1100，进而使得主回路1000形成两个耦合回路1200。再将容性耦合结构3000设置于每个耦合回路1200中除耦合支路1100外的相邻的两个谐振器之间，从而在两个耦合回路1200中均产生相位差，从而能够在每个耦合回路1200中均产生一对零点，即两个耦合回路1200可以产生两对零点，增加了零点个数，且结构简单，简化仿真设计，并能方便的实现传输零点的调节。

需要进行说明的是，当第一谐振器110与第四谐振器140之间进行连接从而形成耦合支路1100时，第一个耦合回路1200包括第一谐振器110、第二谐振器120、第三谐振器130及第四谐振器140，第二个耦合回路1200包括第四谐振器140、第五谐振器150、第六谐振器160、第七谐振器170、第八谐振器180及第一谐振器110；从而在第一个耦合回路1200中，可以将容性耦合结构3000设置在第一谐振器110与第二谐振器120之间、或将容性耦合结构3000设置在第二谐振器120与第三谐振器130之间(如图3至图7所示)、或将容性耦合结构3000设置在第三谐振器130与第四谐振器140之间(如图8及图9所示)；同时，在第二个耦合回路1200中，可以将容性耦合结构3000设置在第四谐振器140与第五谐振器150之间(如图3及图8所示)、或将容性耦合结构3000设置在第五谐振器150与第六谐振器160之间(如图4所示)、或将容性耦合结构3000设置在第六谐振器160与第七谐振器170之间(如图5所示)、或将容性耦合结构3000设置在第七谐振器170与第八谐振器180之间(如图6所示)、或将容性耦合结构3000设置在第八谐振器180与第一谐振器110之间(如图7及图9所示)。当第五谐振器150与第八谐振器180之间进行连接从而形成耦合支路1100时，第一个耦合回路1200包括第一谐振器110、第二谐振器120、第三谐振器130、第四谐振器140、第五谐振器150及第八谐振器180，第二个耦合回路1200包括第五谐振器150、第六谐振器160、第七谐振器170及第八谐振器180。从而在第一个耦合回路1200中，可以将容性耦合结构3000设置在第一谐振器110与第二谐振器120之间、或将容性耦合结构3000设置在第二谐振器120与第三谐振器130之间、或将容性耦合结构3000设置在第三谐振器130与第四谐振器140之间、或将容性耦合结构3000设置在第四谐振器140与第五谐振器150之间、或将容性耦合结构3000设置在第八谐振器180与第一谐振器110之间；同时，在第二个耦合回路1200中，可以将容性耦合结构3000设置在第五谐振器150与第六谐振器160之间、或将容性耦合结构3000设置在第六谐振器160与第七谐振器170之间、或将容性耦合结构3000设置在第七谐振器170与第八谐振器180之间。

在一个实施例中，当谐振器为八个时，主回路1000中的首、尾两个谐振器分别位于第一侧和第二侧。如此，在主回路1000中作为信号输入的首谐振器与作为信号输出的尾谐振器分别设置于主回路1000的两侧，从而使得首谐振器和尾谐振器的位置能够根据实际使用需求灵活的进行调节，满足使用需求。

在一个实施例中，当谐振器为八个时，主回路1000中的首、尾两个谐振器均位于第一侧；或，主回路1000中的首、尾两个谐振器均位于第二侧(如图1至图10所示)。如此，在主回路1000中作为信号输入的首谐振器与作为信号输出的尾谐振器设置于主回路1000的同一侧，只需在一块线路板等连接元件上开设相应的连接口即可同时与主回路1000的信号输入口和信号输出口进行连接，便于装配。

如图11至图16所示，在一个实施例中，当谐振器为十个时，设有两个耦合支路1100，以使主回路1000中形成三个耦合回路1200，三个耦合回路1200中有一个耦合回路由六个谐振器形成，其余两个耦合回路1200由四个谐振器形成。如此，十个谐振器沿信号传输路径依次设置并形成主回路1000，利用两个耦合支路1100从而使得主回路1000中形成三个耦合回路1200，其中一个耦合回路1200包括四个谐振器，另外一个耦合回路1200包括六个谐振器，再一个耦合回路1200包括四个谐振器。

如图11至图14所示，在一个实施例中，当谐振器为十个时，设有两个耦合支路1100以使主回路1000中形成三个所述耦合回路1200；三个耦合回路1200中有两个相邻的耦合回路1200共用一个容性耦合结构3000，且另外一个耦合回路1200单独设有一个容性耦合结构3000。如此，十个谐振器沿信号传输路径依次设置并形成主回路1000，利用两个耦合支路1100从而使得主回路1000中形成三个耦合回路1200；相邻的两个耦合回路1200共用一个容性耦合结构3000，即容性耦合结构3000设置于相邻的两个耦合回路1200的耦合支路1100中，从而在该相邻的两个耦合回路1200中均产生相位差，从而能够产生两对零点；最后一个耦合回路1200中，除耦合支路1100外的任意两个相邻的谐振器之间设有一个容性耦合结构3000，从而使得最后一个耦合回路1200产生一对零点；进而使得包括十个谐振器的多零点实现模块10能够产生三对零点，相比传统的十个谐振器两对零点而言，多产生了一对零点，增加了零点个数，且结构简单，简化仿真设计，并能方便的实现传输零点的调节。

具体地，十个谐振器分别为第九谐振器200、第十谐振器210、第十一谐振器220、第十二谐振器230、第十三谐振器240、第十四谐振器250、第十五谐振器260、第十六谐振器270、第十七谐振器280及第十八谐振器290，第十一谐振器220、第十二谐振器230、第十三谐振器240、第十四谐振器250、第十五谐振器260依次设置于第一侧，第十谐振器210、第九谐振器200、第十八谐振器290、第十七谐振器280及第十六谐振器270依次设置于与第一侧相对的第二侧，第九谐振器200与第十二谐振器230之间、第十八谐振器290与第十三谐振器240之间、及第十七谐振器280与第十四谐振器250之间的两个相互连接以形成两个耦合支路1100；两个耦合支路1100中有一个耦合支路1100中设有容性耦合结构3000，另一个耦合支路1100所在的耦合回路1200单独设有一个容性耦合结构3000。如此，第九谐振器200、第十谐振器210、第十一谐振器220、第十二谐振器230、第十三谐振器240、第十四谐振器250、第十五谐振器260、第十六谐振器270、第十七谐振器280及第十八谐振器290沿信号传输路径依次设置并形成主回路1000，其中，首谐振器与尾谐振器之间还设有耦合调节结构2000。可以将第九谐振器200与第十二谐振器230之间进行连接以及将第十八谐振器290与第十三谐振器240之间进行连接、或者将第九谐振器200与第十二谐振器230之间进行连接以及将第十七谐振器280与第十四谐振器250之间进行连接(如图11至图14所示)、或者将第十八谐振器290与第十三谐振器240之间进行连接以及将第十七谐振器280与第十四谐振器250之间进行连接；从而能够形成两条耦合支路1100，进而使得主回路1000形成三个耦合回路1200，再将一个容性耦合结构3000设置于任意一个耦合支路1100中，从而使得该条耦合支路1100所在的两个耦合回路1200共用一个容性耦合结构3000，进而在这两个耦合回路1200中均产生一对零点，即两个耦合回路1200中产生两对零点，而另外一个耦合支路1100所在的耦合回路1200单独设有一个容性耦合结构3000，即该耦合回路1200在除耦合支路1100外的任意相邻的两个谐振器之间设有一个容性耦合结构3000，从而使得该耦合回路1200也能产生一对零点；从而使得三个耦合回路1200产生了三对零点，增加了零点个数，且结构简单，简化仿真设计，并能方便的实现传输零点的调节。

需要进行说明的是，将第九谐振器200与第十二谐振器230之间进行连接以及将第十八谐振器290与第十三谐振器240之间进行连接从而形成两个耦合支路1100时，第九谐振器200、第十谐振器210、第十一谐振器220及第十二谐振器230耦合形成一个耦合回路1200，第十二谐振器230、第十三谐振器240、第十八谐振器290及第九谐振器200耦合形成一个耦合回路1200，第十三谐振器240、第十四谐振器250、第十五谐振器260、第十六谐振器270、第十七谐振器280及第十八谐振器290耦合形成一个耦合回路1200，从而可以在第九谐振器200与第十二谐振器230之间设置一个容性耦合结构3000，再将一个容性耦合结构3000设置于第十三谐振器240与第十四谐振器250之间、或再将一个容性耦合结构3000设置于第十四谐振器250与第十五谐振器260之间、或再将一个容性耦合结构3000设置于第十五谐振器260与第十六谐振器270之间、或再将一个容性耦合结构3000设置于第十六谐振器270与第十七谐振器280之间、或再将一个容性耦合结构3000设置于第十七谐振器280与第十八谐振器290之间；或者也可以在第十八谐振器290与第十三谐振器240之间设置一个容性耦合结构3000，再将一个容性耦合结构3000设置于第九谐振器200与第十谐振器210之间、或再将一个容性耦合结构3000设置于第十谐振器210与第十一谐振器220之间、或再将一个容性耦合结构3000设置于第十一谐振器220与第十二谐振器230之间。将第九谐振器200与第十二谐振器230之间进行连接以及将第十七谐振器280与第十四谐振器250之间进行连接从而形成两个耦合支路1100时，第九谐振器200、第十谐振器210、第十一谐振器220及第十二谐振器230耦合形成一个耦合回路1200，第十二谐振器230、第十三谐振器240、第十四谐振器250、第十七谐振器280、第十八谐振器290及第九谐振器200耦合形成一个耦合回路1200，第十四谐振器250、第十五谐振器260、第十六谐振器270及第十七谐振器280耦合形成一个耦合回路1200，从而可以在第九谐振器200与第十二谐振器230之间设置一个容性耦合结构3000(如图11及图12所示)，再将一个容性耦合结构3000设置于第十四谐振器250与第十五谐振器260之间、或再将一个容性耦合结构3000设置于第十五谐振器260与第十六谐振器270之间(如图11及图12所示)、或再将一个容性耦合结构3000设置于第十六谐振器270与第十七谐振器280之间；或者也可以在第十七谐振器280与第十四谐振器250之间设置一个容性耦合结构3000(如图13及图14所示)，再将一个容性耦合结构3000设置于第九谐振器200与第十谐振器210之间、或再将一个容性耦合结构3000设置于第十谐振器210与第十一谐振器220之间(如图13及图14所示)、或再将一个容性耦合结构3000设置于第十一谐振器220与第十二谐振器230之间。将第十八谐振器290与第十三谐振器240之间进行连接以及将第十七谐振器280与第十四谐振器250之间进行连接从而形成两个耦合支路1100时，第九谐振器200、第十谐振器210、第十一谐振器220、第十二谐振器230、第十三谐振器240及第十八谐振器290耦合形成一个耦合回路1200，第十三谐振器240、第十四谐振器250、第十七谐振器280、第十八谐振器290耦合形成一个耦合回路1200，第十四谐振器250、第十五谐振器260、第十六谐振器270及第十七谐振器280耦合形成一个耦合回路1200，从而可以在第十八谐振器290与第十三谐振器240之间设置一个容性耦合结构3000，再将一个容性耦合结构3000设置于第十四谐振器250与第十五谐振器260之间、或再将一个容性耦合结构3000设置于第十五谐振器260与第十六谐振器270之间、或再将一个容性耦合结构3000设置于第十六谐振器270与第十七谐振器280之间；或者也可以在第十七谐振器280与第十四谐振器250之间设置一个容性耦合结构3000，再将一个容性耦合结构3000设置于第九谐振器200与第十谐振器210之间、或再将一个容性耦合结构3000设置于第十谐振器210与第十一谐振器220之间、或再将一个容性耦合结构3000设置于第十一谐振器220与第十二谐振器230之间、或再将一个容性耦合结构3000设置于第十二谐振器230与第十三谐振器240之间、或再将一个容性耦合结构3000设置于第十八谐振器290与第九谐振器200之间。

如图15及图16所示，在一个实施例中，当谐振器为十个时，设有两个耦合支路1100以使主回路1000中形成三个耦合回路1200，且三个耦合回路1200均单独设有一个容性耦合结构3000。如此，十个谐振器沿信号传输路径依次设置并形成主回路1000，利用两个耦合支路1100从而使得主回路1000中形成三个耦合回路1200，每个耦合回路1200单独设有一个容性耦合结构3000，即每个耦合回路1200中的容性耦合结构3000均设置于除耦合支路1100外的任意相邻的两个谐振器之间，从而在每个耦合回路1200中均产生相位差，从而能够分别在每个耦合回路1200中产生一对零点；进而使得包括十个谐振器的多零点实现模块10能够产生三对零点，相比传统的十个谐振器两对零点而言，多产生了一对零点，增加了零点个数，且结构简单，简化仿真设计，并能方便的实现传输零点的调节。

如图15及图16所示，具体地，十个谐振器分别为第九谐振器200、第十谐振器210、第十一谐振器220、第十二谐振器230、第十三谐振器240、第十四谐振器250、第十五谐振器260、第十六谐振器270、第十七谐振器280及第十八谐振器290，第十一谐振器220、第十二谐振器230、第十三谐振器240、第十四谐振器250、第十五谐振器260依次设置于第一侧，第十谐振器210、第九谐振器200、第十八谐振器290、第十七谐振器280及第十六谐振器270依次设置于与第一侧相对的第二侧，第一谐振器110与第四谐振器140之间、第十谐振器210与第五谐振器150之间、及第九谐振器200与第六谐振器160之间的两个相互连接以形成两个耦合支路1100；在第一个耦合回路1200中，除耦合支路1100外的任意相邻的两个谐振器之间设有一个容性耦合结构3000，同时，在第二个耦合回路1200中，除耦合支路1100外任意相邻的两个谐振器之间也设有一个容性耦合结构3000，并且，在第三个耦合回路1200中，除耦合支路1100外的任意相邻的两个谐振器之间也设有一个容性耦合结构3000。如此，第九谐振器200、第十谐振器210、第十一谐振器220、第十二谐振器230、第十三谐振器240、第十四谐振器250、第十五谐振器260、第十六谐振器270、第十七谐振器280及第十八谐振器290沿信号传输路径依次设置并形成主回路1000，其中，首谐振器与尾谐振器之间还设有耦合调节结构2000。可以将第九谐振器200与第十二谐振器230之间进行连接以及将第十八谐振器290与第十三谐振器240之间进行连接；或者将第九谐振器200与第十二谐振器230之间进行连接以及将第十七谐振器280与第十四谐振器250之间进行连接；或者将第十八谐振器290与第十三谐振器240之间进行连接以及将第十七谐振器280与第十四谐振器250之间进行连接；从而能够形成两条耦合支路1100，进而使得主回路1000形成三个耦合回路1200。再将三个容性耦合结构3000分别一一对应设置于三个耦合回路1200中除耦合支路1100外的相邻的两个谐振器之间，从而在三个耦合回路1200中均产生相位差，从而能够在每个耦合回路1200中均产生一对零点，即三个耦合回路1200可以产生三对零点，增加了零点个数，且结构简单，简化仿真设计，并能方便的实现传输零点的调节。

需要进行说明的是，将第九谐振器200与第十二谐振器230之间进行连接以及将第十八谐振器290与第十三谐振器240之间进行连接从而形成两个耦合支路1100时，第九谐振器200、第十谐振器210、第十一谐振器220及第十二谐振器230耦合形成一个耦合回路1200，第十二谐振器230、第十三谐振器240、第十八谐振器290及第九谐振器200耦合形成一个耦合回路1200，第十三谐振器240、第十四谐振器250、第十五谐振器260、第十六谐振器270、第十七谐振器280及第十八谐振器290耦合形成一个耦合回路1200，从而可以将一个容性耦合结构3000设置于第九谐振器200与第十谐振器210之间、或将一个容性耦合结构3000设置于第十谐振器210与第十一谐振器220之间、或将一个容性耦合结构3000设置于第十一谐振器220与第十二谐振器230之间；同时，将一个容性耦合结构3000设置于第十二谐振器230与第十三谐振器240之间、或将一个容性耦合结构3000设置于第十八谐振器290与第九谐振器200之间；并且，将一个容性耦合结构3000设置于第十三谐振器240与第十四谐振器250之间、或将一个容性耦合结构3000设置于第十四谐振器250与第十五谐振器260之间、或将一个容性耦合结构3000设置于第十五谐振器260与第十六谐振器270之间、或将一个容性耦合结构3000设置于第十六谐振器270与第十七谐振器280之间、或将一个容性耦合结构3000设置于第十七谐振器280与第十八谐振器290之间。将第九谐振器200与第十二谐振器230之间进行连接以及将第十七谐振器280与第十四谐振器250之间进行连接从而形成两个耦合支路1100时，第九谐振器200、第十谐振器210、第十一谐振器220及第十二谐振器230耦合形成一个耦合回路1200，第十二谐振器230、第十三谐振器240、第十四谐振器250、第十七谐振器280、第十八谐振器290及第九谐振器200耦合形成一个耦合回路1200，第十四谐振器250、第十五谐振器260、第十六谐振器270及第十七谐振器280耦合形成一个耦合回路1200，从而可以将一个容性耦合结构3000设置于第九谐振器200与第十谐振器210之间、或将一个容性耦合结构3000设置于第十谐振器210与第十一谐振器220之间(如图15及图16所示)、或将一个容性耦合结构3000设置于第十一谐振器220与第十二谐振器230之间；同时，将一个容性耦合结构3000设置于第十二谐振器230与第十三谐振器240之间(如图15所示)、或将一个容性耦合结构3000设置于第十三谐振器240与第十四谐振器250之间、或将一个容性耦合结构3000设置于第十七谐振器280与第十八谐振器290之间、或将一个容性耦合结构3000设置于第十八谐振器290与第九谐振器200之间(如图16所示)；并且，将一个容性耦合结构3000设置于第十四谐振器250与第十五谐振器260之间、或将一个容性耦合结构3000设置于第十五谐振器260与第十六谐振器270之间(如图15及图16所示)、或将一个容性耦合结构3000设置于第十六谐振器270与第十七谐振器280之间。将第十八谐振器290与第十三谐振器240之间进行连接以及将第十七谐振器280与第十四谐振器250之间进行连接从而形成两个耦合支路1100时，第九谐振器200、第十谐振器210、第十一谐振器220、第十二谐振器230、第十三谐振器240及第十八谐振器290耦合形成一个耦合回路1200，第十三谐振器240、第十四谐振器250、第十七谐振器280、第十八谐振器290耦合形成一个耦合回路1200，第十四谐振器250、第十五谐振器260、第十六谐振器270及第十七谐振器280耦合形成一个耦合回路1200，从而可以将一个容性耦合结构3000设置于第九谐振器200与第十谐振器210之间、或将一个容性耦合结构3000设置于第十谐振器210与第十一谐振器220之间、或将一个容性耦合结构3000设置于第十一谐振器220与第十二谐振器230之间、或将一个容性耦合结构3000设置于第十二谐振器230与第十三谐振器240之间、或将一个容性耦合结构3000设置于第十八谐振器290与第九谐振器200之间；同时，将一个容性耦合结构3000设置于第十三谐振器240与第十四谐振器250之间、或将一个容性耦合结构3000设置于第十七谐振器280与第十八谐振器290之间；并且，将一个容性耦合结构3000设置于第十四谐振器250与第十五谐振器260之间、或将一个容性耦合结构3000设置于第十五谐振器260与第十六谐振器270之间、或将一个容性耦合结构3000设置于第十六谐振器270与第十七谐振器280之间。

在一个实施例中，当谐振器为十个时，主回路1000中的首、尾两个谐振器分别位于第一侧和第二侧。如此，在主回路1000中作为信号输入的首谐振器与作为信号输出的尾谐振器分别设置于主回路1000的两侧，从而使得首谐振器和尾谐振器的位置能够根据实际使用需求灵活的进行调节，满足使用需求。

在一个实施例中，当谐振器为十个时，主回路1000中的首、尾两个谐振器均位于第一侧；或，主回路1000中的首、尾两个谐振器均位于第二侧(如图11至图16所示)。如此，在主回路1000中作为信号输入的首谐振器与作为信号输出的尾谐振器设置于主回路1000的同一侧，只需在一块线路板等连接元件上开设相应的连接口即可同时与主回路1000的信号输入口和信号输出口进行连接，便于装配。

如图7、图9图16所示，在一个实施例中，耦合调节结构2000设置为交叉耦合结构，当交叉耦合结构为容性耦合时，交叉耦合结构作为所在耦合回路1200中的容性耦合结构3000。如此，交叉耦合结构为容性耦合时，可以将交叉耦合结构作为容性耦合结构3000使用，从而只需对交叉耦合结构的容性耦合进行调节即可对耦合回路1200进行调节，相比利用耦合调节结构2000调节首、尾两个谐振器之间的感性耦合后，再利用耦合回路1200中的其他容性耦合结构3000进行调节的方式而言，对耦合回路1200的调节更加简单、方便。

上述实施例的耦合调节结构2000，可以设置为增加耦合介质的方式实现，例如可以通过调节耦合杆插入耦合孔内的深度实现耦合量的调节；也可以通过去除耦合介质的方式实现，例如可以通过开设相应尺寸的调节槽从而实现耦合量的调节，可以是现有的任意一种能够对耦合量进行调节的结构，在此不再赘述，只需满足能够对耦合量进行调节，使得主回路1000中首、尾的两个谐振器感性耦合或容性耦合即可。

如图1、图11及图13所示，在一个实施例中，耦合调节结构2000包括设置于首、尾的两个谐振器之间的调节槽2100，且调节槽2100的一端与谐振器的侧壁之间的间距(如图1、图11及图13的L所示)可调。如此，能够灵活的调节调节槽2100的一端与谐振器的侧壁之间的间距，从而调节首、尾的两个谐振器之间的耦合量。

传统的滤波器的多零点实现模块10，为了降低首、尾的两个谐振器之间的干扰，会将调节槽2100的一端与谐振器的侧壁之间的间距加工的尽可能小或者直接将首、尾的两个谐振器之间断开，如此，会增加生产难度，尤其对于介质滤波器而言，若调节槽2100的一端与谐振器的侧壁之间的间距太小，会增加烧结成型难度；同时，也使得滤波器整体易被折断，不利于产品的品质。而上述实施例的滤波器的多零点实现模块10，通过在首、尾的两个谐振器之间加设耦合调节结构2000，可以灵活的增加调节槽2100的一端与谐振器的侧壁之间的间距，即将调节槽2100的一端与谐振器的侧壁之间的间距变宽，使得首、尾的两个谐振器之间相互耦合从而使得沿信号传输路径依次设置的谐振器形成主回路1000，再通过设置耦合支路1100而在主回路1000中形成至少两个耦合回路1200，再通过灵活的设置容性耦合结构3000的位置，从而方便的实现传输零点的调节，不仅生产难度低，大大提高了生产指标余量，也增加了滤波器的整体强度，而且能够增加零点个数，从而能够有效的降低插入损耗、提升带外抑制，提升了滤波器的性能。

优选地，调节槽2100的一端与谐振器的侧壁之间的间距大于等于0.5mm。如此，能够使得节槽的一端与谐振器的侧壁之间的间距合适，降低生产难度，也避免滤波器出现折断风险，保证滤波器整体的强度。

如图18至图22所示，在一个实施例中，谐振器的数量为十个，调节槽2100的一端与谐振器的侧壁之间的间距为L，且L可以为0.5mm(如图19所示)、1mm(如图20所示)、1.8mm(如图21所示)或2.3mm(如图22所示)，相比传统的L为0mm(如图18所示)或近似于0mm的情形，滤波器的强度高，结构稳定性和可靠性较好，不易折断，也便于加工，还能够增加零点个数，提升了滤波器的性能。

上述实施例的容性耦合结构3000，可以通过设置耦合槽、耦合孔的形式实现并进行调节，可以是现有的任意一种能够对容性耦合量进行调节的结构，在此不再赘述。

在一个实施例中，还提供了一种滤波器，包括上述任一实施例的多零点实现模块10。

上述实施例的滤波器，至少八个谐振器沿信号传输路径依次排布从而形成主回路1000；同时，沿主回路1000的信号传输方向，将主回路1000中不相邻的两个谐振器进行连接从而能够形成耦合支路1100，利用耦合支路1100从而能够在主回路1000中形成至少两个耦合回路1200；并且，在形成主回路1000的首、尾两个谐振器之间设置耦合调节结构2000，使得首、尾两个谐振器之间耦合连接而使得主回路1000的信号能够顺畅的沿信号传输路径传输；再加上在每个耦合回路1200中均设有容性耦合结构3000，从而在每个耦合回路1200中产生相位差，从而能够产生一对零点，进而使得整个主回路1000至少产生两对零点，增加了零点的个数，从而能够有效的降低插入损耗，性能优良。

在一个实施例中，滤波器为介质滤波器或金属腔体滤波器。如此，能够对各种类型的滤波器的零点个数进行相应的调节，能够有效的降低插入损耗，提升性能。同时，还能提高介质滤波器或金属腔体滤波器的整体强度，也便于生产，降低了生产难度。尤其对于介质滤波器而言，耦合调节结构2000包括设置于首、尾的两个谐振器之间的调节槽2100，调节槽2100的一端与谐振器的侧壁之间的间距较宽，降低了生产难度和加工难度，提升了整体强度。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的约束。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (13)

1.一种滤波器的多零点实现模块，其特征在于，包括至少八个谐振器，至少八个所述谐振器沿信号传输路径依次设置并形成主回路，且沿信号传输方向，主回路中不相邻的两个所述谐振器之间相互连接形成耦合支路，以使所述主回路中形成至少两个耦合回路，所述主回路中首、尾的两个所述谐振器之间设有耦合调节结构，且每个所述耦合回路均设有容性耦合结构。

2.根据权利要求1所述的滤波器的多零点实现模块，其特征在于，当所述谐振器为八个时，设有一个所述耦合支路以使所述主回路中形成两个所述耦合回路，第一个所述耦合回路包括四个所述谐振器，第二个所述耦合回路包括六个所述谐振器；两个所述耦合回路共用一个所述容性耦合结构，或两个所述耦合回路均单独设有一个所述容性耦合结构。

3.根据权利要求2所述的滤波器的多零点实现模块，其特征在于，八个所述谐振器分别为第一谐振器、第二谐振器、第三谐振器、第四谐振器、第五谐振器、第六谐振器、第七谐振器及第八谐振器；所述第三谐振器、所述第四谐振器、所述第五谐振器、所述第六谐振器依次设置于第一侧，所述第二谐振器、所述第一谐振器、所述第八谐振器及所述第七谐振器依次设置于与所述第一侧相对的第二侧，所述第一谐振器与所述第四谐振器之间或所述第五谐振器与所述第八谐振器之间相互连接以形成所述耦合支路；仅所述耦合支路设有所述容性耦合结构，或者，两个所述耦合回路中的所述容性耦合结构均设置在除所述耦合支路外的任意相邻的两个所述谐振器之间。

4.根据权利要求3所述的滤波器的多零点实现模块，其特征在于，所述主回路中的首、尾两个所述谐振器分别位于所述第一侧和所述第二侧；或，所述主回路中的首、尾两个所述谐振器均位于所述第一侧；或，所述主回路中的首、尾两个所述谐振器均位于所述第二侧。

5.根据权利要求1所述的滤波器的多零点实现模块，其特征在于，当所述谐振器为十个时，设有两个所述耦合支路以使所述主回路中形成三个所述耦合回路，三个所述耦合回路中有一个所述耦合回路由六个所述谐振器形成，其余两个所述耦合回路由四个所述谐振器形成。

6.根据权利要求1所述的滤波器的多零点实现模块，其特征在于，当所述谐振器为十个时，设有两个所述耦合支路以使所述主回路中形成三个所述耦合回路；三个所述耦合回路中有两个相邻的所述耦合回路共用一个所述容性耦合结构，且另外一个所述耦合回路单独设有一个所述容性耦合结构；或三个所述耦合回路均单独设有一个所述容性耦合结构。

7.根据权利要求6所述的滤波器的多零点实现模块，其特征在于，十个所述谐振器分别为第九谐振器、第十谐振器、第十一谐振器、第十二谐振器、第十三谐振器、第十四谐振器、第十五谐振器、第十六谐振器、第十七谐振器及第十八谐振器，所述第十一谐振器、第十二谐振器、所述第十三谐振器、第十四谐振器、第十五谐振器依次设置于第一侧，所述第十谐振器、所述第九谐振器、所述第十八谐振器、所述第十七谐振器及所述第十六谐振器依次设置于与所述第一侧相对的第二侧，所述第九谐振器与所述第十二谐振器、所述第十八谐振器与所述第十三谐振器、及所述第十七谐振器与所述第十四谐振器中任意两组谐振器分别相互连接以形成两个所述耦合支路；两个所述耦合支路中有一个所述耦合支路中设有所述容性耦合结构，另一个所述耦合支路所在的所述耦合回路单独设有一个所述容性耦合结构；或者，三个所述耦合回路中的所述容性耦合结构均设置在除所述耦合支路外的任意相邻的两个谐振器之间。

8.根据权利要求7所述的滤波器的多零点实现模块，其特征在于，所述主回路中的首、尾两个所述谐振器分别位于所述第一侧和所述第二侧；或，所述主回路中的首、尾两个所述谐振器均位于所述第一侧；或，所述主回路中的首、尾两个所述谐振器均位于所述第二侧。

9.根据权利要求1至8任一项所述的滤波器的多零点实现模块，其特征在于，所述耦合调节结构设置为交叉耦合结构，当所述交叉耦合结构为容性耦合时，所述交叉耦合结构作为所述交叉耦合结构所在所述耦合回路中的所述容性耦合结构。

10.根据权利要求1至8任一项所述的滤波器的多零点实现模块，其特征在于，所述耦合调节结构包括设置于首、尾的两个所述谐振器之间的调节槽，且所述调节槽的一端与所述谐振器的侧壁之间的间距可调。

11.根据权利要求10所述的滤波器的多零点实现模块，其特征在于，所述调节槽的一端与所述谐振器的侧壁之间的间距≥0.5mm。

12.一种滤波器，其特征在于，包括如权利要求1至11任一项所述的多零点实现模块。

13.根据权利要求12所述的滤波器的多零点实现模块，其特征在于，所述滤波器为介质滤波器或金属腔体滤波器。