CN110347629B - 数据处理方法以及数据处理的装置 - Google Patents

数据处理方法以及数据处理的装置 Download PDF

Info

Publication number
CN110347629B
CN110347629B CN201810301957.8A CN201810301957A CN110347629B CN 110347629 B CN110347629 B CN 110347629B CN 201810301957 A CN201810301957 A CN 201810301957A CN 110347629 B CN110347629 B CN 110347629B
Authority
CN
China
Prior art keywords
bit width
receiving end
interface
width mode
phy clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810301957.8A
Other languages
English (en)
Other versions
CN110347629A (zh
Inventor
黄健枫
谭旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810301957.8A priority Critical patent/CN110347629B/zh
Publication of CN110347629A publication Critical patent/CN110347629A/zh
Application granted granted Critical
Publication of CN110347629B publication Critical patent/CN110347629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本申请实施例公开了一种数据处理方法以及数据处理的装置，用于降低接收端的芯片的成本。本申请实施例方法包括：接收端根据发送端发送的数据确定当前物理层phy时钟，所述当前phy时钟为所述发送端向所述接收端传输所述数据时的时钟；所述接收端根据所述当前phy时钟以及预设的对应关系，设置所述接收端的接收接口的位宽模式，使得所述接收接口的位宽模式与所述发送端的发送接口的位宽模式匹配，其中，发送端通过发送接口向接收端的接收接口传输数据，所述接收端的接收接口所支持的位宽模式至少包括两种位宽模式，所述预设的对应关系为所述至少两种位宽模式与phy时钟范围的一一对应关系。

Description

数据处理方法以及数据处理的装置
技术领域
本申请涉及通信技术领域，尤其涉及一种数据处理方法以及数据处理的装置。
背景技术
传输位宽是大多数通讯系统中通讯协议的一个通讯参数，接收端的接收接口与发送端的发送接口工作在同一位宽模式下才能进行正常通信或者传输数据，该发送端通过该发送接口与该接收端的接收接口传输数据。因此，如何调整接收端的接收接口的位宽模式使得接收端的接收接口的位宽模式与发送端的发送接口的位宽模式匹配成为通讯领域的一个研究重点。
目前，现有的匹配方式为：接收端向发送端发送集成电路总线(I2C，interintegrated circuit)命令，该I2C命令用于发送端设置其发送接口的位宽模式，然后发送端向接收端发送含有该发送端的发送接口的位宽模式信息的I2C命令给接收端，接收端接收该含有发送端的发送接口的位宽模式信息的I2C命令之后，然后接收端根据该I2C命令调整其接收接口的位宽模式，使得该接收端的接收接口的位宽模式与该发送端的发送接口的位宽模式匹配。
但是，接收端需要通过I2C通讯才能够实现对发送端的发送接口的位宽模式的识别并对接收端的接收接口的位宽模式进行相应调整，而I2C通讯需要额外的芯片管脚，导致接收端对发送端的发送接口的位宽模式的识别匹配过程需要额外的芯片管脚，导致接收端的芯片成本较高。
发明内容
本申请实施例提供了一种数据处理方法以及接收端，用于接收端根据发送端发送的数据自动识别匹配发送端的接收接口的位宽模式，从而降低芯片的成本。
本申请实施例第一方面提供了一种数据处理方法，包括：在发送端与接收端进行图像数据传输之前，发送端会向接收端发送数据，该数据为包含与时钟信号相关的信息的数据，该时钟信号为该发送端与该接收端传输数据的时钟信号，那么接收端接收到该数据之后，可以根据该数据确定当前物理层(physical layer，phy)时钟，该当前phy时钟为该接收端与该发送端传输该数据时的时钟；然后接收端可以根据该当前phy时钟以及预设的对应关系来设置接收端的接收接口的位宽模式，使得该接收接口的位宽模式与该发送端的发送接口的位宽模式匹配，其中，该发送端是通过该发送接口向该接收端的接收接口传输该数据，该接收端的接收接口所支持的位宽模式至少包括两种位宽模式，该预设的对应关系为该至少两种位宽模式与phy时钟范围的一一对应关系。
本申请实施例中，接收端可以根据当前phy时钟以及预设的对应关系设置接收端的接收接口的位宽模式，使得该接收接口的位宽模式与发送端的发送接口的位宽模式相匹配，因此，接收端能够自动识别发送端的发送接口的位宽模式然后设置与发送端发送接口的位宽模式匹配的位宽模式，不再需要通过I2C通讯来实现对接收端的接收接口的位宽模式的设置，所以不需要额外的芯片管脚，从而降低了接收端的芯片的成本。
一种可能的实现方式中，该接收端的接收接口所支持的至少两种位宽模式中的各个位宽模式对应的phy时钟范围之间不存在重叠；该接收端可以根据该当前phy时钟以及预设的对应关系设置该接收端的接收接口的位宽模式可以包括：该接收端可以确定与该当前phy时钟位于的phy时钟范围对应的位宽模式为当前位宽模式，然后接收端可以将该接收接口的位宽模式设置为该当前位宽模式。
装置传输数据时的phy时钟范围与发送数据的发送接口的位宽模式具有对应性，在该可能的实现方式中，接收端通过判断当前phy时钟落入的范围为接收端的接收接口设置对应的位宽模式，可以使接收接口的位宽模式与发送接口的位宽模式相匹配，不再需要通过I2C通讯来实现对接收端的接收接口的位宽模式的设置，所以不需要额外的芯片管脚，降低了芯片的硬件成本。
另一种可能的实现方式中，该接收端的接收接口所支持的至少两种位宽模式中的各个位宽模式对应的phy时钟范围之间不存在重叠；该接收端可以根据该当前phy时钟以及预设的对应关系设置该接收端的接收接口的位宽模式，使得该接收接口的位宽模式与该发送端的发送接口的位宽模式匹配可以包括：首先，该接收端可以将该接收接口的位宽模式设置为预设位宽模式，其中，该预设位宽模式为该至少两种位宽模式中的任一种位宽模式；然后，当该接收端可以确定该当前phy时钟位于与该预设位宽模式对应的phy时钟范围时，该接收端可以确定该预设位宽模式与该发送端的发送接口的位宽模式匹配。
在该可能的实现方式中，该接收端可以先设置该接收接口的位宽模式为预设位宽模式，然后再判断该当前phy时钟是否位于该预设位宽模式对应的phy时钟范围来判断接收接口的位宽模式与发送接口的位宽模式是否匹配，不再需要通过I2C通讯来实现对接收端的接收接口的位宽模式的设置，所以不需要额外的芯片管脚，降低了芯片的硬件成本。
另一种可能的实现方式中，该接收端根据该当前phy时钟以及预设的对应关系，设置该接收端的接收接口的位宽模式之前，还可以包括：接收端可以确定当前phy时钟位于第一phy时钟范围内，其中，该第一phy时钟范围为该至少两种位宽模式对应的phy时钟范围之和。
在该可能的实现方式中，接收端先通过判断确定当前phy时钟位于该接收端的接收接口所支持的至少两种位宽模式对应的phy时钟范围内，然后再接收端再根据当前phy时钟以及对应关系设置接收接口的位宽模式，这样可以减小由于该当前phy时钟不为该发送端的发送接口与该接收接口传输数据的时钟时，该接收端通过逐一判断确定该当前phy时钟不位于该至少两种位宽模式中的每一个位宽模式对应的phy时钟范围内之后，导致接收端侧不必要的系统开销，因此，在该实现方式中，接收端通过判断确定当前phy时钟位于该接收端的接收接口所支持的至少两种位宽模式对应的phy时钟范围内，提高了方案的完善度。
另一种可能的实现方式中，该接收端的接收接口所支持的该至少两种位宽模式中的各个位宽模式对应的phy时钟范围之间存在重叠；该接收端可以根据该当前phy时钟以及预设的对应关系设置该接收端的接收接口的位宽模式，使得该接收接口的位宽模式与该发送端的发送接口的位宽模式匹配可以包括：首先，该接收端可以确定与该当前phy时钟位于的phy时钟范围对应的位宽模式中的其中一个位宽模式为当前位宽模式，然后接收端将该接收接口的位宽模式设置为该当前位宽模式；当接收端可以确定该第一宽高信息与预设值一致时，该接收端可以确定该当前位宽模式与该发送端的发送接口的位宽模式匹配，其中，该第一宽高信息为该接收端将发送端传输的数据在该当前位宽模式下解析得到的宽高信息。
在该可能的实现方式中，在接收端的接收接口所支持的至少两种位宽模式中各个位宽模式对应的phy时钟范围之间存在重叠的情况下，由于当前phy时钟有可能落在该每一个位宽模式对应的phy时钟范围的重叠部分，因此，仅判断当前phy时钟落入的范围无法准确确定该接收端的接收接口的位宽模式，因此，接收端可以通过接收端该当前phy时钟落入的phy时钟范围以及对应位宽模式的数据的宽高信息来设置该接收端的接收接口的位宽模式，从而实现与发送端的发送接口的位宽模式相匹配，提升设置该接收端的接收接口的位宽模式的准确性；其次，通过该实现方式，接收端不再需要通过I2C通讯来实现对接收端的接收接口的位宽模式的设置，不需要额外的芯片管脚来对实现对接收端的接收接口的位宽模式的设置，从而降低了芯片的成本。
另一种可能的实现方式中，若该第一宽高信息与该预设值不一致，还可以包括：首先，接收端将该接收接口的位宽模式设置为备选位宽模式，该备选位宽模式为该当前phy时钟位于的phy时钟范围对应的位宽模式中除该当前位宽模式之外的任一个位宽模式；然后，当该接收端确定该第二宽高信息与该预设值一致时，该接收端可以确定该备选位宽模式与该发送端的发送接口的位宽模式匹配，该第二宽高信息为该接收端将该发送端传输的数据在该备选位宽模式下解析得到的宽高信息。
在该可能的实现方式中，由于当前phy时钟可能落在该至少两种位宽模式中每一个位宽模式的phy时钟范围的重叠部分，因此，接收端会将该接收端的接收接口设置为备选位宽模式，然后再次判断第二宽高信息与预设值是否一致来确定该接收接口的位宽模式，在实际应用中，提升了方案的完善度。
另一种可能的实现方式中，该接收端确定与该当前phy时钟位于的phy时钟范围对应的位宽模式中的其中一个位宽模式为当前位宽模式，并将该接收接口的位宽模式设置为该当前位宽模式之前，还可以包括：该接收端可以确定该当前phy时钟位于第二phy时钟范围内，该第二phy时钟范围为该至少两种位宽模式对应的phy时钟范围的并集。
在该可能的实现方式中，接收端先通过判断确定当前phy时钟位于该第二phy时钟范围内，然后再接收端再根据当前phy时钟所落在的范围以及该发送端传输至该接收端的数据的宽高信息设置接收接口的位宽模式，这样可以减小接收端通过逐一判断之后确定该当前phy时钟不为该发送端的发送接口与该接收接口传输数据的时钟，导致接收端侧不必要的系统开销，因此，在该实现方式中，接收端通过判断确定当前phy时钟位于该第二phy时钟范围内，提高了方案的完善度。
另一种可能的实现方式中，该发送端发送的数据可以是包含与时钟信号相关的信息，该接收端根据该发送端发送的数据确定当前phy时钟可以包括：首先，该接收端解析该发送端发送的包含该与该时钟信号相关的信息的数据，得到目标时钟，然后，该接收端可以确定该目标时钟为该当前phy时钟。在该实现方式，提供了一种具体的接收端确定当前phy时钟的方式，提升了方案的可行性。
另一种可能的实现方式中，在该接收端根据该当前phy时钟以及预设的对应关系设置该接收端的接收接口的位宽模式，使得该接收接口的位宽模式与该发送端的发送接口的位宽模式匹配之前，还可以包括：该接收端可以根据该接收端在该至少两种位宽模式下phy时钟与像素时钟PixelClk的关系来确定该预设的对应关系。在该实现方式中，提供了一种具体的接收端确定该预设的对应关系的方式，在实际应用中，提高了方案的可行性以及完善度。
本申请实施例第二方面提供了一种数据处理的装置，该数据处理的装置包括：第一确定单元，用于根据该发送端的发送的数据确定当前phy时钟，该当前phy时钟为该发送端向该数据处理的装置传输该数据时的时钟；设置单元，用于根据该当前phy时钟以及预设的对应关系，设置数据处理的装置的接收接口的位宽模式，使得该接收接口的位宽模式与该发送端的发送接口的位宽模式匹配，其中，该发送端通过该发送接口向该数据处理的装置的接收接口传输该数据，该数据处理的装置的接收接口所支持的位宽模式至少包括两种位宽模式，该预设的对应关系为该至少两种位宽模式与phy时钟范围的一一对应关系。
一种可能的实现方式中，该数据处理的装置的接收接口所支持的该至少两种位宽模式中的各个位宽模式对应的phy时钟范围之间不存在重叠；该设置单元具体用于：确定与该当前phy时钟位于的phy时钟范围对应的位宽模式为当前位宽模式，将该接收接口的位宽模式设置为该当前位宽模式。
另一种可能的实现方式中，该数据处理的装置所支持的该至少两种位宽模式中各个位宽模式对应的phy时钟范围之间不存在重叠；该设置单元具体用于：设置该数据处理的装置的位宽模式为预设位宽模式，该预设位宽模式为该至少两种位宽模式中的任一种位宽模式；当该数据处理的装置确定该当前phy时钟位于与该预设位宽模式对应的phy时钟范围时，确定该预设位宽模式与该发送端的发送接口的位宽模式匹配。
另一种可能的实现方式中，该数据处理的装置还包括：第二确定单元，用于确定该当前phy时钟位于第一phy时钟范围内，该第一phy时钟范围为该至少两种位宽模式对应的phy时钟范围之和。
另一种可能的实现方式中，该数据处理的装置所支持的该至少两种位宽模式中各个位宽模式对应的phy时钟范围之间存在重叠；该设置单元具体用于：确定与该当前phy时钟位于的phy时钟范围对应的位宽模式中的其中一个位宽模式为当前位宽模式，并将该接收接口的位宽模式设置为该当前位宽模式；当该数据处理的装置确定第一宽高信息与预设值一致时，确定该当前位宽模式与该发送端的发送接口的位宽模式匹配，该第一宽高信息为该数据处理的装置将该发送端传输的数据在该当前位宽模式下解析得到的宽高信息。
另一种可能的实现方式中，若该第一宽高信息与该预设值不一致，该设置单元还用于：将该接收接口的位宽模式设置为备选位宽模式，该备选位宽模式为该当前phy时钟位于的phy时钟范围对应的位宽模式中除该当前位宽模式之外的任一个位宽模式；当该数据处理的装置确定第二宽高信息与该预设值一致时，确定该备选位宽模式与该发送端的发送接口的位宽模式匹配，该第二宽高信息为该数据处理的装置将该发送端传输的数据在该备选位宽模式下解析得到的宽高信息。
另一种可能的实现方式中，该第二确定单元还用于：确定该当前phy时钟位于第二phy时钟范围内，该第二phy时钟范围为该至少两种位宽模式对应的phy时钟范围的并集。
另一种可能的实现方式中，该发送端发送的该数据包含该与时钟信号相关的信息的信息，第一确定单元具体用于：解析该发送端发送的包含与时钟信号相关的信息的该数据，得到目标时钟；确定该目标时钟为该当前phy时钟。
另一种可能的实现方式中，该数据处理的装置还包括：第三确定单元，用于根据该数据处理的装置在该至少两种位宽模式下phy时钟与像素时钟PixelClk的关系确定该预设的对应关系。
本申请实施例第三方面提供了一种数据处理的装置，该数据处理的装置包括：处理器和接收接口；该处理器，用于根据发送端发送的数据确定当前物理层phy时钟，该当前phy时钟为该发送端向该数据处理的装置传输所述数据时的时钟；该处理器还用于，根据该当前phy时钟以及预设的对应关系，设置该接收接口的位宽模式，使得该接收接口的位宽模式与该发送端的发送接口的位宽模式匹配，其中，该发送端通过该发送接口向该数据处理的装置的该接收接口传输所述数据，该接收接口所支持的位宽模式至少包括两种位宽模式，该预设的对应关系为该至少两种位宽模式与phy时钟范围的一一对应关系。
一种可能的实现方式中，该接收接口所支持的该至少两种位宽模式中的各个位宽模式对应的phy时钟范围之间不存在重叠，该处理器还用于：确定与该当前phy时钟位于的phy时钟范围对应的位宽模式为当前位宽模式，将该接收接口的位宽模式设置为该当前位宽模式。
一种可能的实现方式中，该接收接口所支持的该至少两种位宽模式中的各个位宽模式对应的phy时钟范围之间不存在重叠，该处理器还用于：设置该接收接口的位宽模式为预设位宽模式，该预设位宽模式为该至少两种位宽模式中的任一种位宽模式；当该处理器确定该当前phy时钟位于与该预设位宽模式对应的phy时钟范围时，确定该预设位宽模式与该发送端的发送接口的位宽模式匹配。
一种可能的实现方式中，该处理器还用于：确定该当前phy时钟位于第一phy时钟范围内，该第一phy时钟范围为该至少两种位宽模式对应的phy时钟范围之和。
一种可能的实现方式中，该接收接口所支持的该至少两种位宽模式中的各个位宽模式对应的phy时钟范围之间存在重叠，该处理器还用于：确定与该当前phy时钟位于的phy时钟范围对应的位宽模式中的其中一个位宽模式为当前位宽模式，并将该接收接口的位宽模式设置为该当前位宽模式；当该处理器确定第一宽高信息与预设值一致时，确定该当前位宽模式与该发送端的发送接口的位宽模式匹配，该第一宽高信息为该数据处理的装置将该发送端传输的数据在该当前位宽模式下解析得到的宽高信息。
本申请实施例第四方面提供了一种数据处理的装置，该数据处理的装置包括：处理器和接收接口；该接收接口，用于在该处理器的驱动下接收数据；该处理器，用于执行存储器中存储的指令，以对该数据实现如第一方面或者其任一种可能的实现方式中的任一项该数据处理方法。
一种可能的实现方式中，该数据处理的装置还包括：存储器，用于存储该指令。
本申请实施例第五方面提供了一种芯片系统，该芯片系统包括处理器，用于支持网络设备实现上述第一方面或者其任一种可能的实现方式中所涉及的功能，例如，例如发送或处理上述方法中所涉及的数据和/或信息。在一种可能的设计中，所述芯片系统还包括存储器，所述存储器，用于保存网络设备必要的程序指令和数据。该芯片系统，可以由芯片构成，也可以包括芯片和其他分立器件。
本申请实施例第六方面提供了一种包括指令的计算机程序产品，其特征在于，当其在计算机上运行时，使得该计算机执行如第一方面中任一种的实现方式。
本申请实施例第七方面提供了一种计算机可读存储介质，其特征在于，包括指令，当该指令在计算机上运行时，使得计算机执行如第一方面中任一种实现方式。
附图说明
图1为本申请实施例中的一个应用场景系统框架示意图；
图2为本申请实施例中数据处理方法的一个实施例示意图；
图3为本申请实施例中数据处理方法的另一个实施例示意图；
图4为本申请实施例中数据处理方法的另一个实施例示意图；
图5为本申请实施例中数据处理方法的另一个实施例示意图；
图6为本申请实施例中数据处理的装置的一个结构示意图；
图7为本申请实施例中数据处理的装置的另一个结构示意图。
具体实施方式
本申请实施例提供了一种数据处理方法，用于接收端根据发送端发送的数据自动识别匹配发送端的接收接口的位宽模式，从而降低芯片的成本。
请参阅图1，图1为本申请实施例提供的一个应用场景系统框架图，其中，该发送端中与该接收端进行数据传输的发送接口为面向图像传输开发出的数字接口标准(V-By-One，VBO)发送接口(transmitter part，Tx)，该接收端中与该发送端进行数据传输的接收接口为VBO接收接口(receiver part，Rx)，在该数据传输过程中使用的传输协议为VBO传输协议，其中，系统级芯片(system on chip，SOC)用于接收各种分辨率的视频数据，SOC中的画质处理模块用于对视频数据进行图像画质增强等图像画质处理，然后通过VBO Tx传输画面至VBO Rx，然后通过时序控制器驱动液晶屏将Rx接收到的视频数据显示在液晶屏上，TCON主要用于驱动液晶屏以显示Tx发送的视频数据。需要说明的是，图1仅仅是本申请数据处理方法的一种应用场景系统框架示意图，在实际应用中，还可以应用于使用其他类型的传输协议的系统中，本申请对此不做限定。
传输位宽是大多数通讯系统中通讯协议的一个通讯参数，发送端与接收端之间进行通信或者数据传输时，发送端的发送接口的传输位宽与接收端的接收接口的传输位宽要一致才能进行正常的通信或数据传输，其中该发送端通过该发送接口与该接收端的接收接口传输数据，因此，本申请提出一种数据处理方法，接收端能够自动识别并匹配发送端的接收接口的位宽模式。其中，发送端用于发送数据，该数据包含与时钟信号相关的信息，该时钟信号为该发送端与该接收端进行数据传输的时钟信号；该接收端的接收接口用于接收该发送端的接收接口发送的数据，然后接收端中的锁定相位电路会根据该数据锁定发送端的当前phy时钟，接收端可以根据该当前phy时钟以及预设的对应关系来设置与发送端中的接收接口的位宽模式匹配的接收端的接收接口的位宽模式，其中，该接收端所支持的位宽模式至少包括两种位宽模式，该预设的对应关系为该接收端所支持的至少两种位宽模式与phy时钟范围的一一对应关系。
需要说明的是，本申请中通讯协议可以是VBO，还可以是其他的通讯协议，具体此处不做限定。接收端的接收接口可以为视频接口，比如可以是VBO接收接口，也可以是其他接口，具体此处不做限定。那么发送端的接收接口也可以是视频接口，比如VBO Tx。
下面从接收端的角度，对本申请实施例中数据处理方法进行介绍，请参阅图2，本申请实施例中数据处理方法的一个实施例包括：
201、接收端根据发送端发送的数据确定当前物理层phy时钟。
在进行数据传输的过程中，发送端的发送接口会发送数据至接收端，该数据包含与时钟信号相关的数据，示例性的，发送端发送的数据可以为周期性的字符串，该字符串的周期与时钟信号相关，通过解析该字符串的周期可以获得时钟信号。该时钟信号为发送端的发送接口与接收端的接收接口进行数据传输的时钟信号，那么此时接收端可以接收该发送端的发送接口发送的数据，并基于接收的该数据确定该当前phy时钟，该当前phy时钟为发送端向接收端传输该数据时的时钟。示例性的，该接收端通过该数据确定该当前phy时钟可以是通过通过接收端中的锁相环电路锁定该数据的锁定相位的环路(phase lockedloop，PLL)时钟，然后该接收端可以将该PLL时钟确定为该当前phy时钟。
202、接收端根据该当前phy时钟以及预设的对应关系，设置该接收端的接收接口的位宽模式，使得该接收端的接收接口与该发送端的发送接口的位宽模式匹配。
接收端确定了该当前phy时钟之后，该接收端可以根据该当前phy时钟以及预设的对应关系设置该接收端的接收接口，使得该接收端的接收接口与该发送端的发送接口的位宽模式匹配，其中，该发送端通过该发送接口向该接收端的接收接口传输该数据，该接收端的接收接口所支持的位宽模式至少包括两种位宽模式，该预设的对应关系为该接收端所支持的至少两种位宽模式与phy时钟范围的一一对应关系。
示例性的，接收端所支持的位宽模式包括8比特bit对应的模式和10bit对应的模式，上述的对应关系可以为：接收端的位宽模式为8bit对应的模式时，接收端支持的phy时钟的范围为220MHz-320MHz，接收端的位宽模式为10bit对应的模式时，接收端支持的phy时钟的范围为165MHz-240MHz。应当理解，接收端还可以支持其他的位宽模式，本申请实施例对接收端所支持的位宽模式不做限定。应当理解，本申请实施例所列举的不同位宽模式下接收端所支持的时钟范围仅是一种示例，本申请实施例对具体的phy时钟范围不做限定。
因此，通过接收端根据发送端与接收端传输数据时的当前phy时钟以及预设的对应关系来设置接收端的接收接口的位宽模式，从而实现接收端的接收接口的位宽模式与发送端的发送接口的位宽模式匹配，接收端能够自动识别发送端的发送接口的位宽模式然后设置接收端的接收接口的位宽模式，使得该接收端的接收接口与发送端的发送接口的位宽模式匹配，不再需要通过I2C通讯来实现对接收端的接收接口的位宽模式的设置，所以不需要额外的芯片管脚来对实现对接收端的接收接口的位宽模式的设置，降低了接收端的芯片的成本。
需要说明的是，该对应关系可以是预设在该接收端的对应关系，也可以是该接收端根据该接收端的接收接口在不同位宽模式下phy时钟与像素时钟的关系来确定该对应关系，本申请对此不作限定。示例性的，不同位宽模式下phy时钟与像素时钟的关系为：假设该接收端支持10bit和8bit两个位宽，那么在接收端的位宽为10bit的情况下，像素时钟＝phy时钟；在接收端的位宽8bit的情况下，像素时钟＝phy时钟*4/3；其中，像素时钟由接收端的芯片所决定，比如，假设该接收端支持的像素时钟为[220MHz，320MHz]，那么接收端可以根据不同位宽模式下phy时钟与像素时钟的关系确定在该接收端的位宽为10bit时，该接收所支持的phy时钟范围为[220MHz，320MHz]；在该接收端的位宽为8bit时，该接收端所支持的phy时钟范围为[165MHz，240MHz]。在后续的实施例中，仅以该对应关系为预设在接收端的对应关系为例进行说明。
本申请实施例中，该接收端在判断当前phy时钟是否落在对应位宽模式的该接收端所支持的phy时钟范围内之前，接收端可以先判断该当前phy时钟是否落在该接收端在不同位宽模式下所支持的phy时钟范围；假设该接收端支持两种位宽模式，那么接收端先判断该当前phy时钟是否位于该接收端在这两种不同的位宽模式下所支持的phy时钟总范围内，接收端还可以执行其他操作，具体此处不做限定，在后续的实施例中，仅以接收端先判断该当前phy时钟是否落在该接收端在不同位宽模式下所支持的phy时钟范围内，再判断该当前phy时钟是否落在对应位宽模式的范围内为例进行说明。
本申请实施例中，该接收端所支持的位宽模式至少包括两种位宽模式，在后续的实施例中仅以该接收端的位宽模式包括两种位宽模式为例进行说明，其中，该两种位宽模式包括第一位宽模式和第二位宽模式。
本申请实施例中，接收端所支持的位宽模式可以包括第一位宽模式和第二位宽模式，其中，当该接收端的接收接口的位宽模式为第一位宽模式时该接收端所支持的phy时钟范围为第一范围，当该接收端的接收接口的位宽模式为第二位宽模式时该接收端所支持的phy时钟范围为第二范围，在一种可选的情况中，该第一范围与第二范围不存在重叠。接收端可以根据该当前phy时钟所在的phy时钟范围对应设置该接收端的接收接口的位宽模式，图3为本申请实施例提供的一种数据处理的方法。
请参阅图3，接收端通过判断该当前phy时钟所落在的phy时钟范围来设置该接收端的接收接口的位宽模式，本申请实施例中的数据处理方法包括：
301、接收端解析发送端发送的数据，得到目标时钟。
在发送端与接收端进行图像数据传输之前，发送端会发送数据至接收端，该数据为包含与时钟信号相关的信息的数据，示例性的，发送端发送的数据可以为周期性的字符串，该字符串的周期与时钟信号相关，通过解析该字符串的周期可以获得时钟信号。该时钟信号为发送端与接收端传输该数据的时钟信号，那么接收端接收到该数据之后，接收端可以解析该数据，示例性的，可以通过接收端中的锁相环电路解析该数据，得到发送端的PLL时钟，那么接收端可以确定该PLL时钟为该当前phy时钟，即通过该锁相环电路来获取当前phy时钟。示例性的，如图1中，该接收端的接收接口为VBO Rx，发送端的发送接口为VBO Tx，在VBO传输协议中，Tx和Rx进行数据传输之前，Rx侧上电后，Rx侧会将其热插拔信号设置为热插拔(hotplug，HTPDN)＝LOW，其中LOW表示已连接，指示该Rx与Tx已经建立了通信连接，Tx确定该Rx的热插拔信号为LOW的状态之后，Tx会发送时钟数据恢复序列(clockdatarecovery training，CDR TRAINING)信号，然后Rx接收到该CDR TRAINING信号之后，该Rx会通过检测CDR TRANING信号得到有效的PLL时钟，然后Rx会将其锁定指示信号LOCKN设置为LOCKN＝LOW，其中，LOW表示该Rx已锁定该Tx的时钟信号，指示该Tx可以向Rx传输数据，那么此时Tx会发送对齐序列(alignment training，ALN TRAINING)信号，然后接收端与发送端之间就开始传输数据。在VBO协议中，Rx通过Tx发送的CDR TRAINING信号来锁定PLL时钟。
302、接收端确定该目标时钟为当前phy时钟。
接收端解析该数据得到目标时钟之后，该接收端可以确定该目标时钟为该当前phy时钟，该当前phy时钟为该接收端与该发送端进行传输数据的时钟。示例性的，Rx通过Tx发送的CDR TRAINING信号锁定了PLL时钟之后，Rx可以确定该PLL时钟为该当前phy时钟。
在一种可选的情况中，该数据处理方法可以包括：303、接收端判断该当前phy时钟是否位于第一phy时钟范围内，若是，则执行步骤304；若否，则执行步骤309。
接收端确定了该发送端与接收端进行数据传输时的时钟为当前phy时钟之后，接收端可以判断该当前phy时钟是否位于第一phy时钟范围内，其中，该第一phy时钟范围为接收端的接收接口所支持的所有位宽模式对应的phy时钟范围之和，示例性的，当接收端的接收接口支持两种位宽模式，即第一位宽模式和第二位宽模式，则该第一phy时钟范围为第一范围加上第二范围，该第一范围为该接收端的接收接口的位宽模式为第一位宽模式时该接收端所支持的phy时钟范围，该第二范围为该接收端的接收接口的位宽模式为第二位宽模式时该接收端所支持的phy时钟范围。若接收端确定该当前phy时钟位于该第一phy时钟范围内，则执行步骤304；若该接收端确定该当前phy时钟不位于第一phy时钟范围内，则执行步骤309。示例性地，接收端的接收接口有两种位宽模式，其中模式一为6bit对应的模式，另一种模式为12bit对应的模式，且这两种位宽模式下接收端所支持的phy时钟范围不存在重叠。其中，第一位宽可以是6bit，也可以是12bit，具体此处不做限定，这里以第一位宽模式为6bit对应的模式为例进行说明。所以第一范围就为接收端的接收接口的位宽为6bit时该接收端所支持的phy时钟范围，第二范围为接收端的接收接口的位宽为12bit时该接收端所支持的phy时钟范围，所以第一phy时钟范围为接收端的接收接口的位宽为6bit时该接收端所支持的phy时钟范围加上接收端的接收接口的位宽为12bit时该接收端所支持的phy时钟范围，此时接收端可以判断该当前phy时钟是否位于该第一phy时钟范围内，若是，则执行步骤304；若否，则执行步骤309。
304、接收端判断该当前phy时钟是否位于第一范围内，若是，则执行步骤305，若否，则执行步骤306。
接收端确定了该当前phy时钟位于第一phy时钟范围内之后，在一种可选的情况中，接收端可以进一步判断该当前phy时钟是否位于第一范围内，其中，该第一范围为该接收端的接收接口的位宽模式为第一位宽模式时所支持的phy时钟范围，若接收端确定该当前phy时钟位于该第一范围内，则执行步骤305；若接收端确定该当前phy时钟不位于该第一范围内，则执行步骤306。
305、接收端设置该接收端中的接收接口的位宽模式为第一位宽模式。
当确定该当前phy时钟位于第一范围内之后，接收端可以设置该接收端中的接收接口的位宽模式为第一位宽模式，该接收接口为该接收端与该发送端的发送接口进行传输数据的接口。示例性的，第一位宽模式可以为接收端的接收接口的位宽模式为6bit对应的模式，当接收端通过判断确定当前phy时钟落在位宽模式为6bit时所支持的时钟范围内时，那么接收端可以将其位宽设置为6bit，即6bit对应的模式为第一位宽模式。因此，通过本申请提出的数据处理方法，当发送端的发送接口或接收端的接收接口同时支持多种位宽模式时，可以通过本申请的数据处理方法逐一的判断确定一个与发送端的发送接口的位宽模式匹配的位宽模式，无需额外的芯片管脚，接收端的接收接口就能够自动识别匹配发送端的发送接口的位宽模式，降低了接收端的芯片的成本。
306、接收端判断该当前phy时钟是否位于第二范围内，若是，则执行步骤307；若否，则执行步骤308。
接收端确定该当前phy时钟不位于第一范围内之后，该接收端可以判断该当前phy时钟是否位于第二范围内，若该当前phy时钟位于第二范围内，则执行步骤307；若该当前phy时钟不位于第二范围内，则执行步骤308。比如，第二位宽模式为12bit对应的模式，那么第二范围为接收端的接收接口的位宽模式为12bit对应的模式时接收端所支持的phy时钟范围，接收端可以判断该当前phy时钟是否落在该接收端的接收接口的位宽模式为12bit对应的模式时该接收端所支持的phy时钟范围，若是，则执行步骤307；若否，则执行步骤308。
307、接收端设置该接收端的接收接口的位宽模式为第二位宽模式。
接收端通过判断后确定该当前phy时钟位于第二范围内，那么此时接收端可以将其接收接口的位宽模式设置为第二位宽模式，示例性的，第二位宽模式可以为12bit对应的模式。
308、接收端执行其他操作。
当接收端通过判断确定该当前phy时钟不位于第二范围内，那么接收端执行其他操作，比如，接收端可以重新再判断一次该当前phy时钟是否位于第二范围，该接收端也可以判断该当前phy时钟是否位于第一phy时钟范围内，接收端还可以执行其他操作，具体此处不做限定。
309、接收端执行其他操作。
当接收端通过判断确定该当前phy时钟不位于第一phy时钟范围内，那么接收端执行其他操作，示例性的，接收端可以重新启动，并再一次判断该当前phy时钟是否位于该第一phy时钟范围内；或者接收端可以确定该当前phy时钟不是该发送端与接收端传输数据时的时钟，该接收端可以重新获取该发送端发送的数据；接收端还可执行其他操作，具体此处不做限定。
本申请实施例中，接收端根据发送端的发送接口与接收端的接收接口传输数据时的当前phy时钟大小以及预设的对应关系来设置接收端的接收接口的位宽模式，接收端能够自动识别发送端的发送接口的位宽模式并设置该接收端的接收接口的位宽模式，使得该接收接口的位宽模式与发送端的发送接口的位宽模式相匹配，不再需要通过I2C通讯来实现对接收端的接收接口的位宽模式的设置，所以不需要额外的芯片管脚来实现对接收端的接收接口的位宽模式的设置，从而降低了接收端的芯片的成本。
在本申请实施例中，该接收端所支持的位宽模式为第一位宽模式和第二位宽模式时，当该接收端的位宽模式为第一位宽模式时接收端所支持的phy时钟范围为第一范围，当该接收端的位宽模式为第二位宽模式时接收端所支持的phy时钟范围为第二范围，且该第一范围与该第二范围不存在重叠，在一种可选的情况中，接收端在判断该当前phy时钟所在的范围之前，可以先将接收端的接收接口的位宽模式设置为第一位宽模式，然后再判断该当前phy时钟是否位于第一范围，若不位于第一范围，那么接收端将接收端的接收接口的位宽模式设置为第二位宽模式，然后再判断该当前phy时钟是否位于第二范围，即接收端可以先从所支持的位宽模式中选择一个位宽模式，然后通过判断phy时钟落入的具体范围来判断当前设置的接收接口的位宽模式是否与发送端的发送接口的位宽模式相匹配，下面通过图4的实施例来进行详细描述：
请参阅图4，接收端先设置接收端的接收接口的位宽模式，然后通过判断该当前phy时钟是否落在所设置的位宽模式下该接收端所支持的phy时钟范围内来确定该接收端的接收接口的位宽模式是否与发送端的发送接口的位宽模式相匹配，本申请实施例中的数据处理方法包括：
401、接收端解析发送端发送的数据，得到目标时钟。
402、接收端确定该目标时钟为该当前phy时钟。
在一种可选的情况中，该数据处理方法可以包括：403、接收端判断该当前phy时钟是否位于第一phy时钟范围内，若是，则执行步骤404；若否，则执行步骤411。
步骤401至步骤403与前述图3中的步骤301至步骤303类似，具体请参照步骤301-步骤303的描述，此处不再赘述。
404、接收端设置该接收端的接收接口的位宽模式为第一位宽模式。
该接收端通过判断后确定该当前phy时钟为第一phy时钟范围内之后，该接收端可以设置该接收端的接收接口的位宽模式为第一位宽模式，该第一位宽模式为预设的位宽模式，可以是该接收端所支持的位宽模式中的任一种位宽模式。示例性的，第一位宽模式可以为6bit对应的模式。
405、接收端判断该当前phy时钟是否位于第一范围内，若是，则执行步骤406；若否，则执行步骤407。
接收端的接收接口的位宽模式设置为第一位宽模式之后，接收端可以判断该当前phy时钟是否位于第一范围内，其中，该第一范围为接收端的接收接口的位宽模式为第一位宽模式时接收端所支持的phy时钟范围，若该当前phy时钟位于第一范围，则执行步骤406,；若该当前phy时钟不位于第一范围，则执行步骤407。
406、接收端确定该接收端的接收接口的位宽模式与发送端的发送接口的位宽模式匹配。
接收端确定了该当前phy时钟位于该第一范围之后，该接收端可以确定该接收接口的位宽模式与发送端的发送接口的位宽模式匹配，其中，该发送端通过该发送接口与该接收端进行传输数据。示例性的，接收端确定该当前phy时钟位于接收端的接收接口的位宽模式为6bit时该接收端所支持的phy时钟范围，所以接收端可以确定接收端的接收接口当前的位宽模式为与发送端的发送接口的位宽模式相匹配的位宽模式。
407、接收端设置接收端的接收接口的位宽模式为第二位宽模式。
接收端确定该当前phy时钟不位于第一范围之后，该接收端可以将接收端的接收接口的位宽模式设置为第二位宽模式，该第二位宽模式为备选的位宽模式，当该接收端通过判断确定该当前phy时钟不位于第一范围，即确定该发送端的发送接口的位宽模式不为第一位宽模式时，那么此时接收端可以将该接收端的接收接口的位宽模式中除去预设的位宽模式之外的任一种位宽模式。示例性的，第二位宽模式可以为12bit对应的模式。
408、接收端判断该当前phy时钟是否位于第二范围内，若是，则执行步骤409；若否，则执行步骤410。
接收端将接收端的接收接口的位宽模式设置为第二位宽模式之后，接收端可以判断该当前phy时钟是否位于第二范围内，若该当前phy时钟位于第二范围内，则执行步骤409；若该当前phy时钟不位于第二范围内，则执行步骤410。
409、接收端确定该接收端的接收接口的位宽模式与发送端的发送接口的位宽模式匹配。
接收端确定了该当前phy时钟位于第二范围之后，该接收端可以确定接收端的接收接口当前的位宽模式与发送端的发送接口的位宽模式匹配，其中，该发送端通过该发送接口与该接收端的接收接口进行传输该数据。示例性的，接收端确定该当前phy时钟位于接收端的接收接口的位宽模式为12bit时接收端所支持的phy时钟范围时，接收端可以确定该接收端的接收接口当前的位宽模式即12bit对应的模式，为与发送端的发送接口的位宽模式相匹配的位宽模式。
410、接收端执行其他操作。
411、接收端执行其他操作。
步骤410至步骤411与前述图3中的步骤308至步骤309类似，具体此处不再赘述。
本申请实施例中，接收端解析发送端发送的数据，得到目标时钟，然后接收端可以确定该目标时钟为该当前phy时钟，该当前phy时钟为该发送端的发送接口与该接收端的接收接口传输该数据的时钟；然后接收端判断该当前phy时钟是否位于第一phy时钟范围，该第一phy时钟范围为第一范围加上第二范围，该第一范围为当该接收端的接收接口的位宽模式为第一位宽模式时该接收端所支持的phy时钟范围，该第二范围为当该接收端的接收接口的位宽模式为第二位宽模式时该接收端所支持的phy时钟范围，若是，该接收端先从接收端的接收接口所支持的位宽模式中选择一个位宽模式，将选择的位宽模式设置为接收端的接收接口当前的位宽模式，然后通过判断该当前phy时钟是否落在当前设置的接收端的接收接口的位宽模式下接收端所支持的phy时钟范围内来判断当前设置的接收端的接收接口的位宽模式是否与发送端的发送接口的位宽模式相匹配。因此，通过接收端根据当前phy时钟与预设的对应关系来设置接收端的接收接口的位宽模式，接收端能够自动识别发送端的发送接口的位宽模式并设置与发送端的发送接口的位宽模式相匹配的位宽模式，不再需要通过I2C通讯来实现对接收端的接收接口的位宽模式的设置，所以不需要额外的芯片管脚来实现对接收端的接收接口的位宽模式的设置，从而降低了接收端的芯片的成本。
在一种可选的情况中，接收端所支持的两种位宽模式对应的phy时钟范围之间存在重叠，即第一范围与第二范围存在重叠。接收端可以根据该当前phy时钟所在的phy时钟范围对应设置该接收端的接收接口的位宽模式，然后接收端再判断在对应的位宽模式下解析得到的数据的宽高信息是否与预设值一致，其中，宽高信息为在当前设置的位宽模式下该接收端解析该发送端的发送接口传输至该接收端的接收接口的数据得到的宽高信息，该宽高信息包括一个宽度值和一个高度值，该预设值为该发送端的发送接口传输至该接收端的接收接口的一帧图像数据的宽度值和高度值。图5为本申请实施例提供的另一种数据处理方法。
请参阅图5，接收端通过判断该当前phy时钟所落在的范围来设置该接收端的接收接口的位宽模式，然后接收端再判断在设置的位宽模式下解析得到的宽高信息与预设值是否一致，该数据处理方法包括：
501、接收端解析发送端发送的数据，得到目标时钟。
502、接收端确定该目标时钟为当前phy时钟。
步骤501至步骤502与前述图3中的步骤301至步骤302类似，具体请参考步骤301至步骤302部分的描述，此处不再赘述。
503、接收端判断该当前phy时钟是否位于第二phy时钟范围内，若是，则执行步骤504；若否，则执行步骤515。
接收端确定了该发送端与接收端进行数据传输时的时钟为当前phy时钟之后，该接收端可以判断该当前phy时钟是否位于该第二phy时钟范围内，其中，该第二phy时钟范围为接收端的接收接口支持的位宽模式对应的时钟范围的并集，例如第一范围和第二范围存在重叠，则该第二phy时钟范围第一范围与第二范围的并集，若接收端确定该当前phy时钟位于第二phy时钟范围内，则执行步骤504；若接收端确定该当前phy时钟不位于第二phy时钟范围内，则执行步骤515。
不同位宽模式下，接收端工作的phy时钟与接收端的芯片的像素时钟的存在不同的比例关系，因此上述比例关系可以获得不同位宽模式下接收端支持的phy时钟范围。
示例性的，接收端的接收接口所支持的第一位宽模式为8bit对应的模式，第二位宽模式为10bit对应的模式，那么在接收端的接收接口的位宽模式为8bit对应的模式时，像素时钟＝phy时钟*4/3；在接收端的位宽模式为10bit对应的模式时，像素时钟＝phy时钟，已知，接收端芯片的像素时钟的范围为[220MHz，320MHz]，那么基于上述比例关系可知第一位宽模式下接收端支持的phy时钟范围即第一范围为[165MHz，240MHz]，第二位宽模式下接收端支持的phy时钟范围即第二范围为[220MHz，320MHz]，第一范围和第二范围存在重叠，此时，第二phy时钟范围为该第一范围和第二范围的并集即[165MHz，320MHz]。应当理解，上述范围的取值仅作为示例性说明，并不是对本方案的限制。可选的，第一位宽模式可以是8bit对应的模式，也可以是10bit对应的模式，这里仅以第一位宽模式为8bit对应的模式为例进行说明。在确定第二phy时钟范围为[165MHz，320MHz]后，接收端可以判断该当前phy时钟是否落在[165MHz，320MHz]，若是，则执行步骤504；若否，则执行步骤515。
需要说明的是，在一种可选的情况中，该接收端在预设时长内始终查询判断当前phy时钟是否位于第二phy时钟范围内，示例性的，该预设时长可以是10s，也可以是5s，具体此处不做限定。接收端在预设时长内判断该当前phy时钟是否位于第二phy时钟范围，当在预设时长内确定该当前phy时钟位于第二phy时钟范围，那么接收端可以确定该当前phy时钟落在该接收端所支持的phy时钟范围内；当在预设时长结束时，该接收端依然没有得到当前phy时钟位于第二phy时钟范围内的结论，那么接收端可以确定该当前phy时钟不为该发送端的发送接口与该接收端的接收接口传输数据时的时钟，该接收端可以重新获取该发送端发送的数据。
504、接收端判断该当前phy时钟是否位于第一范围内，若是，则执行步骤505；若否，则执行步骤509。
示例性的，接收端确定该当前phy时钟位于第二phy时钟范围内之后，进一步的，该接收端可以判断该当前phy时钟是否位于第一范围内，其中，该第一范围为该接收端的接收接口的位宽模式为第一位宽模式时该接收端所支持的phy时钟范围，若接收端确定该当前phy时钟位于第一范围内，则执行步骤505；若接收端确定该当前phy时钟不位于第一范围内，则执行步骤509。示例性的，接收端可以判断该当前phy时钟是否位于接收端的接收接口的位宽模式为8bit对应的模式时的第一范围即[165MHz，240MHz]，若是，则执行步骤505；若否，则执行步骤509。
505、接收端设置该接收端的接收接口的位宽模式为第一位宽模式。
若接收端确定了该当前phy时钟位于第一范围内，接收端可以将接收端的接收接口的位宽模式设置为第一位宽模式，该第一位宽模式为预设的位宽模式，可以是该接收端所支持的位宽模式中的任一种位宽模式。示例性的，如果接收端确定当前phy时钟位于[165MHz，240MHz]，那么接收端将该接收接口的位宽模式设置为8bit对应的模式。
506、接收端判断该第一宽高信息与预设值是否一致，若是，则执行步骤507；若否，则执行步骤508。
接收端确定了该当前phy时钟位于第一范围内之后，将该接收接口的位宽模式设置为第一位宽模式，那么接收端可以判断第一宽高信息与预设值是否一致，若一致，则执行步骤507；若不一致，则执行步骤508；其中，该第一宽高信息为该接收端的接收接口在第一位宽模式下解析该发送端的该发送接口传输至接收端的该接收接口的数据得到的宽高信息，该宽高信息包括一个宽度值和一个高度值，预设值为该发送端的发送接口传输至接收端的接口接口的一帧图像的数据所具有的宽度和高度，示例性的，宽方向的分辨率为4K高方向的分辨率为2K的图像数据的宽度为3840，高度为2160，当设置接收端的接收接口的位宽模式为8bit时解析从发送端接收到的数据，得到第一宽高信息，若该第一宽高信息为3840和2160，则接收端可以确定该第一宽高信息与预设值一致，则执行步骤507；若该第一宽高值不为3840和2160，那么接收端可以确定该第一宽高信息与预设值不一致，则执行步骤508。
507、接收端确定该接收端的接收接口位宽模式与发送端的发送接口的位宽模式匹配。
当接收端确定了第一宽高信息与预设值一致，那么接收端可以确定该接收端的接收接口的位宽模式与发送端的发送接口的位宽模式匹配。示例性的，接收端确定该第一宽高信息为3840和2160，与预设值一致，那么此时该接收端可以确定接收端的接收接口当前的位宽模式即8bit对应的模式与发送端的发送接口的位宽模式匹配。
508、接收端执行其他操作。
接收端确定第一宽高信息与预设值不一致，那么接收端可以执行其他操作。此时，该当前phy时钟可能位于第二范围，该第二范围为该接收端的接收接口的位宽模式为第二位宽模式下该接收端所支持的phy时钟范围，在一种可选的情况中，接收端可以将该接收端的接收接口的位宽模式设置为第二位宽模式，然后接收端判断当前phy时钟是否位于第二范围，若是，接收端进一步判断第二宽高信息与预设值是否一致，该第二宽高信息为该接收端的接收接口的位宽模式为第二位宽模式下该接收端解析该发送端的发送接口传送至接收端的接收接口的数据得到的宽高信息，若一致，那么接收端可以确定该接收端的接收接口的位宽模式与发送端的发送接口的位宽模式匹配，若不一致，接收端可以重新判断或者执行其他操作。
509、接收端设置该接收端的接收接口的位宽模式为第二位宽模式。
示例性的，接收端确定该当前phy时钟不位于第一范围内，那么接收端可以将该接收接口的位宽模式设置为第二位宽模式，该第二位宽模式为备选的位宽模式，应当理解，备选位宽模式为接收端所支持的所有位宽模式中除预设位宽模式之外的其他任一种位宽模式，当该接收端通过判断确定该当前phy时钟不位于第一范围，即确定该发送端的发送接口的位宽模式不为第一位宽模式时，那么此时接收端可以将该接收端的接收接口的位宽模式为备选的位宽模式中的任一种位宽模式。示例性的，若该第二位宽模式为10bit对应的模式，那么接收端将其接收接口的位宽设置为10bit。
510、接收端判断该当前phy时钟是否位于第二范围内，若是，则执行步骤511；若否，则执行步骤514。
接收端将其接收接口的位宽模式设置为第二位宽模式之后，接收端可以判断该当前phy时钟是否位于该第二范围内，若该当前phy时钟位于第二范围，则执行步骤511；若该当前phy时钟不位于第二范围，则执行步骤514。比如，第二位宽模式为10bit对应的模式，位宽模式为10bit对应的模式时接收端所支持的phy时钟范围为第二范围，即[220MHz，320MHz]，那么接收端可以判断该当前phy时钟是否落在[220MHz，320MHz]，若是，则执行步骤511，若否，则执行步骤514。
511、接收端判断该第二宽高信息与预设值是否一致，若是，则执行步骤512；若否，则执行步骤513。
接收端确定该当前phy时钟位于该第二范围内之后，该接收端可以判断该第二宽高信息与预设值是否一致，该第二宽高信息为当接收端的接收接口的位宽模式为该第二位宽模式下该接收端解析发送端的该发送接口传输至接收端的该接收接口的数据得到的宽高信息，该宽高信息包括一个宽度值和一个高度值，该预设值为该发送端传输至该接收端的数据所具有的的宽度和高度，若第二宽高信息与预设值一致，则执行步骤512，若第二宽高信息与预设值不一致，则执行步骤513。示例性的，宽方向的分辨率为4K高方向的分辨率为2K的图像数据宽度为3840，高度为2160，那么在位宽模式为10bit对应的模式时，那么此时接收端下解析该数据，得到第二宽高信息，若该第二宽高信息为3840和2160，则接收端可以确定该第二宽高信息与预设值一致，则执行步骤512；若该第二宽高信息不为3840和2160，那么接收端可以确定该第二宽高信息与预设值不一致，则执行步骤514。
512、接收端确定该接收端的接收接口的位宽模式与发送端的发送接口的位宽模式匹配。
当接收端确定第二宽高信息与预设值一致，所以接收端可以确定该接收端的接收接口的位宽模式与发送端的发送接口的位宽模式匹配。
513、接收端执行其他操作。
若接收端确定该第二宽高信息与预设值不一致，那么接收端会执行其他操作，在一种可选的情况中，接收端可以重新解析发送端的该发送接口传输至接收端的该接收接口的数据，得到宽高信息，再重新判断该宽高信息与预设值是否一致；可选的，接收端可以重新判断该当前phy时钟是否位于第二范围内，具体此处不做限定。
514、接收端执行其他操作。
若接收端确定该当前phy时钟不位于第二范围内，接收端会执行其他操作，在一种可选的情况中，该接收端可以重新再判断该当前phy时钟是否位于第二范围内，可选的，接收端所支持的位宽模式还可以包括第三模式、第四模式等，对应的，接收端工作在第三模式下所支持的时钟范围为第三范围，接收端工作在第四模式下所支持的时钟范围为第四范围，该接收端可以将接收端的接收接口的位宽模式设置为第三模式或者第四模式，并后续判断当前phy时钟是否落在第三范围或第四范围内；可选的，如果当前phy时钟没有位于第二范围内，则接收端可以执行重启操作，并重新匹配位宽模式，本申请实施例对此不做限定。
515、接收端执行其他操作。
当接收端确定该当前phy时钟不位于该第二phy时钟范围之后，接收端会执行其他操作，在一种可选的情况中，接收端可以重新判断该当前phy时钟是否位于该第二phy时钟范围内；或者接收端可以确定该当前phy时钟不为该发送端的该发送接口与该接收端的该接收接口传输数据时的时钟，该接收端可以重新获取该发送端发送的数据；接收端还可以执行其他操作，具体此处不做限定。
本申请实施例中，由于当前phy时钟有可能落在第一范围与第二范围重叠的部分，因此仅判断当前phy时钟落入的范围无法准确确定接收端的接收接口的位宽模式，在本申请实施例提供的数据处理方法中，接收端先根据当前phy时钟落入的始终范围设置一个预设位宽模式，并通过进一步判断在当前设置的位宽模式下数据的宽高信息是否等于预设值来确定接收端的接收接口的位宽模式与发送端的发送接口的位宽模式是否匹配。通过判断接收端支持的当前phy时钟落入的范围以及对应位宽模式的数据的宽高信息，提升接收端的接收接口位宽模式判断的准确性。另外，在本申请实施例提供的数据处理方法中，通过接收端判断接收端支持的当前phy时钟落入的范围以及对应位宽模式的数据的宽高信息来自适应设置接收端的接收接口的位宽模式，从而与发送端的发送接口的位宽模式相匹配，不再需要通过I2C通讯来实现对接收端的接收接口的位宽模式的设置，不需要额外的芯片管脚来对实现对接收端的接收接口的位宽模式的设置，从而降低了芯片的成本。
在对本申请实施例的数据处理的方法进行描述之后，下面对本申请实施例的一种数据处理的装置进行描述。
图6为本申请实施例提供的一种数据处理装置，具体对应于上述提供的数据处理的方法的各个步骤。上述数据处理的方法功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。硬件或软件包括一个或多个与上述功能相对应的单元，单元可以是软件和/或硬件。该装置可以包括：
第一确定单元601，用于根据该发送端的发送的数据来确定该当前phy时钟，该当前phy时钟在该发送端向该数据处理的装置传输该数据时的时钟；具体请参照图3中的步骤301以及步骤302，图4中的步骤401以及步骤402以及图5中的步骤501以及步骤502的描述；
设置单元602，用于根据该当前phy时钟以及预设的对应关系，设置数据处理的装置的接收接口的位宽模式，使得该接收接口的位宽模式与该发送端的发送接口的位宽模式匹配，其中，该发送端通过该发送接口向该数据处理的装置的接收接口传输该数据，该数据处理的装置的接收接口所支持的位宽模式至少包括两种位宽模式，该预设的对应关系为该至少两种位宽模式与phy时钟范围的一一对应关系；具体请参照图3中的步骤304、305、306、307以及步骤308，图4中的步骤404、405、406、407、408、409以及步骤410，图5中的步骤504、505、506、507、508、509、510、511、512、513以及步骤514的描述；
第二确定单元603，用于确定该当前phy时钟落在该数据处理的装置的接收接口所支持的所有位宽模式对应的phy时钟范围内，具体请参照图3中的步骤303以及步骤309，图4中的步骤403以及步骤411，图5中的步骤503和步骤515的描述；
第三确定单元604，用于根据该接收端在至少两种位宽模式下phy时钟与像素时钟PixelClk的关系确定该预设的对应关系。
本申请所提供的装置实施例仅仅是示意性的，图6中的单元划分仅仅是一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个模块可以结合或者可以集成到另一个系统。各个模块相互之间的耦合可以是通过一些接口实现，这些接口通常是电性通信接口，但是也不排除可能是机械接口或其它的形式接口。因此，作为分离部件说明的模块可以是或者也可以不是物理上分开的，既可以位于一个地方，也可以分布到同一个或不同设备的不同位置上。
上面从模块化化功能实体的角度对本申请实施例中的数据处理装置进行了介绍，下面从硬件处理的角度对本申请实施例中的数据处理装置进行介绍。
图7示出了上述实施例中所涉及的数据处理的装置的一种可能的结构示意图，请参阅图7所示，该数据处理的装置700包括：处理器701、存储器702、收发器703、总线704。其中，处理器701、收发器703以及存储器702通过连接器彼此耦合，所述连接器可包括各类接口、传输线或总线等，本实施例对此不做限定。应当理解，在本申请的各个实施例中，耦合是指通过特定方式的相互联系，包括直接相连或通过其他设备间接相连。在一种可选的情况中，处理器701、收发器703以及存储器702通过总线704相互连接；总线704可以是外设部件互连标准(peripheral component interconnect，PCI)总线或扩展工业标准结构(extended industry standard architecture，EISA)总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图7中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。该接收端700可以实现图2、图3、图4或图5所示的实施例中的接收端的功能。
处理器701，用于根据发送端发送的数据确定当前phy时钟，该当前phy时钟为该发送端向该数据处理的装置传输该数据时的时钟，根据该当前phy时钟以及预设的对应关系，设置该接收接口的位宽模式，使得该接收接口的位宽模式与该发送端的发送接口的位宽模式相匹配，其中，该发送端通过该发送接口向该数据处理的装置的接收接口传输该数据，该接收接口所支持的位宽模式至少包括两种位宽模式，该预设的对应关系为该至少两种位宽模式与phy时钟范围的一一对应关系。处理器还可用于驱动收发器703发送或接受数据。示例性的，处理器701可以用于图3、图4以及图5中的每个过程，和/或本文所描述的技术中的数据处理的装置700的其他过程。实现本申请实施例的部分或全部运算。可选的，处理器701可以包括如下至少一种类型：通用中央处理器(Central Processing Unit，CPU)、数字信号处理器(Digital Signal Processor，DSP)、微处理器、微控制器(Microcontroller Unit，MCU)、或微处理器。例如，处理器701可以是一个单核(single-CPU)处理器或多核(multi-CPU)处理器。该处理器701可以是多个处理器构成的处理器组，多个处理器之间通过一个或多个总线彼此耦合。可选的，处理器701内包括的多个处理器或单元可以是集成在一个芯片中或位于多个不同的芯片上。
收发器703，用于接收该发送端发送的数据，该数据可以为包含与时钟信号相关的信息的数据，该时钟信号为该数据处理的装置与该发送端进行数据传输时的时钟。
存储器702，可用于存储计算机程序指令，包括计算机操作系统(OperationSystem，OS)、各种用户应用程序、以及用于执行本申请方案的程序代码在内的各类计算机程序代码。处理器701可以执行存储在存储器702中的计算机程序代码，被执行的各类计算机程序代码也可被视为是处理器701的驱动程序。例如，处理器701可用于执行存储器702中存储的计算机程序代码，从而实现本申请后续实施例中的方法。例如可用于实现上述图2、图3、图4或图5所示的实施例中相应的部分或全部步骤，这里不再一一赘述。可选的，存储器302可以是非掉电易失性存储器，例如是嵌入式多媒体卡(Embedded Multi Media Card，EMMC)、通用闪存存储(Universal Flash Storage，UFS)或只读存储器(Read-Only Memory，ROM)，或者是可存储静态信息和指令的其他类型的静态存储设备，还可以是掉电易失性存储器(volatile memory)，例如随机存取存储器(Random Access Memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、只读光盘(CompactDisc Read-Only Memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的程序代码并能够由计算机存取的任何其他计算机可读存储介质，但不限于此。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在另一种可能的设计中，当该接收端为终端内的芯片时，芯片包括：处理单元和通信单元，所述处理单元例如可以是处理器。该处理单元可执行存储单元存储的计算机执行指令，以使该终端内的芯片执行上述第一方面的数据处理方法。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。
本申请实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机或处理器上运行时，使得计算机或处理器执行上述任一个数据处理方法或数据补偿方法中的一个或多个步骤。上述装置的各组成模块如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在所述计算机可读取存储介质中。
基于这样的理解，本申请实施例还提供一种包含指令的计算机程序产品，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备、移动终端或其中的处理器执行本申请各个实施例所述方法的全部或部分步骤。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存储的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (21)

1.一种数据处理方法，其特征在于，所述方法包括：
接收端根据发送端发送的数据确定当前物理层phy时钟，所述当前phy时钟为所述发送端向所述接收端传输所述数据时的时钟；
所述接收端根据所述当前phy时钟以及预设的对应关系，设置所述接收端的接收接口的位宽模式，使得所述接收接口的位宽模式与所述发送端的发送接口的位宽模式匹配，其中，所述发送端通过所述发送接口向所述接收端的接收接口传输所述数据，所述接收端的接收接口所支持的位宽模式至少包括两种位宽模式，所述预设的对应关系为所述至少两种位宽模式与phy时钟范围的一一对应关系。
2.根据权利要求1所述的方法，其特征在于，所述接收端的接收接口所支持的所述至少两种位宽模式中的各个位宽模式对应的phy时钟范围之间不存在重叠；所述接收端根据所述当前phy时钟以及预设的对应关系设置所述接收端的接收接口的位宽模式包括：
所述接收端确定与所述当前phy时钟位于的phy时钟范围对应的位宽模式为当前位宽模式，将所述接收接口的位宽模式设置为所述当前位宽模式。
3.根据权利要求1所述的方法，其特征在于，所述接收端的接收接口所支持的所述至少两种位宽模式中的各个位宽模式对应的phy时钟范围之间不存在重叠；所述接收端根据所述当前phy时钟以及预设的对应关系设置所述接收端的接收接口的位宽模式，使得所述接收接口的位宽模式与所述发送端的发送接口的位宽模式匹配包括：
所述接收端设置所述接收接口的位宽模式为预设位宽模式，所述预设位宽模式为所述至少两种位宽模式中的任一种位宽模式；
当所述接收端确定所述当前phy时钟位于与所述预设位宽模式对应的phy时钟范围时，所述接收端确定所述预设位宽模式与所述发送端的发送接口的位宽模式匹配。
4.根据权利要求1所述的方法，其特征在于，所述接收端根据所述当前phy时钟以及预设的对应关系，设置所述接收端的接收接口的位宽模式之前，所述方法还包括：
所述接收端确定所述当前phy时钟位于第一phy时钟范围内，所述第一phy时钟范围为所述至少两种位宽模式对应的phy时钟范围之和。
5.根据权利要求1所述的方法，其特征在于，所述接收端的接收接口所支持的所述至少两种位宽模式中的各个位宽模式对应的phy时钟范围之间存在重叠；所述接收端根据所述当前phy时钟以及预设的对应关系设置所述接收端的接收接口的位宽模式，使得所述接收接口的位宽模式与所述发送端的发送接口的位宽模式匹配包括：
所述接收端确定与所述当前phy时钟位于的phy时钟范围对应的位宽模式中的其中一个位宽模式为当前位宽模式，并将所述接收接口的位宽模式设置为所述当前位宽模式；
当所述接收端确定第一宽高信息与预设值一致时，所述接收端确定所述当前位宽模式与所述发送端的发送接口的位宽模式匹配，所述第一宽高信息为所述接收端将所述发送端传输的数据在所述当前位宽模式下解析得到的宽高信息。
6.根据权利要求5所述的方法，其特征在于，若所述第一宽高信息与所述预设值不一致，所述方法还包括：
所述接收端将所述接收接口的位宽模式设置为备选位宽模式，所述备选位宽模式为所述当前phy时钟位于的phy时钟范围对应的位宽模式中除所述当前位宽模式之外的任一个位宽模式；
当所述接收端确定第二宽高信息与所述预设值一致时，所述接收端确定所述备选位宽模式与所述发送端的发送接口的位宽模式匹配，所述第二宽高信息为所述接收端将所述发送端传输的数据在所述备选位宽模式下解析得到的宽高信息。
7.根据权利要求6所述的方法，其特征在于，所述接收端确定与所述当前phy时钟位于的phy时钟范围对应的位宽模式中的其中一个位宽模式为当前位宽模式，并将所述接收接口的位宽模式设置为所述当前位宽模式之前，所述方法还包括：
所述接收端确定所述当前phy时钟位于第二phy时钟范围内，所述第二phy时钟范围为所述至少两种位宽模式对应的phy时钟范围的并集。
8.根据权利要求1至7中的任一项所述的方法，其特征在于，所述发送端发送的所述数据包含与时钟信号相关的信息，所述接收端根据所述发送端发送的数据确定当前phy时钟包括：
所述接收端解析所述发送端发送的包含所述与时钟信号相关的信息的所述数据，得到目标时钟；
所述接收端确定所述目标时钟为所述当前phy时钟。
9.根据权利要求1至7中的任一项所述的方法，其特征在于，所述接收端根据所述当前phy时钟以及预设的对应关系设置所述接收端的接收接口的位宽模式，使得所述接收接口的位宽模式与所述发送端的发送接口的位宽模式匹配之前，所述方法还包括：
所述接收端根据所述接收端在所述至少两种位宽模式下phy时钟与像素时钟PixelClk的关系确定所述预设的对应关系。
10.一种数据处理的装置，其特征在于，所述数据处理的装置包括：
第一确定单元，用于根据发送端发送的数据确定当前物理层phy时钟，所述当前phy时钟为所述发送端向所述数据处理的装置传输所述数据时的时钟；
设置单元，用于根据所述当前phy时钟以及预设的对应关系，设置所述数据处理的装置的接收接口的位宽模式，使得所述接收接口的位宽模式与所述发送端的发送接口的位宽模式匹配，其中，所述发送端通过所述发送接口向所述数据处理的装置的接收接口传输所述数据，所述数据处理的装置的接收接口所支持的位宽模式至少包括两种位宽模式，所述预设的对应关系为所述至少两种位宽模式与phy时钟范围的一一对应关系。
11.根据权利要求10所述的数据处理的装置，其特征在于，所述数据处理的装置的接收接口所支持的所述至少两种位宽模式中的各个位宽模式对应的phy时钟范围之间不存在重叠；所述设置单元具体用于：
确定与所述当前phy时钟位于的phy时钟范围对应的位宽模式为当前位宽模式，将所述接收接口的位宽模式设置为所述当前位宽模式。
12.根据权利要求10所述的数据处理的装置，其特征在于，所述数据处理的装置的接收接口所支持的所述至少两种位宽模式中的各个位宽模式对应的phy时钟范围之间不存在重叠；所述设置单元具体用于：
设置所述接收接口的位宽模式为预设位宽模式，所述预设位宽模式为所述至少两种位宽模式中的任一种位宽模式；
当所述数据处理的装置确定所述当前phy时钟位于与所述预设位宽模式对应的phy时钟范围时，确定所述预设位宽模式与所述发送端的发送接口的位宽模式匹配。
13.根据权利要求12所述的数据处理的装置，其特征在于，所述数据处理的装置还包括：
第二确定单元，用于确定所述当前phy时钟位于第一phy时钟范围内，所述第一phy时钟范围为所述至少两种位宽模式对应的phy时钟范围之和。
14.根据权利要求10所述的数据处理的装置，其特征在于，所述数据处理的装置的接收接口所支持的所述至少两种位宽模式中的各个位宽模式对应的phy时钟范围之间存在重叠；所述设置单元具体用于：
确定与所述当前phy时钟位于的phy时钟范围对应的位宽模式中的其中一个位宽模式为当前位宽模式，并将所述接收接口的位宽模式设置为所述当前位宽模式；
当所述数据处理的装置确定第一宽高信息与预设值一致时，确定所述当前位宽模式与所述发送端的发送接口的位宽模式匹配，所述第一宽高信息为所述数据处理的装置将所述发送端传输的数据在所述当前位宽模式下解析得到的宽高信息。
15.根据权利要求14所述的数据处理的装置，其特征在于，若所述第一宽高信息与所述预设值不一致，所述设置单元还用于：
将所述接收接口的位宽模式设置为备选位宽模式，所述备选位宽模式为所述当前phy时钟位于的phy时钟范围对应的位宽模式中除所述当前位宽模式之外的任一个位宽模式；
当所述数据处理的装置确定第二宽高信息与所述预设值一致时，确定所述备选位宽模式与所述发送端的发送接口的位宽模式匹配，所述第二宽高信息为所述数据处理的装置将所述发送端传输的数据在所述备选位宽模式下解析得到的宽高信息。
16.根据权利要求13所述的数据处理的装置，其特征在于，所述第二确定单元还用于：
确定所述当前phy时钟位于第二phy时钟范围内，所述第二phy时钟范围为所述至少两种位宽模式对应的phy时钟范围的并集。
17.根据权利要求10至16中的任一项所述的数据处理的装置，其特征在于，所述发送端发送的所述数据包含与时钟信号相关的信息，所述第一确定单元具体用于：
解析所述发送端发送的包含所述与时钟信号相关的信息的所述数据，得到目标时钟；
确定所述目标时钟为所述当前phy时钟。
18.根据权利要求10至16中的任一项所述的数据处理的装置，其特征在于，所述数据处理的装置还包括：
第三确定单元，用于根据所述数据处理的装置在所述至少两种位宽模式下phy时钟与像素时钟PixelClk的关系确定所述预设的对应关系。
19.一种数据处理的装置，其特征在于，所述数据处理的装置包括：处理器和接收接口；
所述处理器，用于根据发送端发送的数据确定当前物理层phy时钟，所述当前phy时钟为所述发送端向所述数据处理的装置传输所述数据时的时钟；
所述处理器还用于，根据所述当前phy时钟以及预设的对应关系，设置所述接收接口的位宽模式，使得所述接收接口的位宽模式与所述发送端的发送接口的位宽模式匹配，其中，所述发送端通过所述发送接口向所述数据处理的装置的所述接收接口传输所述数据，所述接收接口所支持的位宽模式至少包括两种位宽模式，所述预设的对应关系为所述至少两种位宽模式与phy时钟范围的一一对应关系。
20.一种包含指令的计算机程序产品，其特征在于，当所述计算机程序产品在计算机或处理器上运行时，使得所述计算机或处理器执行如权利要求1至9中任一项所述的方法。
21.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有指令，当所述指令在计算机或处理器上运行时，使得所述计算机或处理器执行如权利要求1至9中任一项所述的方法。
CN201810301957.8A 2018-04-04 2018-04-04 数据处理方法以及数据处理的装置 Active CN110347629B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810301957.8A CN110347629B (zh) 2018-04-04 2018-04-04 数据处理方法以及数据处理的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810301957.8A CN110347629B (zh) 2018-04-04 2018-04-04 数据处理方法以及数据处理的装置

Publications (2)

Publication Number Publication Date
CN110347629A CN110347629A (zh) 2019-10-18
CN110347629B true CN110347629B (zh) 2023-08-22

Family

ID=68172914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810301957.8A Active CN110347629B (zh) 2018-04-04 2018-04-04 数据处理方法以及数据处理的装置

Country Status (1)

Country Link
CN (1) CN110347629B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111611186B (zh) * 2020-05-26 2021-11-02 大唐微电子技术有限公司 一种嵌入式芯片中传输控制方法和装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003102034A (ja) * 2001-09-21 2003-04-04 Mega Chips Corp インターフェース装置
CN101166151A (zh) * 2007-09-20 2008-04-23 北大方正集团有限公司 跨时钟域不同位宽数据传递的方法及装置
US8203573B1 (en) * 2007-12-17 2012-06-19 Nvidia Corporation Systems and methods for assembling image data for transmission across a digital video interface
CN103763063A (zh) * 2014-01-21 2014-04-30 中国电子科技集团公司第五十八研究所 不改变数据传输波特率而减少数据位宽的变速箱电路及工作方法
CN103986610A (zh) * 2014-06-04 2014-08-13 珠海格力电器股份有限公司 通讯接口匹配方法、装置及控制器
CN105379345A (zh) * 2014-03-24 2016-03-02 华为技术有限公司 物理层数据的传输方法及数据传输设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003102034A (ja) * 2001-09-21 2003-04-04 Mega Chips Corp インターフェース装置
CN101166151A (zh) * 2007-09-20 2008-04-23 北大方正集团有限公司 跨时钟域不同位宽数据传递的方法及装置
US8203573B1 (en) * 2007-12-17 2012-06-19 Nvidia Corporation Systems and methods for assembling image data for transmission across a digital video interface
CN103763063A (zh) * 2014-01-21 2014-04-30 中国电子科技集团公司第五十八研究所 不改变数据传输波特率而减少数据位宽的变速箱电路及工作方法
CN105379345A (zh) * 2014-03-24 2016-03-02 华为技术有限公司 物理层数据的传输方法及数据传输设备
CN103986610A (zh) * 2014-06-04 2014-08-13 珠海格力电器股份有限公司 通讯接口匹配方法、装置及控制器

Also Published As

Publication number Publication date
CN110347629A (zh) 2019-10-18

Similar Documents

Publication Publication Date Title
US11010327B2 (en) I3C point to point
US9160585B2 (en) Data interface synchronization
US10339093B2 (en) USB interface using repeaters with guest protocol support
EP3170090B1 (en) Systems and methods for chip to chip communication
US7249209B2 (en) System and method for dynamically allocating inter integrated circuits addresses to multiple slaves
US20150220472A1 (en) Increasing throughput on multi-wire and multi-lane interfaces
US20130297835A1 (en) Method for identifying universal serial bus host, and electronic device thereof
US20170208219A1 (en) Display controller for generating video sync signal using external clock, an application processor including the controller, and an electronic system including the controller
US11023409B2 (en) MIPI D-PHY receiver auto rate detection and high-speed settle time control
CN111143256B (zh) 一种读取现场可更换单元信息的方法和装置
EP3779708B1 (en) Method for fast balancing, chips, and communication system
US20050185599A1 (en) Generating topology information identifying devices in a network topology
KR20160125411A (ko) 에러 검출 최적화를 용이하게 하는 공유된 버스를 통한 비트 할당
US10101764B2 (en) Automatic clock configuration system
US20190171609A1 (en) Non-destructive outside device alerts for multi-lane i3c
CN109451098A (zh) Fpga加速卡mac地址配置方法、装置及加速卡
CN114826542B (zh) 基于异步串行通信的数据传输方法、装置、设备及介质
CN110347629B (zh) 数据处理方法以及数据处理的装置
CN101907683B (zh) 数字基带芯片中i2c模块的自动测试方法
KR102530073B1 (ko) Rf 집적회로와 디지털 통신하는 베이스밴드 집적회로 및 이를 포함하는 장치
US10289601B1 (en) Host controller, secure element and serial peripheral interface communications system
CN116886749A (zh) 连接方法、连接装置及电子设备
US11880289B2 (en) Auto-detection of interconnect hangs in integrated circuits
CN112003928B (zh) 多功能屏幕同步控制方法、装置及设备
EP4027603A1 (en) Self-negotiation method and device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant