CN110346628A - 晶体管装置和制造晶体管装置的方法 - Google Patents

晶体管装置和制造晶体管装置的方法 Download PDF

Info

Publication number
CN110346628A
CN110346628A CN201910278472.6A CN201910278472A CN110346628A CN 110346628 A CN110346628 A CN 110346628A CN 201910278472 A CN201910278472 A CN 201910278472A CN 110346628 A CN110346628 A CN 110346628A
Authority
CN
China
Prior art keywords
magnetic field
field sensor
transistor
chip
load electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910278472.6A
Other languages
English (en)
Other versions
CN110346628B (zh
Inventor
S·莱森海默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110346628A publication Critical patent/CN110346628A/zh
Application granted granted Critical
Publication of CN110346628B publication Critical patent/CN110346628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0017—Means for compensating offset magnetic fields or the magnetic flux to be measured; Means for generating calibration magnetic fields
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/202—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices using Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0023—Electronic aspects, e.g. circuits for stimulation, evaluation, control; Treating the measured signals; calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/072—Constructional adaptation of the sensor to specific applications
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/072—Constructional adaptation of the sensor to specific applications
    • G01R33/075—Hall devices configured for spinning current measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/077—Vertical Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0094—Sensor arrays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/091—Constructional adaptation of the sensor to specific applications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)

Abstract

本发明涉及一种晶体管装置。在一些实施例中，磁场传感器芯片(11)安装在晶体管芯片(12)的负载电极上。在其他实施例中，两个磁场传感器布置在晶体管芯片的负载电极上，使得当电流流过晶体管芯片时，两个磁场传感器测量不同的有效磁场。

Description

晶体管装置和制造晶体管装置的方法
技术领域
本申请涉及一种晶体管装置以及一种用于制造晶体管装置的方法。
背景技术
晶体管在许多应用中用作开关以选择性地进行电连接。特别地，在一些应用中，晶体管用作用于切换高电流和/或电压的电源开关，例如，用于将负载切换地与电源电压连接。
在许多应用中，例如为了监视和/或诊断目的，期望测量流过这种晶体管的电流。该电流在下面也称为负载电流。
通常，在使用晶体管时调节负载电流是重要的，为此可以使用对负载电流进行的测量。
例如，对负载电流的测量对于检测过电流也很重要，也就是检测超过预定阈值的电流，晶体管装置和/或连接到晶体管装置的器件被指定该预定阈值。在这种过电流的情况下，可以使用这样的措施，例如断开晶体管(即，断开电连接)。
通常在这种晶体管装置中使用各种电流测量方法。例如，在某些情况下，分流电阻用于电流测量，也就是说，测量由电流流过的电阻器两端的电压降。在一些措施中，与晶体管连接的接合线用作分流电阻器。虽然这相对便宜，但也比较不准确。可替换地，也可以使用外部的分流电阻器，其实现了更高的精度，但是实现起来相对昂贵，并且由于分流电阻器中的损耗，在某些情况下，特别是在高电流下，需要进行冷却。
在其他晶体管装置中提供了传感器晶体管，其在电流镜配置中与负载晶体管耦合，该负载晶体管切换上述负载电流。然而，所得到的电流测量可能尤其在低电压时是不准确的。
在另一种方法中，晶体管的端子之间的电压用作间接电流测量，例如场效应晶体管的源极和漏极端子之间的测量。
另一种可能性是借助于磁阻元件的电流测量，如US 2017/0343608 A1中所述。在该方法中，磁阻元件尤其可以设置在金属夹上，该金属夹提供与晶体管的电连接。
发明内容
在此提供一种根据权利要求1或12的晶体管装置和根据权利要求19或20的方法。从属权利要求限定了进一步的设计方案。
根据一个实施例，提供了一种晶体管装置，包括：
晶体管芯片，具有第一负载电极和第二负载电极，以及
磁场传感器芯片，具有至少一个磁场传感器，其中，该磁场传感器芯片安装在第二负载电极上。
通过在晶体管芯片的第二负载电极上提供磁场传感器芯片，在一些实施例中，可以实现磁场传感器靠近晶体管布置，这可以产生相应大的测量信号。
磁场传感器芯片例如可以包括用于至少一个磁场传感器的驱动器电路和/或处理电路。
磁场传感器芯片可以附加地或替代地包括用于晶体管芯片的晶体管的驱动器电路，诊断电路和/或保护电路。
将这些其他功能集成到磁场传感器芯片中可以在一些实施例中实现成本有效的实现。
驱动器电路可以被配置为，产生用于晶体管芯片的晶体管的脉宽调制的控制信号，其中，该磁场传感器芯片包括逻辑电路，该逻辑电路被配置为，基于在通过脉宽调制控制信号VGate接通晶体管时由至少一个磁场传感器测量的第一磁场和在通过脉宽调制的控制信号VGate断开晶体管时通过磁场传感器测量的第二磁场之间的差，产生对第一负载电极和第二负载电极之间的电流进行指示的信号。
在此，逻辑电路被配置为被，为驱动器电路提供脉宽调制的信号。
磁场传感器例如可以包括但不限于垂直霍尔传感器。
至少一个磁场传感器可以包括第一磁场传感器和第二磁场传感器，其中，磁场传感器芯片布置在第二电极上，使得第一磁场传感器和第二磁场传感器在电流流过晶体管芯片时测量不同的有效磁场。
通过两个磁场传感器的这种类型的布置，可以通过评估磁场传感器的信号的差异来减少杂散场的影响，使得所得到的信号指示通过晶体管芯片的、具有抑制的杂散场的电流。
为此，第一磁场传感器和第二磁场传感器可以具有相同的灵敏度方向，并且第一磁场传感器和第二磁场传感器可以布置成，使得由流过晶体管装置的电流引起的磁场与第一磁场传感器的位置处的灵敏度方向之间的角度不同于由流过晶体管装置的电流引起的磁场与第二磁场传感器的位置处的灵敏度方向之间的角度。
晶体管装置还可以包括到第二负载电极的电连接，其中，磁场传感器芯片被布置成，使得第一磁场传感器布置在电连接和第二电极之间的间隙中，并且第二磁场传感器布置在该间隙的外部。
通过将磁场传感器中的一个在电连接与晶体管、尤其是晶体管电极之间的区域中的这种类型的布置，第一和第二磁场传感器之间的差分信号是特别显着的，这可以在一些实施例中提高测量精度。
电连接可以包括接合线或金属夹，特别是弯曲的形状。
晶体管装置还可以包括评估电路，用于形成第一磁场传感器的输出信号和第二磁场传感器的输出信号之间的差值。
根据另一实施例，提供一种晶体管装置，包括：
晶体管芯片，具有第一负载电极和第二负载电极，
第一磁场传感器，该第一磁场传感器布置在第二负载电极上，和
第二磁场传感器，该第二磁场传感器布置在第二负载电极上，其中，第一磁场传感器和第二磁场传感器布置成电流在流过晶体管芯片时测量不同的有效磁场。
通过两个磁场传感器的这种类型的布置，可以通过评估磁场传感器的信号的差异来减少杂散场的影响。
为此，第一磁场传感器和第二磁场传感器可以具有相同的灵敏度方向，并且第一磁场传感器和第二磁场传感器可以布置成，使得由流过晶体管装置的电流引起的磁场与第一磁场传感器的位置处的灵敏度方向之间的角度不同于由流过晶体管装置的电流引起的磁场与第二磁场传感器的位置处的灵敏度方向之间的角度。
晶体管装置还可以包括到第二电极的电连接，其中，磁场传感器芯片被布置为，使得第一磁场传感器布置在电连接和第二电极之间的间隙中，并且第二磁场传感器布置在该间隙的外部。
通过磁场传感器中的一个在电连接和晶体管、尤其是晶体管电极之间的区域中的这种类型的布置，第一和第二磁场传感器之间的差分信号是特别显着的，这可以在一些实施例中提高测量精度。
电连接可以包括接合线或金属夹，特别是弯曲的形状。
晶体管装置还可以包括评估电路，用于形成第一磁场传感器的输出信号和第二磁场传感器的输出信号之间的差值。
第一负载电极和第二负载电极可以布置在晶体管芯片的彼此相对的侧面上。
根据另一实施例，提供一种制造晶体管装置的方法，包括：
提供具有第一负载电极和第二负载电极的晶体管芯片，以及
将具有至少一个磁场传感器的磁场传感器芯片安装在第二负载电极上。
通过在晶体管芯片的第二负载电极上提供磁场传感器芯片，在一些实施例中，可以实现磁场传感器靠近晶体管布置，这可以产生相应大的测量信号。
该方法可以进一步包括提供评估电路，该评估电路用于形成在晶体管的导通状态下脉宽调制地驱控晶体管芯片的晶体管时测量的第一磁场和在晶体管的截止状态下脉宽调制地驱控第二磁场时测量的第二磁场之间的差，以产生对第一负载电极和第二负载电极之间的、具有杂散场补偿的电流进行指示的信号。
根据另一实施例，提供一种制造晶体管装置的方法，包括：
提供具有第一负载电极和第二负载电极的晶体管芯片，
在第二负载电极上的第一位置处提供第一磁场传感器，
在第二负载电极上的第二位置处提供第二磁场传感器，其中，第一磁场传感器和第二磁场传感器设置在第二负载电极上，以便在电流流过晶体管芯片时测量不同的有效磁场。
通过两个磁场传感器的这种类型的布置，可以通过评估磁场传感器的信号的差异来降低杂散场的影响。
为此，第一磁场传感器和第二磁场传感器可以布置成，使得第一磁场传感器和第二磁场传感器具有相同的灵敏度方向，并且使得由流过晶体管装置的电流引起的磁场与第一磁场传感器的位置处的灵敏度方向之间的角度不同于由流过晶体管装置的电流引起的磁场与第二磁场传感器的位置处的灵敏度方向之间的角度。
该方法还可以包括提供评估电路，用于形成第一磁场传感器的输出信号和第二磁场传感器的输出信号之间的差，以产生对第一负载电极和第二负载电极之间的、具有杂散场补偿的电流进行指示的信号。
上述方法可以配置为制造上面讨论的一个或多个晶体管装置。换句话说，晶体管芯片和磁场传感器的提供或磁场传感器芯片的安装能够以这样的方式实现，即产生上述晶体管装置之一。
以上概述仅旨在作为一些实施例的简要概述，而不应被解释为限制。特别地，其他实施例可以具有不同于上面讨论的那些特征的另外的特征。
附图说明
图1是根据一些实施例的晶体管装置的示意图。
图2是用于说明晶体管装置中的电流和磁场的图。
图3A，3B，4，5A，5B，6和7示出了根据一些实施例的晶体管装置。
图8示出了根据一些实施例的评估电路的示意性示例。
图9至图12示出了根据各种实施例的晶体管装置。
图13和14示出了用于示出各种实施例的方法的流程图。
图15示出了根据另一实施例的晶体管装置。
图16示出了图15的晶体管装置的示例信号。
图17示出了用于示出根据另一实施例的方法的流程图。
具体实施方式
在下文中，将参考附图描述各种实施例。这些实施例仅是说明性的，不应被解释为限制性的。虽然一些实施例被描述为具有各种特征(例如，组件，元件，细节，过程等)等，但是在一些实施例中，这些特征中的一些可以被省略和/或替换为替代特征。此外，除了下面明确描述的和附图中示出的特征之外，还可以提供其他特征，例如传统晶体管装置的特征。
除非另有说明，否则可以组合各种实施例的特征以形成另外的实施例。关于一个或多个实施例描述的变化和修改也可以应用于其他实施例，因此不必重复描述。
在一些实施例中，提供包括一个或多个晶体管的晶体管装置。晶体管通常包括控制端子，第一负载端子和第二负载端子。响应于提供给控制端子的信号，晶体管在第一和第二负载端子之间提供低电阻连接(晶体管的闭合或导通状态)，使得电流可以流动，或提供负载端子之间的去耦(隔离可能不希望的泄漏电流)，使得基本上没有电流可以流动(晶体管的断开或关断状态)。一些晶体管也可以在这些状态之间运行，例如在线性区域中运行。
在诸如金属氧化物半导体场效应晶体管(MOSFET：Metal Oxide SemiconductorFiel Effect Transistor)的场效应晶体管(FET)的情况下，第一和第二负载端子对应于源极和漏极端子，并且控制端子对应于栅极端子。在根据第一和第二负载端子的绝缘栅双极晶体管(IGBT：Insulated Gate Bipolar Transistor)的情况下依次是漏极和源极端子，并且控制端子对应于基极端子。在双极结型晶体管(BJT：Bipolar Junction Transistor)的情况中，第一和第二负载端子对应于集电极和发射极端子，控制端子对应于基极端子。尽管MOSFET晶体管用作下面详细描述的许多实施例的示例，但是可以使用其他晶体管类型来实现其他实施例。
在一些实施例中，霍尔传感器，尤其是垂直霍尔传感器，用于测量晶体管装置中的电流。霍尔传感器使用霍尔效应，以对磁场进行测量。在此，通常通过霍尔传感器发送电流，并且测量所谓的霍尔电压，其取决于磁场。在一些实施例中，该磁场由待测量的电流引起。通过对磁场的测量，可以得出关于电流的结论。
在垂直霍尔传感器的情况下，霍尔传感器的结构布置在衬底中，例如布置在硅衬底中，使得霍尔传感器对平行于衬底表面的磁场敏感。这种垂直霍尔传感器本身是已知的，并且能够以任何传统方式制造。在其他实施例中，也可以使用横向霍尔传感器，其中霍尔传感器布置成使得其对垂直于衬底表面的磁场敏感。
尽管在下面描述的许多实施例中使用这种霍尔传感器，特别是垂直霍尔传感器作为磁场传感器的示例，但是可以使用其他类型的磁场传感器，例如磁阻传感器，通常称为xMR传感器。磁阻传感器使用磁阻效应，该磁阻效应响应于磁场改变磁阻传感器元件的电阻。各种磁致效应可用于xMR传感器，例如各向异性磁电阻(AMR：AnisotropicMagnetoresistance)，巨磁电阻(GMR：Giant Magnetoresistance)，巨磁电阻(CMR：Colossal Magnetoresistance)或隧穿磁电阻(TMR：Tunneling Magnetoresistance)。
磁阻元件的实现对于磁阻传感元件领域的技术人员来说是已知的，并且将不在本公开的上下文中详细描述。
为了实现这种磁阻元件，通常将几层铁磁的、反铁磁的和/或介电材料沉积在衬底上，并且将一层或多层磁化以用作参考层。磁阻传感器通常也对特定方向上的磁场敏感(这取决于层平面的位置和层中的磁化方向)并且对其他方向上的磁场很不敏感或至少不敏感，这是本领域技术人员已知的。
对于磁电流传感器，由待测电流产生的磁场用于间接测量电流。如本领域技术人员所知，磁阻元件可以为了测量磁场而布置在桥配置。
在各种实施例中使用的另一种类型的磁场传感器是涡流传感器。对于涡流传感器的功能和结构，参考申请人的早期申请，2013年12月27日提交的官方文件US 14/141,660。
因此，代替所描述的霍尔传感器，特别是垂直霍尔传感器，诸如xMR传感器，横向霍尔传感器或涡流传感器的其他磁场传感器可以用在下面详细描述的实施例中。如上所述，磁场传感器对某些方向(垂直于霍尔传感器中的传感器平面，与xMR传感器中的层平面平行)的磁场敏感，并且至少在很大程度上对其他方向的磁场不敏感。如上所述磁场传感器敏感的方向在本申请的上下文中称为“灵敏度方向”。
任何参考附图的名称，例如“上”，“下”，“顶部”，“底部”，“右”和“左”仅仅是为了便于参考附图的各个部分，并不表示在实现中所示晶体管装置的实际位置，因为它们可以在任意方向上实现。
相同或相应的特征在不同的图中具有相同的附图标记，并且将不再重复描述。
图1是根据一个实施例的晶体管装置13的示意图。图1的晶体管装置包括晶体管芯片10，也就是半导体芯片，在其上形成至少一个晶体管。特别地，晶体管可以是设计用于切换高电流(例如，几安培)和/或高电压(例如，大于50伏或大于100伏)的功率晶体管，但不限于此。晶体管芯片可以是硅基底上的芯片，但是其他半导体也是可能的。
在晶体管芯片10上直接安装有磁场传感器芯片11，其包含磁场传感器。“直接”尤其意味着，晶体管芯片和具有磁场传感器芯片11的芯片不具有它们自己的封装(packages)。磁场传感器芯片11尤其可以安装在晶体管芯片10的负载端子的负载电极上(例如，漏电极)。在这种情况下，磁场传感器芯片11可以在面对负载电极的一侧上具有绝缘层(例如由二氧化硅或氮化硅制成)，和/或这样的绝缘层可以以另一种方式提供在晶体管芯片10和磁场传感器芯片11之间，从而避免磁场传感器芯片11和负载电极之间的短路。磁场传感器可以是磁阻传感器、垂直霍尔传感器、横向霍尔传感器或如上所述的涡流传感器。磁场传感器芯片11在晶体管芯片10上的这种安装也称为芯片上芯片技术。同样熟悉的是片上芯片技术(chip on chip)。
以这种方式，在一些实施例中，磁场传感器芯片11的磁场传感器可以靠近晶体管芯片10布置，特别是靠近负载电极，因此在磁场传感器的位置处流过晶体管芯片的电流产生更强的磁场。其中磁场传感器芯片11离晶体管芯片10更远。在一些实施例中，晶体管芯片10和具有磁场传感器的磁场传感器芯片11然后可以布置在共同封装(package)12中。
在一些实施例中，磁场传感器芯片11，如稍后将说明的那样，还包括其他功能，例如用于磁场传感器的驱动器和/或用于晶体管芯片10的晶体管的功能。在一些实施例中，磁场传感器芯片11还可以包括多于一个的磁场传感器。下面将详细解释其实例。
通过使用其中具有磁场传感器的芯片安装在晶体管芯片的电极上的片上芯片技术，在一些实施例中，紧凑的结构是可能的并且磁场传感器靠近电极并因此在一些实施例中可以测量比较强的磁场。
为了更进一步地对借助于晶体管芯片处的磁场传感器进行的电流测量进行解释，图2示出了晶体管芯片的一个示例，基于该示例，将更详细地解释各种实施例。图2示出了作为晶体管芯片的示例的晶体管芯片20。晶体管芯片20在第一侧面(在图2中，下侧，即使所示的取向不应被解释为限制)具有第一负载端子的第一负载电极21并在相对的第二侧面(在图2中，上侧)具有第二负载电极21的第二负载电极22。在一个实施例中，晶体管芯片20是MOSFET芯片，第一负载电极21是漏极，第二负载电极22是源极。另外，例如，控制电极(例如栅电极，图2中未示出)可以提供在上侧的一部分上或侧表面处。在其他实施例中，第一负载电极21可以是源电极，第二负载电极22可以是漏电极。然而，在以下说明中，作为示例，假设21是漏电极而22是晶体管芯片20的源电极，并且晶体管芯片20是MOSFET芯片。在图2的示例中，晶体管芯片20可以是n型MOSFET。在其他实施例中，也可以使用p型MOSFET或其他类型的晶体管。
为了接触第二负载电极22，在图2的实施例中使用接合线23，其中在图2的实施例中具有弯曲(成角度)的形状。在其他实施例中，其他走向也是可能的。这种类型的晶体管芯片20例如能够以这样的方式布置在壳体中，使得第一负载电极与壳体的引线框架接触。另一个可能性可以是，将晶体管芯片例如固定在电路板上，使得第一负载电极21接触一条或多条电线，该电线可以例如通向芯片封装的引脚或其他电路部分。通过接合线23例如可以(例如通过引线框架)建立到芯片壳体的引脚的连接。
在运行中，如实线箭头24所示，在晶体管芯片20的MOSFET的导通状态下，电流可以流过晶体管芯片20，也就是，从第一负载电极21通过晶体管芯片20并且然后通过第二负载电极22到达并通过接合线23。在其他极性中，电流可以具有另一外的方向。
第二电极22通过接合线23接触。，第一负载电极21例如可以由此接触，及具有负载电极21的晶体管芯片20被固定在印制导线上。在其他实施例中，负载电极21也可以通过接合线接触。
图2中的实线24示出了在从第一负载电极21的导通状态下通过晶体管芯片20到第二负载电极22并且因此通过接合线23流过晶体管芯片20的可能电流。图2中的虚线25示出了由该电流产生的磁场。由实线24表示的电流和由虚线25表示的磁场用于以下实施例中以进一步说明。
以下附图示出了各种实施例，其基于图1的晶体管芯片20。已经参考图2解释的元件带有相同的附图标记，并且将不再重复描述。
图3A示出了根据一些实施例的晶体管装置34，其基于图2的晶体管芯片20。在图3A的实施例中，晶体管芯片20用作基础芯片，在英语中称为“base chip”，如已经参考图1所解释的，另外的磁场传感器芯片30被安装为所谓的“顶部芯片”。特别地，可选地具有电绝缘的磁场传感器芯片30直接安装在第二负载电极22上。磁场传感器芯片30包含用于测量图2中所示的磁场的垂直霍尔传感器31，该磁场由通过晶体管芯片20的电流引起。该磁场与电流直接相关，从而可以从测量的磁场推导出电流。为此目的，例如，可以执行校准，在校准时，已知电流通过晶体管芯片20发送，或者通过另一电流表、例如连接到接合线23的电流表测量通过晶体管芯片20的电流。
图3B示出了作为图3A的晶体管装置34的修改的晶体管装置35，其中示出了具有横向霍尔传感器33的磁场传感器芯片32，而不是具有垂直霍尔传感器31的磁场传感器芯片30。在图3B所示的取向中，横向霍尔传感器主要对流过接合线的电流产生的磁场敏感(也参见图2的磁场线)。然而，还可以将磁场传感器芯片30“竖起地”安装在晶体管芯片20上，使得横向霍尔传感器33具有与图3A的垂直霍尔传感器31相同的灵敏度方向。图3B是代替诸如图3A中的垂直霍尔传感器的垂直霍尔传感器的示例，可以使用另一种类型的磁场传感器，在这种情况下，可以使用横向霍尔传感器33。
图4示出了在磁场中具有垂直霍尔传感器40布置的晶体管装置43的示例，例如图3A的垂直霍尔传感器31。如图4所示，垂直霍尔传感器40(也称为霍尔板)可以布置成，使得磁场线以接近垂直线的角度撞击垂直霍尔传感器40。垂直霍尔传感器，例如图4的垂直霍尔传感器40，对垂直于霍尔传感器平面的磁场敏感，因此在如图4所示的布置中可以测量在霍尔传感器的位置处的整个磁场。然而，其他布置也是可能的，其中磁场或多或少地倾斜地撞击垂直霍尔传感器40。在这种情况下，测量垂直于霍尔传感器的磁场分量。
为了测量磁场，通常借助于电流源41通过垂直霍尔传感器40发送偏置电流IBias，并且测量得到的霍尔电压42VHall。这相应于通过霍尔传感器进行的通常的磁场测量，因此这里不再说明。
在一些实施例中，使用磁场传感器(例如所示的垂直霍尔传感器40)实现电流测量，该电流测量不会导致电流路径中的损耗(例如，通过晶体管芯片20和接合线23造成的损失)，因为测量发生在电流路径之外。另外，电流路径中的寄生电感不影响测量本身，这在一些实施例中可能涉及电流测量的相对高的精度。测量也与作为晶体管芯片20的晶体管的特性无关。例如，在一些实施例中，测量与晶体管的开关特性无关。
如上所述，基于磁场传感器的电流测量可能易受杂散场的影响，也就是说，易受到由其他组件，例如其他电力线产生的磁场的影响。在一些实施例中，可以通过使用两个或更多个磁场传感器来减少这种杂散场的影响。现在将参考图5至8更详细地解释其示例。在图5至7中，使用具有两个垂直霍尔传感器的布置作为示例。然而，在其他实施例中，具有多于两个磁场传感器或其他磁场传感器作为霍尔传感器的布置是可能的。
图5A示出了根据实施例的晶体管装置54，其又基于具有接合线23的晶体管芯片20。在图5A的实施例中，两个垂直霍尔传感器50A，50B设置在第二负载电极22上。由虚线25表示的磁场线以与垂直霍尔传感器50A，50B不同的角度相交，从而测量不同的有效磁场。来自更远距离的干扰源的杂散场，例如图5A中的箭头51所示，在许多情况下可以假设在垂直霍尔传感器50A，50B之间是恒定的(远场近似)。如果如图5A中那样，垂直霍尔传感器50A，50B然后定向相同(在这种情况下，平行)，即具有相同的灵敏度方向，则垂直霍尔传感器50A，50B测量大致相同的杂散场。然后，如稍后所述，当在垂直霍尔传感器50A，50B的信号之间形成差异时，对应于箭头51的杂散场的影响基本上抵消，并且差分信号表示由流过晶体管芯片的电流引起的磁场。
为了进一步阐述上述说明，图5B示出了图5A的晶体管装置54的区段55的示意性俯视图。特别地，在图5B中，示出了垂直霍尔传感器50A，50B，并且示出了仅对应于位于第二负载电极22的平面中的磁场线的虚线25(参见图2中示出和描述的磁场线)。
垂直霍尔传感器50A和50B在垂直于它们的平面的灵敏度方向上是敏感的。该灵敏度方向由图5B中的箭头53指示。磁场线25以角度α1撞击第一垂直霍尔传感器50A，并以角度α2撞击第二垂直霍尔传感器50B。在此，在磁场线25与垂直霍尔传感器50A或50B的交叉点处测量相对于线25上的切线52A或52B的角度。随着垂直霍尔传感器50A和50B之间的距离减小，两个角度α1和α2变得越来越相同。随着距离的增加，角度差最大达到90°。
在由流过晶体管的电流引起的磁通密度B下，第一垂直霍尔传感器50A“看到”有效磁场abs(B)sinα1，并且第二垂直霍尔传感器50B“看到”磁场abs(B)sinα2，其中“abs”表示绝对值。这样“看到的”磁场对应于根据箭头53在灵敏度方向上的磁场B的分量。由于α1和α2不同，所以由垂直霍尔传感器50A，50B测量的磁场如上所述是不同的，从而获得非零差分信号。相反，杂散场51在许多情况下以大致相同的角度撞击第一和第二垂直霍尔传感器50A，50B-在远场近似的情况下-因此，如上所述，不存在差分信号。这意味着当使用描述的差分信号作为两个霍尔传感器的测量信号时，该差分信号对诸如杂散场51的均匀杂散场不敏感。
在一些实施例中，垂直霍尔传感器中的一个，在图5A的情况下，垂直霍尔传感器50A，布置在诸如接合线23的电连接与电极22之间的间隙中。结果，垂直霍尔传感器50A还“看到”具有相对高强度的围绕接合线23的磁场，而垂直霍尔传感器50B由于距接合线23的距离较大而测量该磁场较小。这增加了垂直霍尔传感器50A，50B的信号之间的差异。
然而应该注意的是，所描述的效果，也就是说，通过形成差值的杂散场抑制不仅在垂直霍尔传感器50A，50B的具体示出的布置中是可能的，而且通常，当垂直霍尔传感器50A，50B或其他磁场传感器被布置成使得它们不同强度地测量通过电流形成的磁场时也是可能的，例如，因为如上所述的磁场线25以不同的角度与垂直霍尔传感器50A，50B相交；从而使得垂直于相应的垂直霍尔传感器的平面的测量到的磁场分量是不同的，并且同时灵敏度方向是相同的，从而由两个垂直霍尔传感器50A，50B均等地测量均匀的杂散场。这同样适用于引言中说明的其他磁场传感器类型。由于流过晶体管装置的电流以及由此产生的磁场的过程基本上是由晶体管装置的几何形状(电极的尺寸，诸如接合线的电连接的布置)引起的，因此本领域技术人员很容易根据上述规范找到适合于给定晶体管装置的磁场传感器的布置，即应该测量不同强度的磁场。
两个或更多个磁场传感器，例如图5A的垂直霍尔传感器50A，50B，可以集成到单个芯片中。图3中示出了相应的晶体管装置62的示例。在图6的实施例中，两个垂直霍尔传感器61A，61B设置在磁场传感器芯片60中。该磁场传感器芯片60作为“顶部芯片”安装在第二负载电极22上，如参考图3针对磁场传感器芯片30所解释的那样。在一些实施例中，磁场传感器芯片60可以定位成使得垂直霍尔传感器61A设置在接合线23和第二电极22之间的间隙中，而垂直霍尔传感器61B设置在该间隙的外部。
应当注意，磁场传感器在电连接和电极22之间的间隙中的布置不限于作为电连接的接合线23。作为另一实施例，图7以俯视图示出了具有晶体管芯片20和第二负载电极22的晶体管装置71。代替接合线23，提供金属夹70用于导电。金属夹子是或多或少刚性的金属件，其也可以具有除所示矩形形状之外的其他形状。金属夹70提供至第二负载电极22的电连接，例如通过金属夹70的机械应力，也就是说，金属夹70压靠第二负载电极22。因此，不需要通过超声波进行粘合。在图7的实施例中，已经参考图6讨论的磁场传感器芯片60被布置成使得垂直霍尔传感器61A设置在金属夹70和第二负载电极22之间的间隙中，而垂直霍尔传感器61B设置在该间隙的外面。这里，也可以通过形成垂直霍尔传感器61A，61B的信号之间的差来抑制均匀的杂散磁场。
实现图5-7中讨论的垂直霍尔传感器的两个传感器信号s1和s2的差的一种可能性是，允许如图8中所示的互连。在此，第一磁场传感器(例如，图5A的垂直霍尔传感器50A或图6和7的垂直霍尔传感器61A)的第一信号s1被提供给差分放大器80的正输入端，并且第二磁场传感器(例如，图5A的垂直霍尔传感器50B或图6和7的垂直霍尔传感器61B)的第二信号s2被提供给差分放大器80的负输入端。然后如所描述的那样对得到的差分信号s进行评估，以便得出关于电流的结论。均匀的杂散场，例如图5A中所示的杂散场51，以基本相同的方式改变两个信号s1，s2，使得它们在信号s的变化中几乎相互抵消。因此，这种传感器对杂散磁场具有鲁棒性，这提高了电流测量的精度。
在图3，图6和图7中示出，一个或多个磁场传感器，在这种情况下是霍尔传感器，已经集成在芯片(“顶部芯片”)中。除了磁场传感器之外，其他组件也可以集成在这种类型的芯片中。现在将参考图9至12更详细地解释这些的示例。
图9的实施例示出了晶体管装置94并且基于图3A的实施例，并且相同的元件具有相同的附图标记，并且将不再对其进行解释。特别地，在图9的实施例中，具有垂直霍尔传感器31的磁场传感器芯片90被提供在第二电极22上。
除了垂直霍尔传感器31之外，磁场传感器芯片90还包括分配给垂直霍尔传感器31的另外的元件。在图9的实施例中，这些元件特别是：霍尔驱动器92，其也如参考图4所解释的，向垂直霍尔传感器31提供偏置电流；以及霍尔处理93，其测量霍尔电压并在必要时进一步处理。这种进一步处理的示例可以包括过滤或编码，然后将测量的信号发送到另一个单元以进行进一步评估。例如，霍尔处理还可以包括模数转换器，以将检测到的霍尔电压数字化。霍尔驱动器92、垂直霍尔传感器31和霍尔处理93在下面也统称为霍尔单元91。
图10示出了晶体管装置105的另一实施例，其又基于图3A的实施例。在该实施例中，具有垂直霍尔传感器31的磁场传感器芯片100被提供在第二电极22上。如在图9的实施例中那样，磁场传感器芯片100还包含已经描述的霍尔单元91。此外，磁场传感器芯片100包含驱控晶体管芯片20的电路部分。在图10的示例中，该传感器芯片包括MOSFET驱动器电路102，MOSFET诊断电路103和MOSFET保护电路104。电路102至104统称为MOSFET单元101。
MOSFET驱动器102提供信号，特别是栅极-源极电压，以关断和接通晶体管芯片20。MOSFET诊断电路103监视MOSFET的功能。例如，可以检查由MOSFET驱动器102产生的栅极-源极信号是否具有正确的电平。MOSFET保护电路104可以保护晶体管芯片20免受有害事件，例如过热温度或过电流的损害。例如，保护电路104可以包括温度传感器并且在过热温度的情况时，也就是说在温度高于预定阈值时，晶体管芯片20关断以中断电流。对于过电流保护，可以使用垂直霍尔传感器31的测量。如果通过垂直霍尔传感器31的电流测量指出了过电流，也就是说指出了高于预定阈值的电流，那么晶体管芯片20也可以被关断。
MOSFET单元101的所示功能仅仅用作示例，并且可以在此实现与MOSFET或其他晶体管的驱动，诊断和保护结合使用的任何常规电路，例如，从所谓的智能断路器中已知的功能。
图11示出了晶体管装置111的另一实施例，其基于图6的实施例。在图11的实施例中，安装在第二负载电极22上的磁场传感器芯片110尤其包括第一垂直霍尔传感器61A和第二垂直霍尔传感器61B。除了垂直霍尔传感器61A，61B之外，磁场传感器芯片110还包括用于两个霍尔传感器61A，61B的驱动器电路和处理电路。具体地，在图11的实施例中，磁场传感器芯片110包括具有第一垂直霍尔传感器61A的第一霍尔单元91A和具有第二垂直霍尔传感器61B的第二霍尔单元91B。第一霍尔单元91A和第二霍尔单元91B各自构造成与前面描述的图9和10的霍尔单元91类似，其中霍尔驱动器92A，92B对应于霍尔单元91的霍尔驱动器92并且霍尔处理93A，93B对应于霍尔单元91的霍尔处理93。
图12示出了晶体管装置121的另一实施例，其基本上是图10和11的实施例的组合。这里，安装在第二负载电极22上的磁场传感器芯片120包括垂直霍尔传感器61A，61B。如参考图11所解释的，芯片包括具有垂直霍尔传感器61A的第一霍尔单元91A和具有垂直霍尔传感器61B的第二霍尔单元91B。另外，如图10所示，MOSFET单元101集成在磁场传感器芯片120中。可以基于两个霍尔传感器的差分信号确定过电流。为此，磁场传感器芯片120可以包括如图8所示的用于形成差的电路。
从图9至图12可以看出，除了一个或多个磁场传感器之外，例如垂直霍尔传感器，即各种附加功能性，芯片不仅可以包含直接与磁场传感器连接的功能性，例如驱动器和评估电路，还可以包含其他的功能性，例如用于晶体管、例如晶体管芯片20的驱动器电路、保护电路和诊断电路。
图13和14是示出根据各种实施例的制造晶体管装置的方法的流程图。为了避免重复和为了更好地说明，将参考上述晶体管装置描述图13和14的方法。然而，图13和14的方法也可用于制造其他晶体管装置。
虽然这些方法被描述为过程序列，但是应该理解，所示的过程顺序不应被解释为限制。特别地，各种过程也可以在晶体管装置的处理和制造中同时执行，例如，通过在共同的过程中实现各种组件。
图13的方法包括在130时提供晶体管芯片。如所解释的，晶体管芯片是包括一个或多个晶体管的芯片。晶体管芯片尤其可以是晶体管芯片20，如图2所示。晶体管芯片可以在第一侧面上具有第一负载电极而在第二侧面上具有第二负载电极，如图5A的负载电极21，22所示。
在131时，该方法包括利用片上芯片技术在晶体管芯片的电极上提供具有一个或多个磁场传感器的磁场传感器芯片，例如，如图3A的磁场传感器芯片30或图6的磁场传感器芯片60所讨论的。除了一个或多个磁场传感器，例如垂直霍尔传感器之外，磁场传感器芯片还可以包括其他功能，例如用于磁场传感器的驱动和处理功能或用于晶体管芯片的晶体管的功能，如通过示例参考图9至12所解释的那样。
关于图1和3至12的装置描述的所有变化和修改也适用于图13和14的方法。
另一种方法在图14中示出。图14的方法包括在140时提供晶体管芯片。这对应于已经参考图13在130时描述的晶体管芯片的提供。特别地，晶体管芯片可以在第一侧面上具有第一负载电极并在第二侧面上具有第二负载电极。
在141时，在晶体管芯片的第二负载电极上的第一位置处提供第一磁场传感器，并且在142时，在第二负载电极上的第二位置处提供第二磁场传感器。第一和第二位置在此这样地选择，使得当电流流过晶体管芯片的晶体管时，磁场传感器测量不同的有效磁场。这可以如参考图5B所描述的那样通过磁场线以不同角度撞击第一和第二磁场传感器的事实来实现。此外，在一些实施例中，第一磁场传感器可以设置在至负载电极的电连接和负载电极本身之间的间隙中，如图5A中的垂直霍尔传感器50A和图中的垂直霍尔传感器61A。第二磁场传感器设置在该间隙的外部。如已经说明的那样，这增强了两个磁场传感器看到不同有效磁场的效果，并且通过信号之间差的形成，可以减小杂散场的影响。
还可以通过在磁场传感器芯片中提供第一磁场传感器和第二磁场传感器来组合图13和14的方法，然后通过片上芯片技术将其安装在电极上。
在上述一些晶体管装置和方法中，通过组合来自两个磁场传感器的测量来实现杂散场抑制，例如，如参考图5B详细讨论的。现在将参考图15-17解释杂散场抑制的另一种可能性。这种杂散场抑制的可能性可以与上面讨论的实施例结合，即，它可用于任何上述实施方案中。
图15示出了根据另一实施例的晶体管装置152。为了避免重复，已经参考前面的实施例说明的部件带有相同的附图标记，并且不再说明。图15的晶体管装置152具有磁场传感器芯片150，其在前面的实施例中使用片上芯片技术安装在晶体管芯片22上，特别是安装在其电极22上。磁场传感器芯片150具有垂直霍尔传感器31，以如上所述地测量通过晶体管芯片20的电流。
磁场传感器芯片150的更详细的图示于图15的下部示出。另外，这里示出晶体管芯片20的MOSFET晶体管151以说明信号的交换。然而，该MOSFET晶体管151不是磁场传感器芯片150的一部分，而是如所描述的那样在晶体管芯片20中实现。
除了已经讨论的部件之外，磁场传感器芯片150还具有逻辑电路153，其利用脉宽调制信号PWM(来自英语“pulse width modulation”)驱动MOSFET驱动器电路102。因此，MOSFET驱动器电路产生脉宽调制的栅极电压VGate作为MOSFET晶体管151的控制信号。这种脉宽调制驱动器已经存在于许多应用中。例如，在一些实施方式中，在开关模式电源(SMPS，switched mode power supply)中，利用脉宽调制信号控驱所谓的初级侧开关，以向变压器供电，并且在一些实施方式中，可以通过脉宽的变化来调节输出电压。
霍尔传感器31由霍尔驱动器92驱动，霍尔信号由霍尔处理93评估。在图15的实施例中，霍尔处理93另外接收脉宽调制信号PWM并在晶体管151接通时(即在漏极和源极之间导通)和当它关断时(即截止时)测量磁场。然后，可以通过逻辑电路153借助于磁场之间形成的差计算出杂散场，该逻辑电路然后用作评估电路。现在将通过示例信号参考图16解释这一点。
在图16中，曲线161示出了脉宽调制的栅极电压VGate的示例，其导致根据曲线160的电流I的相应的脉宽调制的电流。
曲线162示出了由霍尔传感器31测量的相应磁场BHall。除了由电流产生的部分之外，测量的磁场还具有根据曲线163的杂散磁场BStray的一部分。特别地，该杂散磁场也可以是不均匀的杂散磁场。
在所示实施例中，在晶体管的截止状态(没有电流流过晶体管)和导通状态下进行磁场测量。这由区块164，165说明。在区块164期间，在没有电流的情况下测量磁场，并且在区块165期间，利用电流测量磁场。由此获得的测量值彼此相减。例如，从在区块165期间测量的磁场中减去在前一区块164中测量的磁场，在后续区块164中测量的磁场或者减去在前一区块164和后续区块164中测量的磁场的平均值。曲线166示出了基本上对应于由没有杂散磁场的曲线160的电流引起的磁场的结果。例如，当杂散磁场在相对于脉宽调制信号的周期不长的时间尺度上变化时，可能导致由电流引起的与磁场的偏差。然而，典型的杂散磁场变化缓慢并且可以以这种方式进行补偿。
图17示出了用于测量晶体管，特别是MOSFET的电流的相应方法，其由脉宽调制信号控制。
该方法可以借助于图15的晶体管装置152来实现，并且将参考图15和16的先前解释来描述。然而，没有针对图15的晶体管装置152描述图17的方法的应用。
在170时，在接通的MOSFET或其他晶体管时测量磁场。在171时，在截止的晶体管时测量磁场。如参考图16所解释的，这可以在将脉宽调制控制信号施加到晶体管期间重复进行。在172时，然后基于测量的磁场的差确定通过晶体管的电流，如上所述。
因此，在这样的实施例中，杂散场补偿可以与晶体管的脉宽调制控制同时实现，该控制已经存在于许多应用中，因此，例如，不需要用于测量衬底的单独校准阶段。
虽然已经在本说明书中图示和描述了特定实施例，但是本领域普通技术人员将认识到，在不脱离图1的范围的情况下，可以选择各种替代方案和/或等同的实施方式代替已经在本说明书中示出和描述的特定实施例。本申请旨在涵盖本文所讨论的具体实施方案的任何改编或变化。因此，本发明旨在仅由权利要求和权利要求的等同物限制。

Claims (21)

1.一种晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)包括：
晶体管芯片(10；20)，具有第一负载电极(21)和第二负载电极(22)；以及
磁场传感器芯片(11；30；32；60；90；100；110；120；150)，具有至少一个磁场传感器(31；33；40；50A；50B；61A；61B)，其中，所述磁场传感器芯片(11；30；32；60；90；100；110；120)安装在所述第二负载电极(22)上。
2.根据权利要求1所述的晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)，其中，所述磁场传感器芯片(90；100；110；120)包括用于所述至少一个磁场传感器(31；33；40；50A；50B；61A；61B)的驱动器电路(92)和/或处理电路(93)。
3.根据权利要求1或2所述的晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)，其中，所述磁场传感器芯片(100；120)包括用于所述晶体管芯片(10；20)的驱动器电路(102)、诊断电路(103)和/或保护电路(104)。
4.根据权利要求3所述的晶体管装置(152)，其中，所述驱动器电路(102)被配置为，产生用于所述晶体管芯片的晶体管(151)的脉宽调制的控制信号(VGate)，并且其中所述磁场传感器芯片包括评估电路(153)，所述评估电路被配置为，基于在通过所述脉宽调制的控制信号(VGate)接通所述晶体管(151)时由所述至少一个磁场传感器(31)测量的第一磁场和在通过所述脉宽调制的控制信号(VGate)断开所述晶体管(151)时由所述磁场传感器(31)测量的第二磁场之间的差，产生对所述第一负载电极(21)和所述第二负载电极(22)之间的电流进行指示的信号(BI)。
5.根据权利要求4所述的晶体管装置(152)，其中，所述逻辑电路(153)被配置为，为所述驱动器电路(102)提供脉宽调制信号(PWM)。
6.根据权利要求1至5中任一项所述的晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)，其中，所述至少一个磁场传感器(31；33；40；50A；50B；61A，61B)包括垂直霍尔传感器或横向霍尔传感器。
7.根据权利要求1至6中任一项所述的晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)，其中，所述至少一个磁场传感器(31；33；40；50A；50B；61A，61B)包括第一磁场传感器(61A)和第二磁场传感器(61B)，其中，所述磁场传感器芯片(60；110；120)设置在所述第二负载电极(22)上，使得所述第一磁场传感器(61A)和所述第二磁场传感器(61B)在电流流过所述晶体管芯片(10；20)时测量不同的磁场。
8.根据权利要求7的晶体管装置(13；34；35；54；62；71；94；105；111；121；152)，
其中，所述第一磁场传感器(61A)和所述第二磁场传感器(61B)具有相同的灵敏度方向，
其中，所述第一磁场传感器(61A)和所述第二磁场传感器(61B)布置成，使得由流过所述晶体管装置(13；34；35；54；62；71；94；105；111；121)的电流引起的磁场与所述第一磁场传感器(61A)的位置处的灵敏度方向之间的角度(α1)不同于由流过所述晶体管装置(13；34；35；54；62；71；94；105；111；121)的电流引起的磁场与所述第二磁场传感器(61B)的位置处的灵敏度方向之间的角度(α2)。
9.根据权利要求7或8所述的晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)，还包括：到所述第二负载电极(22)的电连接(23；70)，其中，所述磁场传感器芯片(60；110；120)被布置成，使得所述第一磁场传感器(61A)布置在所述电连接(23；70)和所述第二负载电极(22)之间的间隙中，并且所述第二磁场传感器(61B)布置在所述间隙的外部。
10.根据权利要求9所述的晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)，其中，所述电连接包括接合线(23)或金属夹(70)。
11.根据权利要求7至10中任一项所述的晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)，还包括：评估电路(80)，用于形成所述第一磁场传感器(61A)的输出信号(s1)和所述第二磁场传感器(61B)的输出信号(s2)之间的差，以产生对所述第一负载电极和所述第二负载电极之间的、具有杂散场补偿的电流进行指示的信号。
12.一种晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)，包括：
晶体管芯片(10；20)，具有第一负载电极(21)和第二负载电极(22)，
第一磁场传感器(50A，61A)，所述第一磁场传感器布置在所述第二负载电极(22)上，和
第二磁场传感器(50B；61B)，所述第二磁场传感器布置在所述第二负载电极(22)上，其中，所述第一磁场传感器(50A；61A)和所述第二磁场传感器(50B；61B)布置成，在电流流过所述晶体管装置(13；34；35；54；62；71；94；105；111；121)时测量不同的磁场。
13.根据权利要求12的晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)，
其中，所述第一磁场传感器(50A；61A)和所述第二磁场传感器(50B；61B)具有相同的灵敏度方向，
其中，所述第一磁场传感器(50A；61A)和所述第二磁场传感器(50B；61B)布置成，使得由流过所述晶体管装置(13；34；35；54；62；71；94；105；111；121)的电流引起的磁场与所述第一磁场传感器(50A；61A)的位置处的灵敏度方向之间的角度(α1)不同于由流过所述晶体管装置(13；34；35；54；62；71；94；105；111；121)的电流引起的磁场与所述第二磁场传感器(50B；61B)的位置处的灵敏度方向之间的角度(α2)。
14.根据权利要求12或13所述的晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)，还包括：到所述第二负载电极(22)的电连接(23；70)，其中，所述磁场传感器芯片(60；110；120)被布置为，使得所述第一磁场传感器(61A)布置在所述电连接(23；70)和所述第二负载电极(22)之间的间隙中，并且所述第二磁场传感器(61B)布置在所述间隙的外部。
15.根据权利要求14所述的晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)，其中，所述电连接包括接合线(23)或金属夹(70)。
16.根据权利要求12至15中任一项所述的晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)，还包括：评估电路(80)，用于形成所述第一磁场传感器(50A；61A)的输出信号(s1)和所述第二磁场传感器(50B；61B)的输出信号(s2)之间的差，以产生对所述第一负载电极和所述第二负载电极之间的、具有杂散场补偿的电流进行指示的信号。
17.根据权利要求1至16中任一项所述的晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)，其中，所述第一负载电极(21)和所述第二负载电极(22)布置在所述晶体管芯片(20)的彼此相对的侧面上。
18.一种制造晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)的方法，包括：
提供具有第一负载电极(21)和第二负载电极(22)的晶体管芯片(20)，以及
将具有至少一个磁场传感器(31；33；40；50A；50B；61A；61B)的磁场传感器芯片(11；30；32；60；90；100；110；120)安装到所述第二负载电极(22)上。
19.一种制造晶体管装置(13；34；43；35；54；62；71；94；105；111；121；152)的方法，包括：
提供具有第一负载电极(21)和第二负载电极(22)的晶体管芯片(20)，
在所述第二负载电极(22)上的第一位置处提供第一磁场传感器(50A，61A)，
在所述第二负载电极(22)上的第二位置处提供第二磁场传感器(50B，61B)，其中，所述第一磁场传感器(61A)和所述第二磁场传感器(61B)设置在所述第二负载电极(22)上，以便在电流流过所述晶体管芯片时测量不同的磁场。
20.根据权利要求19的方法，
其中，所述第一磁场传感器(50A；61A)和所述第二磁场传感器(50B；61B)布置成，
使得所述第一磁场传感器(50A，61A)和所述第二磁场传感器(50B，61B)具有相同的灵敏度方向，并且
使得由流过所述晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)的电流引起的磁场与所述第一磁场传感器(50A；61A)的位置处的灵敏度方向之间的角度(α1)不同于由流过所述晶体管装置(13；34；35；43；54；62；71；94；105；111；121；152)的电流引起的磁场与所述第二磁场传感器(50B；61B)的位置处的灵敏度方向之间的角度(α2)。
21.根据权利要求18至20中任一项所述的方法，还包括：
提供评估电路(80；151)
用于形成所述第一磁场传感器(50A；61A)的输出信号(s1)和所述第二磁场传感器(50B；61B)的输出信号(s2)之间的差，以产生对所述第一负载电极和所述第二负载电极之间的、具有杂散场补偿的电流进行指示的信号，和/或
用于形成在第一磁场和第二磁场之间的差值，以产生对所述第一负载电极和所述第二负载电极之间的、具有杂散场补偿的电流进行指示的信号，其中，在晶体管(151)的导通状态中对所述晶体管芯片(20)的所述晶体管(151)的脉宽调制地驱控时测量所述第一磁场，其中，在所述晶体管(151)的断开状态中的脉宽调制的驱控时测量所述第二磁场。
CN201910278472.6A 2018-04-04 2019-04-03 晶体管装置和制造晶体管装置的方法 Active CN110346628B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102018107889 2018-04-04
DE102018107889.7 2018-04-04
DE102019103030.7A DE102019103030B4 (de) 2018-04-04 2019-02-07 Transistorvorrichtungen sowie Verfahren zur Herstellung und zum Betreiben von Transistorvorrichtungen
DE102019103030.7 2019-02-07

Publications (2)

Publication Number Publication Date
CN110346628A true CN110346628A (zh) 2019-10-18
CN110346628B CN110346628B (zh) 2022-07-08

Family

ID=67991479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910278472.6A Active CN110346628B (zh) 2018-04-04 2019-04-03 晶体管装置和制造晶体管装置的方法

Country Status (3)

Country Link
US (2) US11237226B2 (zh)
CN (1) CN110346628B (zh)
DE (1) DE102019103030B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019103030B4 (de) * 2018-04-04 2022-03-31 Infineon Technologies Ag Transistorvorrichtungen sowie Verfahren zur Herstellung und zum Betreiben von Transistorvorrichtungen
JP7204453B2 (ja) * 2018-11-30 2023-01-16 株式会社東芝 電流検出装置
US11619697B2 (en) * 2021-04-01 2023-04-04 Tektronix, Inc. Calibration of magnetic field sensor for current probe
DE102022100034B3 (de) * 2022-01-03 2023-05-04 Infineon Technologies Ag Leistungselektroniksystem, verfahren zur herstellung eines leistungselektroniksystems und verfahren zum schutz einer halbbrückenschaltung vor einer überlast oder einem überstrom

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050162160A1 (en) * 2004-01-26 2005-07-28 Infineon Technologies Ag Concept of compensating for piezo influences on integrated circuitry
CN1674270A (zh) * 2004-03-24 2005-09-28 雅马哈株式会社 半导体装置、磁传感器和磁传感器单元
DE102011086034A1 (de) * 2010-12-22 2012-06-28 Mitsubishi Electric Corporation Halbleitervorrichtung
CN103022028A (zh) * 2011-09-23 2013-04-03 英飞凌科技奥地利有限公司 具有集成霍尔传感器的半导体装置
US20160377689A1 (en) * 2015-06-23 2016-12-29 Infineon Technologies Ag Multi-Functional Interconnect Module and Carrier with Multi-Functional Interconnect Module Attached Thereto
CN106298757A (zh) * 2015-06-23 2017-01-04 英飞凌科技股份有限公司 具有集成式磁场传感器的功率封装体
DE102017111410A1 (de) * 2016-05-26 2017-11-30 Infineon Technologies Ag Messungen in Schaltvorrichtungen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9645204B2 (en) * 2010-09-17 2017-05-09 Industrial Technology Research Institute Magnetic field sensors and sensng circuits
US9103853B2 (en) * 2010-11-18 2015-08-11 Infineon Technologies Ag Current sensor
US9553208B2 (en) * 2013-09-16 2017-01-24 Infineon Technologies Ag Current sensor device
US10989769B2 (en) 2013-12-27 2021-04-27 Infineon Technologies Ag Magneto-resistive structured device having spontaneously generated in-plane closed flux magnetization pattern
US10120041B2 (en) * 2015-03-27 2018-11-06 Allegro Microsystems, Llc Magnetic field sensor
WO2017119543A1 (ko) * 2016-01-04 2017-07-13 엘지전자(주) 전자 디바이스
US10153766B2 (en) * 2017-02-15 2018-12-11 Infineon Technologies Austria Ag Switch device
DE102019103030B4 (de) * 2018-04-04 2022-03-31 Infineon Technologies Ag Transistorvorrichtungen sowie Verfahren zur Herstellung und zum Betreiben von Transistorvorrichtungen
DE102018005677A1 (de) * 2018-07-19 2020-01-23 Tdk-Micronas Gmbh Hall-Sensor
US11531046B2 (en) * 2020-09-25 2022-12-20 Melexis Technologies Sa Current sensor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050162160A1 (en) * 2004-01-26 2005-07-28 Infineon Technologies Ag Concept of compensating for piezo influences on integrated circuitry
CN1674270A (zh) * 2004-03-24 2005-09-28 雅马哈株式会社 半导体装置、磁传感器和磁传感器单元
DE102011086034A1 (de) * 2010-12-22 2012-06-28 Mitsubishi Electric Corporation Halbleitervorrichtung
CN103022028A (zh) * 2011-09-23 2013-04-03 英飞凌科技奥地利有限公司 具有集成霍尔传感器的半导体装置
US20160377689A1 (en) * 2015-06-23 2016-12-29 Infineon Technologies Ag Multi-Functional Interconnect Module and Carrier with Multi-Functional Interconnect Module Attached Thereto
CN106298757A (zh) * 2015-06-23 2017-01-04 英飞凌科技股份有限公司 具有集成式磁场传感器的功率封装体
DE102017111410A1 (de) * 2016-05-26 2017-11-30 Infineon Technologies Ag Messungen in Schaltvorrichtungen

Also Published As

Publication number Publication date
US20190310325A1 (en) 2019-10-10
DE102019103030A1 (de) 2019-10-10
US11237226B2 (en) 2022-02-01
US11774523B2 (en) 2023-10-03
CN110346628B (zh) 2022-07-08
US20220146603A1 (en) 2022-05-12
DE102019103030B4 (de) 2022-03-31

Similar Documents

Publication Publication Date Title
CN110346628A (zh) 晶体管装置和制造晶体管装置的方法
US9465056B2 (en) Current sensor with temperature-compensated magnetic tunnel junction bridge
US8330453B2 (en) Current detection apparatus
EP2290380B1 (en) Arrangements for an integrated sensor
EP2682771B1 (en) Push-pull bridge magnetoresistance sensor
US9933506B2 (en) Power converter including current sensor for providing information indicating a safe operation
US7642768B1 (en) Current sensor having field screening arrangement including electrical conductors sandwiching magnetic permeability layer
US20060012459A1 (en) Sensor and method for measuring a current of charged particles
US10649010B2 (en) Current sensing
CN107436407A (zh) 开关器件中的测量
CN111490150B (zh) 具有外部功率传感器的半导体模块
US9121899B2 (en) Semiconductor device
US10545199B2 (en) Lateral transmission of signals across a galvanic isolation barrier
Olson et al. Integrating giant magnetoresistive current and thermal sensors in power electronic modules
US9116197B2 (en) Integrated interconnect and magnetic-field detector for current sensing
US20210382124A1 (en) Magnetic sensor device
Lopes et al. MgO magnetic tunnel junction electrical current sensor with integrated Ru thermal sensor
US10153766B2 (en) Switch device
KR101180221B1 (ko) 자기저항센서를 이용한 전류프로브
US6861717B2 (en) Device for defecting a magnetic field, magnetic field measure and current meter
Nebeling et al. Architecture of an Integrated AMR Current Sensor (IACS) System for a Wide Range of Automotive Applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant