CN110321072A - 针对存储器通信量的存活性保障 - Google Patents

Abstract

公开了针对存储器通信量的存活性保障。本文描述了用于控制存储器通信量流率的各种系统和方法。一种用于计算机存储器管理的系统，该系统包括：速率控制电路，其要：接收来自监控电路的超速信号，该超速信号指示来自通信量源的存储器通信量流超过阈值；接收来自与存储器设备对接的存储器控制器的遇险信号，该遇险信号指示该存储器设备被超额订阅；以及实现节流电路，其要在超速信号和遇险信号二者都被断言时对来自该通信量源的存储器通信量流进行节流。

Description

针对存储器通信量的存活性保障

技术领域

本文描述的实施例一般涉及计算机存储器管理，并且具体地涉及用于实现存储器通信量的存活性保障的系统和方法。

背景技术

现代计算系统使用不断增加的存储器量来操作系统、应用和数据。为了有效地使用存储器，开发了各种存储器缩减技术。一些存储器缩减技术旨在通过对存储器内容使用数据压缩技术来缩减所使用的存储器量。其他存储器缩减技术消除存储器中重复的数据副本，并使用引用来指向数据的单个副本，诸如利用存储器重复数据删除技术。在任一情况下，都会公布比可用的实际物理存储器更多的可寻址存储器空间。

附图说明

在不一定按比例绘制的附图中，相同的附图标记可以在不同视图中描述类似的组件。具有不同字母下标的相同数字可以表示类似组件的不同实例。在附图的各图中通过示例而非限制的方式例示了一些实施例，其中：

图1是例示了根据实施例的计算机系统的硬件和软件架构的图示，其中示出了硬件组件和软件组件之间的各种接口；

图2是例示了根据实施例的存储器通信量控制系统的框图；

图3A和3B是例示了根据实施例的所监控的系统环境的框图；

图4是例示了根据实施例的监控电路的示意图；

图5是例示了根据实施例的速率控制电路的示意图；

图6是例示了根据实施例的用于控制存储器通信量流率的方法的流程图；

图7是例示了根据实施例的示例机器的框图，可以在该示例机器上执行本文所讨论的任何一种或多种技术（例如，各方法）；

图8A-8B是例示了根据实施例的通用向量友好指令格式及其指令模板的框图；

图9A-9D是例示了根据实施例的特定向量友好指令格式的框图；

图10是根据实施例的寄存器架构的框图；

图11A是例示了根据实施例的有序流水线和寄存器重命名、无序发布/执行流水线的框图；

图11B是例示了根据实施例的要被包括在处理器中的有序架构核和寄存器重命名、无序发布/执行架构核的框图；

图12A-12B例示了更具体的有序核架构的框图，该核将是芯片中的（包括相同类型和/或不同类型的其他核的）若干逻辑块中的一个；

图13是根据实施例的可以具有多于一个核、可以具有集成存储器控制器、并且可以具有集成图形装置的处理器的框图；

图14-17是根据实施例的计算机架构的框图；以及

图18是根据实施例的对照使用软件指令转换器来将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。

具体实施方式

在以下描述中，出于解释的目的，阐述了众多具体细节以便提供对一些示例实施例的透彻理解。然而，对于本领域技术人员来说将显而易见的是，可以在没有这些具体细节的情况下实践本公开。

使用存储器缩减技术允许存储器消耗方（例如，应用、操作系统、进程等）寻址比在物理级别上实际可用的存储器更多的存储器。换句话说，解耦存储器地址空间与存储器数据空间。例如，8千兆字节（GB）存储器设备可能被公布为具有12GB的可用存储空间。当应用分配存储器设备中的存储器时，对应用的数据中的一些进行压缩，使得从应用的角度来看，存在间接进入到8GB的物理存储器空间（例如，数据空间）中的12GB的可寻址空间（例如，地址空间）。

在示例中，系统可以使用称为重复数据删除的存储器缩减技术。存储器重复数据删除是一种供有效的存储器使用的过程。并非是存储相同数据的多个副本，而是存储一个经过重复数据删除的副本，并使用附加的数据结构来跟踪哪些进程可以使用相同的“经过重复数据删除的”数据。存储器重复数据删除是在硬件中执行的，并且可以是存储器控制器的一部分。通过对数据进行重复数据删除，存储器控制器可以公布比所存在的数据空间更多的地址空间。

存储器缩减的另一个示例是使用压缩技术来压缩物理存储器的内容并因此更有效地使用存储器的系统。在这样的系统中，当中央处理单元（CPU）写入一块存储器、例如4千字节（KB）页面时，如果该页面的内容被压缩，则实际的物理存储器消耗可能远小于4KB，从而允许物理存储器容纳比所写入的块的原始大小更多的内容。

地址空间（或可寻址空间）与数据空间之间的差是通过数据经历的压缩的量（例如，压缩比）来确定的。基于各种实施方式，该压缩比可以高达地址空间比数据空间的2:1、2.5:1或甚至更高。

在这样的系统中，实际的物理存储器消耗可能随时间变化，因为数据内容在程序执行过程中可能具有不同的压缩比。解耦地址空间与数据空间有碍于系统软件知晓系统中实际消耗了多少物理存储器。结果，该间接性有碍于系统软件在物理存储器接近其极限的情况下采取必要的动作。传统上，当系统软件管理所有的物理存储器时，它知晓存储器消耗，并且可以通过向外置换到其他形式的存储来开始释放空间。

“存储器压力”是数据空间的物理存储器消耗接近其极限（例如，变满）并且过度使用了所公布的地址空间的情况。在这种情况下，系统软件可以继续尝试分配存储器，其度量错误地指示存在可用的下层数据空间，而实际上，数据空间处于满负荷或接近满负荷。尝试写入到彻底满了的物理存储器空间可能会导致数据丢失、存储器错误、崩溃或其他错误状态。

在过度使用的存储器系统（例如，具有压缩和/或重复数据删除的存储器系统）中，可供软件使用的存储器的量随着写入到存储器中的内容而变化。在这样的系统中，软件可以简单地通过用较不可压缩的内容来覆写已经分配的存储器页面的内容而使系统耗尽可用存储器。操作系统（OS）预计通过将存储器向外置换到磁盘来应对这种存储器压力。

然而，由于存储器内容的压缩程度取决于工作负载，因此对于给定的工作负载的实际压缩率可能会发生很大变化，并且在最坏的情况下可能会溢出可用的物理存储器。在这种情况下，传入通信量可能会超出可用存储器资源的限度，并导致数据丢失和系统故障。本文描述的系统和方法通过限制通信量进入存储器的速率以便防止耗尽可用的存储器资源并避免系统故障来提供存活性保障。

如本文中描述的用于控制注入到系统中的通信量流的速率限制机制提供了一种改进具有过度使用的存储器的计算系统的操作的创新方法。该速率限制架构可以以硬件来实现，并且可诸如通过驱动程序、OS库等而从软件堆栈进行访问。该速率限制架构可以以硬件来实现，并且可诸如通过驱动程序、OS库等而从软件堆栈进行访问。本文描述的速率限制架构确保了经过重复数据删除的存储器区域不会溢出，从而保障了物理存储器资源。通过减缓所注入的通信量，关键系统资源不会耗尽，并且对其他系统组件给予了有足够的时间来传播关键事件，诸如到处理器核的中断。

提供存活性保障是所有计算产品的基本要求之一。这样的特征在服务器处理器中最为突出，在服务器处理器中，多个潜在关键应用共享相同的计算和存储器资源。将新的存储器技术引入到服务器产品线（这样的存储器重复数据删除）中会显著影响服务器存储器子系统的特性和行为，并引发了各种情况，所述情况如果处理不当则可能会危害平台的性能或功能性。一个突出的示例是由于引入了存储器重复数据删除特征而可能发生的存储器超额订阅情况。

当系统的存储器资源被超额订阅时，应注意核和应用不会超出那些资源的限度，从而导致数据丢失和系统故障。示例包括将压缩或重复数据删除应用于存储器以便增加有效容量的系统。在这样的系统中，应用通常观察到比系统硬件中实际存在的更大的存储器，这依赖于底层压缩或重复数据删除逻辑能够压缩现有硬件存储器中的数据值的事实。然而，由于此类压缩的程度取决于应用的数据内容，因此必然存在可能超出可用硬件存储器资源的限度的情况，从而导致数据丢失和应用故障。

此处描述的系统和方法提供了用来监控核向外发送存储器事务的速率的速率限制机制。基于存储器超额订阅情况的检测，速率限制机制限制了这种事务注入的速率，使得系统有足够的时间来做出反应。硬件可以向系统软件提供警报，然后系统软件可以执行补救功能。

图1是例示了根据实施例的计算系统100的硬件和软件架构的图示，其中示出了硬件组件和软件组件之间的各种接口。如通过HW指示的，硬件组件在分隔线下方表示，而（由SW表示的）软件组件位于分隔线上方。在硬件侧上，各自具有一个或多个处理器核的处理设备102（其可以包括一个或多个微处理器、数字信号处理器等）与存储器管理设备104和系统互连106对接。存储器管理设备104提供由正在执行的进程使用的虚拟存储器与物理存储器之间的映射。存储器管理设备104可以是中央处理单元的组成部分，该中央处理单元还包括处理设备102。

互连106包括诸如存储器、数据和控制线之类的底板，以及与输入/输出设备（例如，PCI、USB等）的接口。存储器108（诸如，动态随机访问存储器，DRAM）和诸如闪存之类的非易失性存储器110（例如，电可擦除只读存储器（EEPROM）、NAND闪存、NOR闪存等）经由存储器控制器112与存储器管理设备104和互连106对接。在一些实施例中，这个架构微架构100可以支持外围设备的直接存储器访问（DMA）。包括视频和音频适配器的I/O设备、非易失性存储器、外部外围链路（诸如USB、蓝牙等）以及网络接口设备（诸如经由Wi-Fi或LTE系列接口进行通信的设备）共同被表示为I/O设备和联网114，其经由对应的I/O控制器116与互连106对接。

在相关实施例中，输入/输出存储器管理单元IOMMU 118支持外围设备的安全直接存储器访问（DMA）。IOMMU 118可以通过调解（mediate）来自I/O设备114的对存储器108的访问来提供存储器保护。IOMMU 118还可以在虚拟化环境中提供DMA存储器保护，在所述虚拟化环境中它允许将某些硬件资源分派给在系统上运行的某些客户VM，并且强制在其他VM与未分派给它们的外围设备之间进行隔离。

在软件侧上，预操作系统（pre-OS）环境120，其在最初系统启动时执行并且负责发起操作系统的起动。pre-OS环境120的一个传统示例是系统基本输入/输出系统（BIOS）。在当今的系统中，可以实现统一的可扩展固件接口（UEFI）。pre-OS环境120负责发起操作系统的启动，而且为嵌入式应用提供执行环境。

操作系统（OS）122提供一个或多个内核，其控制硬件设备、管理针对存储器中的程序的存储器访问、协调任务并促进多任务化、组织要存储的数据、分派存储器空间和其他资源、将程序二进制代码加载到存储器中、发起应用程序的执行（所述应用程序然后与用户和硬件设备交互）以及检测各种已定义的中断并对其做出响应。此外，操作系统122提供设备驱动程序和各种常见服务，诸如促进与外围设备对接和联网的服务，所述服务为应用程序提供了抽象化，使得应用不需要负责处理此类常见操作的细节。操作系统122另外提供图形用户界面（GUI），其促进经由诸如监控器、键盘、鼠标、麦克风、摄像头、触摸屏等的外围设备与用户的交互。

运行时系统124实现执行模型的部分，包括诸如以下的操作：在函数调用之前将参数放到堆栈上、磁盘输入/输出（I/O）行为以及与并行执行相关的行为。运行时系统124还可以执行支持服务，诸如类型检查、调试或代码生成和优化。

库126包括程序函数的集合，其为应用程序提供进一步的抽象化。例如，这些包括共享库、动态链接库（DLL）。库126可以是操作系统122、运行时系统124的组成部分，或者可以是添加特征，或者甚至是远程托管的。库126定义应用程序接口（API），应用程序128可以通过该应用程序接口进行各种函数调用以调取由操作系统122提供的服务。应用程序128是为用户执行除了由协调计算设备本身的基本可操作性的低级系统程序执行的任务之外的有用任务的那些程序。

图2是例示了根据实施例的存储器通信量控制系统200的框图。存储器通信量控制系统200包括处理器202、存储器设备204、控制器中枢206和输入/输出（I/O）设备208。虽然图2中例示了仅一个处理器202，但是要理解的是，系统200中可以包括一个或多个处理器202。

处理器202耦合到控制器中枢206以将控制信号和数据传递到I/O设备208。控制器中枢206可以包括子控制器，诸如图形存储器控制器中枢（GMCH）或I/O中枢（IOH），其可以是在单独的芯片上。控制器中枢206经由多点总线与处理器202通信，所述多点总线诸如前侧总线（FSB）、点到点接口（诸如快速路径互连（QPI））或者类似连接。在各种实施例中，控制器中枢206可以是图14的控制器中枢1420的实例。

存储器204直接耦合到处理器202。存储器204可以是例如动态随机访问存储器（DRAM）、相变存储器（PCM）或二者的组合。

存储器通信量控制电路210与处理器202相关联。多处理器系统中的每个处理器202包括对应的存储器通信量控制电路210。存储器通信量控制电路210监控由处理器202产生的存储器通信量的量，以确定处理器202是否正向存储器设备204注入多于阈值量的存储器通信量。

系统200还包括存储器缩减电路212，其可以集成到处理器202中的存储器控制器中，或者可以是单独的单元。例如，存储器缩减电路212可以是协处理器或其他专用处理器。在各种实施例中，存储器缩减电路212可以是图2xx的存储器控制器20xx的实例。

存储器缩减电路212用于对存储器204的数据区域中的数据进行压缩/重复数据删除。为了服务于从请求方（例如处理器202）接收的地址请求，存储器缩减电路212参考用来间接进入存储器设备204的数据区域的映射表。存储器缩减电路212管理对存储器204的所有访问。该硬件拦截所有通信量，并实现用于进行以下的逻辑：（1）确定针对一地址的数据驻留在哪里，以及（2）按照需要在存储器204中的数据区域中存储和释放数据。

所述映射表包括从地址空间到数据空间的映射，或者换句话说，从逻辑地址空间到物理数据空间的映射。在实施例中，映射表是指针表，所述指针将来自处理器202的系统地址映射到物理存储器设备204上的经过压缩或重复数据删除的数据的位置。在最简单的实施例中，映射表将地址空间的固定大小的区块映射到存储器设备204上的数据区域中的经过压缩或重复数据删除的区块中。

存储器缩减电路212可以被配置成在存储器超额订阅情况发生或可能发生时检测并发出警报。存储器超额订阅是这样时的情况：在经过重复数据删除或压缩的架构中的请求超出了存储器硬件资源的限度，使得物理存储器204可能无法处理所有请求。当发生存储器超额订阅时，存储器缩减电路212可以传输遇险信号，将该遇险信号传播到存储器通信量控制电路210。

当存储器通信量控制电路210从存储器缩减电路212接收遇险信号时，存储器通信量控制电路210可以对处理器202的输入通信量进行节流以减轻存储器缩减电路212处的存储器请求并缩减消耗存储器的速率。存储器通信量控制电路210可以包括用来执行输入通信量的速率控制的速率控制电路。存储器通信量控制电路210可以被配置成使得不对出站通信量（例如，从存储器204返回到处理器202的通信量）进行节流。这允许服务于待决存储器请求。通过限制输入通信量，图2中例示的系统改进了机器的功能，允许了良好的恢复力并避免了灾难性的存储器相关故障。

存储器通信量控制电路210可以集成到处理器202中的存储器控制器中，或者可以是单独的单元。例如，存储器通信量控制电路210 可以是协处理器或其他专用处理器。

图3A是例示了根据实施例的所监控的系统环境300A的框图。通信量源302连接到网络结构304。存储器设备306A和306B经由相应的控制器308A和308B连接到网络结构304。通信量源302可以是使用存储器设备306A-B的处理器或其他计算单元。存储器设备306A-B可以是例如动态随机访问存储器（DRAM）、相变存储器（PCM）或二者的组合。控制器308A-B（例如，图13的存储器控制器1314）经由网络结构304与通信量源302（例如，图13的处理器1300）通信。网络结构304可以包括多点总线，诸如前侧总线（FSB）、点到点接口（诸如快速路径互连（QPI））或者类似连接。

监控电路310监控通信量源302和由通信量源302注入到网络结构304中的请求。监控电路310可以实现漏桶算法以确定通信量源302是否超过了预定通信量注入速率。可以使用其他类型的阈值处理、通信量策略安排或速率监控。

监控电路310可以是存储器控制器或其他接口（诸如图1的存储器管理设备104或存储器控制器112）的一部分或集成到它们以与其一起操作。替换地，监控电路310可以是例如图13的处理器1300或存储器控制器单元1314的一部分或集成到它们以与其一起操作。监控电路310可以是与现有存储器控制设备分离的控制器。一般而言，监控电路310可以位于处理器核与存储器设备306之间的任何位置。虽然监控电路310可以合并到存储器控制器中，但是它也可以是与所述核在管芯上分离的电路，或者作为单独的ASIC、FPGA或其他电路而在所述核的管芯外。

控制器308A-B通过结构304向监控电路310提供信令。该信令机制的目的是以足够快的速度将关键系统情况传回通信量源，以防止系统发生故障。为此目的，信令机制使用与承载常规通信量的其他结构信号一起被路由的专用的遇险信号。遇险信号由该结构上的包括监控电路310的所有实体进行监控，所述实体注入需要在接收到通知时做出反应的通信量。它由管理关键系统资源的实体进行驱动，这些实体可以检测不合期望的系统情况或潜在关键的系统情况，诸如资源超额订阅。如果存在多个这样的资源管理器，则可以将它们的信号进行组合以统一通知所有通信量源。遇险信号可以是电平触发的、边沿触发的、脉冲或任何其他合适的机制。遇险信号的确切性质取决于系统架构、遇险情况的性质或其发送器或接收器的接口类型。

在使用压缩或重复数据删除来过度订阅现有硬件存储器的系统中，遇险信号由压缩或重复数据删除引擎生成，该引擎具有关于可用硬件存储器的确切利用率的信息。在图3中例示的实施例中，控制器308A-B在适当时触发遇险信号。当利用率达到临界水平时，控制器308A-B生成到通信量源（例如，核）的遇险信号，以减缓写入存储器的速率。这进而允许有更多的时间来通知系统软件，并允许通过采取必要的步骤以通过软件方式缩减存储器消耗来做出反应，诸如将页面写入到后备存储。

控制器308A-B维持各个存储器设备306A-B的存储器消耗水平。当存储器消耗达到预定义的水平时，控制器308A-B于是就触发中断以缩减来自通信量源302的存储器请求。

控制器308A-B可以使用可配置的中断，每当存储器消耗达到某些预定义的水平时就触发所述中断。中断可以使得将遇险信号传输到监控电路310。这允许通信量源302静止并缩减到存储器的写入，从而释放一些存储器压力并防止产生可能潜在地耗尽物理存储器的更多存储器通信量。可以将与存储器消耗水平相关的信息提供给作为寄存器（或机器检查库）的软件。

当遇险信号被激活时，使用速率控制电路312来对到网络结构304中的存储器访问进行节流。速率控制电路312接收来自监控电路310的信号和来自多路复用器314（MUX）的遇险信号。多路复用器314可以是一个或多个逻辑或门，其从控制器308A-B取得信号并输出遇险信号。如果来自控制器308A-B中的任何的遇险信号为高，那么输出为高，这指示存储器设备306A-B中的至少一个被超额订阅。如果监控电路310确定了通信量源302超过其预定义的请求速率，并且激活了遇险信号，那么就激活速率控制电路312以对输入速率进行节流。例如，速率控制电路312可以允许通信量源302每十个周期在网络结构304上发送请求。该速率可以是固定的、可配置的或可变的值，在启动时或在运行时期间对其进行调节。

可以以各种方式实现可变控制速率。在实施例中，通过软件对可变速率进行编程以基于各因素而改变该速率的值。例如，可以基于系统中的活动处理器核的数量而将可变速率设置得更高或更低。例如，具有较少活动核的系统可以具有比具有更多活动核的系统更高的速率。

速率控制电路312不对从网络结构304流向通信量源302的通信量进行节流，因为这样的通信量可能包括返回给请求方的回复，或来自其他系统组件的需要由请求方处理的请求。

可选地，速率控制电路312可以实现开/关的开关316，其允许外部实体（例如，处理器核）在某些情况下关闭速率控制电路312。例如，如果被节流的核开始运行没有正在使用超额订阅的存储器资源的有权限的线程（即，系统软件），则该核可以禁用速率控制电路312以关闭节流机制并允许系统软件对网络结构304的完全访问。

图3B是例示了根据实施例的所监控的系统环境300B的另一框图。所例示的组件以与上面关于图3A描述的组件一致的方式操作。然而，如图3B中例示的，多个通信量源302A-N连接到来自多路复用器314的遇险信号。因此，虽然多路复用器314仍然聚集来自各种控制器308A-B的遇险信号，但是输出被多个通信量源302A-N经由相应的监控电路310A-N所消耗，所述监控电路310A-N以与图3A的监控电路310操作的相同方式操作。因此，当一个或多个控制器308A-B激活了遇险信号时，多路复用器314将遇险信号传播给总线上的所有通信量源302A-N。然后，每个速率控制电路312A-N评估超速信号是否活动，并且如果是，则对对应的通信量源302A-N进行节流。

图4是例示了根据实施例的监控电路310的示意图。在实施例中，监控电路310使用漏桶机制来确定通信量源302是否正在生成比阈值速率更多的通信量。监控电路310包括请求计数器400、时间窗计数器402和阈值值404。

时间窗计数器402被编程有预定义的时间值，并在每个时钟周期递减。当时间窗计数器402达到零时，它被重新加载有预定义的值并再次开始倒计数。在各种实施例中，可以在制造时提供该预定义值，或者可以由系统实现者或最终用户来对该预定义值进行编程。预定义值可以是几毫秒到几秒的量级。

请求计数器400对由通信量源302向网络结构304发布的请求的数量进行计数。每当请求被注入到网络结构304中时，请求计数器400就递增。每当时间窗流逝（即，时间窗计数器402达到零）时，请求计数器400就递减。结果，请求计数器400保持通信量源302是以什么快速度将请求注入到结构304中的历史。因此，将请求计数器400与预定义的阈值值404进行比较指示了通信量源302是否超过给定的注入速率（例如，每个时间窗计数器周期的请求）。输出超速信号406指示注入速率是否高于阈值值404。超速信号406由速率控制电路312使用以启用节流机制，诸如当信令系统报告了关键系统情况（诸如存储器压力）时。

图5是例示了根据实施例的速率控制电路312的示意图。速率控制电路312接收来自监控电路310的超速信号406和来自多路复用器314的遇险信号500。超速信号406和遇险信号500被输入到与门，从而产生输出信号502。如果输出信号502为高，那么接通节流电路504以随时间缩减存储器请求。节流电路504接收来自通信量源302的请求506并将它们传递到网络结构304。节流电路504还可以接收来自网络结构304的响应508，所述响应508可以去往通信量源302。在另一实施例中，在速率控制电路312和节流电路504周围路由该响应通信量。

节流电路504可以包括各种缓冲器、控制电路和其他结构以缓冲请求506，并然后以降低的速率转发它们、将控制信号传输到通信量源以静止或处理来自通信量源302的快速控制信号。快速控制信号可以是覆盖（override）信号，其启用或禁用节流电路504，而不管超速信号406或遇险信号500的状态如何。在实施例中，快速控制信号包括开/关信号510以控制节流电路504的操作。

图6是例示了根据实施例的用于控制存储器业务量流率的方法600的流程图。方法600的操作是以诸如电路、处理器等的硬件来实现的。

在操作602处，接收超速信号。此处，超速信号指示来自通信量源的存储器通信量超过阈值。在示例中，方法600可以被扩展为包括使用漏桶算法来确定是否要断言该超速信号。

在操作604处，接收来自与存储器设备对接的存储器控制器的遇险信号。此处，遇险信号指示存储器设备被超额订阅。在示例中，与存储器设备对接的存储器控制器实现存储器重复数据删除。因此，在示例中，当在可选操作608处接收到存储器请求时，可以在可选操作618处执行存储器的重复数据删除。如果物理存储器现在被超额订阅（可选的决策620），那么可以生成遇险信号。

在操作606处，当超速信号和遇险信号二者都被断言时，对来自通信量源的存储器通信量流进行节流。在示例中，对来自通信量源的存储器通信量流进行节流包括使用固定的节流率。在示例中，对来自通信量源的存储器通信量流进行节流包括使用可变的节流率。在示例中，可变的节流率是系统中的活动核数量的函数。

方法600可以扩展为包括接收控制信号以启用或禁用节流，而不管超速信号或遇险信号是否被断言。方法600可以被扩展为包括不对到通信量源的响应通信量进行节流。

可以经由计数器确定速率。因此，在可选操作608处，接收存储器请求。在可选操作610处，计数器递增。在可选的决策612处，如果计数器高于阈值，那么可以产生超速信号。否则，在可选的决策614处，如果时间段已期满，则复位计数器（可选操作616）。因此，方法600可以扩展为包括维持请求计数器。此处，请求计数器跟踪在一时间段内接收到多少请求。在示例中，该时间段是多个时钟周期。在示例中，使用时间窗计数器测量该时间段。在示例中，时间窗计数器被配置成在每个时钟周期时从预定值开始倒计数并使请求计数器复位。

实施例可以以硬件、固件和软件之一或其组合来实现。实施例还可以被实现为存储在机器可读存储设备上的指令，所述指令可以被至少一个处理器读取和执行以实行本文描述的操作。机器可读存储设备可以包括用于以机器（例如，计算机）可读的形式存储信息的任何非暂时性机构。例如，机器可读存储设备可以包括只读存储器（ROM）、随机访问存储器（RAM）、磁盘存储介质、光学存储介质、闪存设备以及其他存储设备和介质。

可以使用处理器子系统来在机器可读介质上执行指令。处理器子系统可以包括一个或多个处理器，每个处理器具有一个或多个核。另外，处理器子系统可以设置在一个或多个物理设备上。处理器子系统可以包括一个或多个专用处理器，诸如图形处理单元（GPU）、数字信号处理器（DSP）、现场可编程门阵列（FPGA）或固定功能处理器。

如本文中描述的示例可以包括逻辑或多个组件、模块或机构，或者可以在逻辑或多个组件、模块或机构上操作。模块可以是通信地耦合到一个或多个处理器以便执行本文描述的操作的硬件、软件或固件。模块可以是硬件模块，并且如这样的模块可以被认为是能够执行指定操作的有形实体，并且可以以某种方式进行配置或布置。在示例中，可以以指定的方式将电路布置（例如，在内部或相对于诸如其他电路之类的外部实体）为模块。在示例中，一个或多个计算机系统（例如，独立的、客户端或服务器计算机系统）或一个或多个硬件处理器的全部或一部分可以由固件或软件（例如，指令、应用部分或应用）配置为操作以执行指定操作的模块。在示例中，该软件可驻留在机器可读介质上。在示例中，该软件在由模块的底层硬件执行时使得该硬件实行指定的操作。因此，术语“硬件模块”被理解为涵盖有形实体，其是被物理地构造、专门配置（例如，硬接线）或临时（例如，暂时性地）配置（例如，编程）为以指定的方式进行操作或执行本文描述的任何操作的部分或全部的实体。考虑其中模块被临时配置的示例，并非所述模块中的每一个都需要在任何一个时间被实例化。例如，在模块包括使用软件配置的通用硬件处理器的情况下，可以在不同的时间将所述通用硬件处理器配置成相应的不同的模块。软件因此可以配置处理器，例如，以在一个时刻构成一个特定的模块，并且在不同的时刻构成不同的模块。模块也可以是操作以执行本文描述的方法的软件或固件模块。

如本文献中使用的电路或电路体系可以例如单个地或以任何组合而包括硬接线电路、可编程电路（诸如，包括一个或多个单独的指令处理核的计算机处理器）、状态机电路和/或存储由可编程电路执行的指令的固件。电路、电路体系或模块可以共同地或单独地体现为形成更大系统的一部分的电路，例如集成电路（IC）、片上系统（SoC）、台式计算机、膝上型计算机、平板计算机、服务器、智能电话等。

如本文的任何实施例中使用的术语“逻辑”可以指代被配置成执行上述操作中的任何的固件和/或电路。固件可以体现为被（例如，非易失性地）硬编码在存储器设备和/或电路中的代码、指令或指令集和/或数据。

如在本文的任何实施例中使用的“电路”可以例如单个地或以任何组合而包括硬接线电路、可编程电路、状态机电路和/或存储由可编程电路执行的指令的固件。电路可以体现为集成电路，诸如集成电路芯片。在一些实施例中，电路可以至少部分地由处理器电路形成，所述处理器电路执行与本文描述的功能性对应的代码和/或指令集（例如，软件、固件等），从而将通用处理器转换为用于实行本文描述的操作中的一个或多个的专用处理环境。在一些实施例中，处理器电路可以体现为独立式集成电路，或者可以作为若干组件之一而并入集成电路。在一些实施例中，节点或其他系统的各种组件和电路可以组合在片上系统（SoC）架构中。

图7是例示了根据实施例的以计算机系统700的示例形式的机器的框图，在该机器中可以执行指令集或指令序列以使该机器实行本文讨论的各方法中的任何一个。在替换实施例中，该机器作为独立设备操作或者可以连接（例如联网）到其他机器。在联网部署中，该机器可以作为服务器-客户端网络环境中的服务器或客户端机器进行操作，或者其可以充当对等（或分布式）网络环境中的对等机器。该机器可以是头戴式显示器、可穿戴设备、个人计算机（PC）、平板PC、混合式平板、个人数字助理（PDA）、移动电话或能够（顺序地或以其他方式）执行指定该机器要采取的操作的指令的任何机器。进一步地，虽然例示了仅单个机器，但是术语“机器”也应被视为包括单独地或者联合地执行一组(或多组)指令以实行本文中讨论的各方法中的任何一个或多个的机器的任何集合。类似地，术语“基于处理器的系统”应被视为包括由处理器（例如，计算机）控制或由处理器（例如，计算机）操作以单独地或联合地执行指令以实行本文中讨论的各方法中的任何一个或多个的一个或多个机器的任何集合。

示例计算机系统700包括彼此经由链路708（例如，总线）进行通信的至少一个处理器702（例如，中央处理单元（CPU）、图形处理单元（GPU）或二者、处理器核、计算节点等）、主存储器704和静态存储器706。计算机系统700还可以包括视频显示单元710、字母数字输入设备712（例如，键盘）和用户界面（UI）导航设备714（例如，鼠标）。在一个实施例中，视频显示单元710、输入设备712和UI导航设备714被合并到触摸屏显示器中。计算机系统700可以另外包括存储设备716（例如，驱动单元）、信号生成设备718（例如，扬声器）、网络接口设备720以及一个或多个传感器（未示出），诸如全球定位系统（GPS）传感器、罗盘、加速度计、陀螺仪、磁力计或其他传感器。

存储设备716包括其上存储有一组或多组数据结构和指令724（例如，软件）的计算机可读介质722，所述一组或多组数据结构和指令224体现了本文描述的各方法或功能中的任何一个或多个或者被它们所利用。在由计算机系统700执行指令724期间，指令724还可以完全或至少部分地驻留在主存储器704、静态存储器706内和/或处理器702内，其中主存储器704、静态存储器706和处理器702也构成机器可读介质。

虽然机器可读介质722在示例实施例中被例示为单个介质，但是术语“机器可读介质”可以包括存储一个或多个指令724的单个介质或多个介质（例如，集中式或分布式数据库和/或相关联的高速缓存和服务器）。术语“机器可读介质”还应该被理解为包括任何有形介质，其能够存储、编码或承载用于由机器执行的指令并且使机器实行本公开的方法中的任何一个或多个或者能够存储、编码或承载由这样的指令利用或与这样的指令相关联的数据结构。术语“机器可读介质”相应地应被理解为包括但不限于固态存储器以及光学介质和磁性介质。机器可读介质的具体示例包括非易失性存储器，以示例的方式包括但不限于半导体存储器设备（例如，电可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM））和闪存设备；磁盘，诸如内部硬盘和可移除磁盘；磁光盘；和CD-ROM和DVD-ROM磁盘。

指令724可以进一步使用传输介质经由网络接口设备720利用许多公知的传输协议（例如，HTTP）中的任何一个来在通信网络726上被传输或接收。通信网络的示例包括局域网（LAN）、广域网（WAN）、互联网、移动电话网络、普通老式电话（POTS）网络和无线数据网络（例如，蓝牙、Wi-Fi、3G和4G LTE/LTE-A、5G、DSRC或WiMAX网络）。术语“传送介质”应被视为包括任何无形介质，其能够存储、编码或携带由机器执行的指令，并且包括数字或模拟通信信号或用于促进这样的软件的通信的其他无形介质。

下面的各图详细描述了用以实现上文的实施例的架构和系统。在一些实施例中，如下文详细描述的那样仿真上述一个或多个硬件组件和/或指令，或者将其实现为软件模块。

可以将上文详细描述的（一个或多个）指令的实施例体现为下文详细描述的“通用向量友好指令格式”。在其他实施例中，未利用这种格式而是使用了另一种指令格式，然而，对写掩码寄存器、各种数据变换（拌和、广播等）、寻址等的以下描述一般可应用于以上（一个或多个）指令的实施例的描述。附加地，下文详细描述了系统、架构和流水线。上面的（一个或多个）指令的实施例可以在这样的系统、架构和流水线上执行，但不限于详细描述的那些。

指令集可以包括一个或多个指令格式。给定指令格式可以定义用于除其他之外指定要执行的操作（例如操作码）和要对其执行操作的（一个或多个）操作数的各个字段（例如位的数量、位的位置）和/或（一个或多个）其他数据字段（例如掩码）。一些指令格式通过定义指令模板（或子格式）被进一步分解。例如，给定指令格式的指令模板可以被定义成具有指令格式的字段的不同子集（所包括的字段通常是以相同的顺序，但是因为包括了较少的字段，所以至少一些具有不同的位位置）和/或被定义成具有以不同方式解释的给定字段。因此，ISA的每个指令使用给定指令格式（并且如果被定义的话，以该指令格式的指令模板中的给定的一个）来表示，并且包括用于指定操作和操作数的字段。例如，ADD指令具有特定的操作码和指令格式，该指令格式包括用于指定操作码的操作码字段和用于选择操作数（源1/目的地和源2）的操作数字段；并且该ADD指令在指令流中的出现将在选择特定操作数的操作数字段中具有特定内容。已经发布和/或公布了称为高级向量扩展（AdvancedVector Extensions，AVX）（AVX1和AVX2）并且使用向量扩展（VEX）编码方案的一组SIMD扩展（例如，参见2014年9月的英特尔^®64和IA-32架构软件开发人员手册；并且参见2014年10月的英特尔^®高级向量扩展编程参考）。

指令格式

可以以不同格式来具体化本文描述的（一个或多个）指令的实施例。另外，下面详细描述系统、架构和流水线。所述（一个或多个）指令的实施例可以在这样的系统、架构和流水线上执行，但是不限于详细描述的那些。

通用向量友好指令格式

向量友好指令格式是适合于向量指令的指令格式（例如存在专用于向量操作的某些字段）。虽然描述了其中通过向量友好指令格式来支持向量和标量操作二者的实施例，但是替换实施例仅使用向量友好指令格式的向量操作。

图8A-8B是例示根据实施例的通用向量友好指令格式及其指令模板的框图。图8A是例示根据实施例的通用向量友好指令格式及其A类指令模板的框图；而图8B是例示根据实施例的通用向量友好指令格式及其B类指令模板的框图。具体来说，通用向量友好指令格式800，为其定义了A类和B类指令模板，所述A类和B类指令模板二者都包括无存储器访问805指令模板和存储器访问820指令模板。在向量友好指令格式的上下文中的术语通用指的是未绑定到任何特定指令集的指令格式。

虽然将描述以下实施例，即在所述实施例中向量友好指令格式支持以下：具有32位（4字节）或64位（8字节）数据元素宽度（或大小）的64字节向量操作数长度（或大小）（并且因此，64字节向量由16个双字大小的元素或替换地由8个四字大小的元素组成）；具有16位（2字节）或8位（1字节）数据元素宽度（或大小）的64字节向量操作数长度（或大小）；具有32位（4字节）、64位（8字节）、16位（2字节）或8位（1字节）数据元素宽度（或大小）的32字节向量操作数长度（或大小）；以及具有32位（4字节）、64位（8字节）、16位（2字节）或8位（1字节）数据元素宽度（或大小）的16字节向量操作数长度（或大小）；但是替换实施例可以支持具有更多、更少或不同数据元素宽度（例如，128位（16字节）数据元素宽度）的更多、更少和/或不同的向量操作数大小（例如，256字节向量操作数）。

图8A中的A类指令模板包括：1）在无存储器访问805指令模板内，示出无存储器访问、全舍入控制类型操作810指令模板和无存储器访问、数据变换类型操作815指令模板；以及2）在存储器访问820指令模板内，示出存储器访问、临时825指令模板和存储器访问、非临时830指令模板。图8B中的B类指令模板包括：1）在无存储器访问805指令模板内，示出无存储器访问、写掩码控制、部分舍入控制类型操作812指令模板和无存储器访问、写掩码控制、vsize类型操作817指令模板；以及2）在存储器访问820指令模板内，示出存储器访问、写掩码控制827指令模板。

该通用向量友好指令格式800包括下文按图8A-8B中例示的顺序列出的以下字段。

格式字段840——该字段中的特定值（指令格式标识符值）唯一标识向量友好指令格式以及因此的指令以向量友好指令格式在指令流中的出现。照此，该字段在以下意义上是可选的，即该字段对于仅具有通用向量友好指令格式的指令集来说是不需要的。

基础操作字段842——其内容区分不同的基础操作。

寄存器索引字段844——其内容直接地或通过地址生成来指定源和目的地操作数的位置（无论它们是在寄存器中还是在存储器中）。这些包括足以从PxQ（例如，32x512、16x128、32x1024、64x1024）寄存器文件选择N个寄存器的位数。虽然在实施例中N可以是高达3个源和一个目的地寄存器，但是替换实施例可以支持更多或更少的源和目的地寄存器（例如，可以支持高达两个源，其中这些源中的一个也充当目的地；可以支持高达三个源，其中这些源中的一个也充当目的地；可以支持高达两个源和一个目的地）。

修饰符字段846——其内容将指定存储器访问的通用向量指令格式的指令的出现与不指定存储器访问的那些指令的出现进行区分；也就是说，在无存储器访问805指令模板和存储器访问820指令模板之间进行区分。存储器访问操作读取和/或写入存储器层级（在一些情况下使用寄存器中的值来指定源和/或目的地地址），而非存储器访问操作不读取和/或写入存储器层级（例如，源和目的地是寄存器）。虽然在实施例中，该字段也在用于执行存储器地址计算的三种不同方式之间进行选择，但替换实施例可以支持用于执行存储器地址计算的更多、更少或不同的方式。

扩增操作字段850——其内容区分除了基础操作之外要执行多个不同操作中的哪一个。该字段是上下文特定的。在实施例中，该字段被划分成类别字段868、α字段852、和β字段854。扩增操作字段850允许在单个指令中而不是在2个、3个或4个指令中执行共同的操作组。

比例字段860——其内容允许对于存储器地址生成（例如，对于使用2^比例 * 索引+基址的地址生成）的索引字段内容进行缩放。

位移字段862A——其内容被用作存储器地址生成的一部分（例如，对于使用2^比例 *索引+基址+位移的地址生成）。

位移因数字段862B（注意，位移字段862A直接在位移因数字段862B上的并置指示一个或另一个被使用）——其内容被用作地址生成的一部分；它指定要按存储器访问的大小（N）进行缩放的位移因数，其中N是存储器访问中的字节数（例如，对于使用2^比例 * 索引+基址+经缩放的位移的地址生成）。忽略冗余低阶位并且因此使位移因数字段的内容乘以存储器操作数总大小（N）以便生成要在计算有效地址中使用的最终位移。由处理器硬件在运行时基于全操作码字段874（在本文中稍后描述）和数据操纵字段854C来确定N的值。位移字段862A和位移因数字段862B在以下意义上是可选的，即它们不被用于无存储器访问805指令模板，和/或不同实施例可以实现两个中的仅一个或者两个都不实现。

数据元素宽度字段864——其内容区分要使用多个数据元素宽度中的哪一个（在一些实施例中针对所有指令；在其他实施例中仅针对指令中的一些）。该字段在以下意义上是可选的，即如果仅支持一个数据元素宽度和/或使用操作码的一些方面来支持数据元素宽度则该字段是不需要的。

写掩码字段870——其内容基于每数据元素位置来控制目的地向量操作数中的该数据元素位置是否反映基础操作和扩增操作的结果。A类指令模板支持归并写掩蔽，而B类指令模板支持归并写掩蔽和归零写掩蔽二者。当归并时，向量掩码允许目的地中的任何元素集受保护以免在（由基础操作和扩增操作指定的）任何操作的执行期间更新；在另一实施例中，保留目的地的每个元素的旧值，其中对应的掩码位具有0。相比之下，当归零时，向量掩码允许目的地中的任何元素集在（由基础操作和扩增操作指定的）任何操作的执行期间被归零；在实施例中，当对应的掩码位具有0值时，目的地的元素被设置成0。该功能性的子集是用于控制被执行的操作的向量长度的能力（即被修改的元素的跨距，从第一个到最后一个）；然而，被修改的元素不一定是连续的。因此，写掩码字段870允许部分向量操作，包括加载、存储、算术、逻辑等等。虽然描述了其中写掩码字段870的内容选择包含要被使用的写掩码的多个写掩码寄存器之一（并且因此写掩码字段870的内容间接地标识要执行的该掩蔽）的实施例，但是替换实施例替代地或附加地允许掩码写字段870的内容直接指定要执行的掩蔽。

即时字段872——其内容允许对即时的指定。该字段在以下意义上是可选的，即它在不支持即时的通用向量友好格式的实施方式中是不存在的并且它在不使用即时的指令中是不存在的。

类别字段868——其内容在不同类别的指令之间进行区分。参考图8A-B，该字段的内容在A类和B类指令之间进行选择。在图8A-B中，使用圆角方形来指示在字段中存在特定值（例如，在图8A-B中分别对于类别字段868的A类 868A和B类 868B）。

类指令模板

在A类非存储器访问805指令模板的情况下，α字段852被解释为RS字段852A，其内容区分要执行不同扩增操作类型中的哪一个（例如，为无存储器访问、舍入类型操作810和无存储器访问、数据变换类型操作815指令模板分别指定舍入852A.1和数据变换852A.2），而β字段854区分要执行所指定的类型的操作中的哪一个。在无存储器访问805指令模板中，不存在比例字段860、位移字段862A和位移比例字段862B。

无存储器访问指令模板——全舍入控制类型操作

在无存储器访问、全舍入控制类型操作810指令模板中，β字段854被解释为舍入控制字段854A，其（一个或多个）内容提供静态舍入。虽然在本发明的所描述的实施例中，舍入控制字段854A包括抑制所有浮点异常（SAE）字段856和舍入操作控制字段858，但是替换实施例可以支持可以将这两个概念编码到同一字段中或者仅具有这些概念/字段中的一个或另一个（例如，可以仅具有舍入操作控制字段858）。

SAE字段856——其内容区分是否禁用异常事件报告；当SAE字段856的内容指示启用抑制时，给定指令不报告任何种类的浮点异常标志并且不引发任何浮点异常处理程序。

舍入操作控制字段858——其内容区分要执行一组舍入操作中的哪一个（例如，向上舍入、向下舍入、向零舍入和就近舍入）。因此，舍入操作控制字段858允许基于每个指令改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的实施例中，舍入操作控制字段850的内容覆写该寄存器值。

无存储器访问指令模板——数据变换类型操作

在无存储器访问数据变换类型操作815指令模板中，β字段854被解释为数据变换字段854B，其内容区分要执行多个数据变换中的哪一个（例如，无数据变换、拌和、广播）。

在A类存储器访问820指令模板的情况下，α字段852被解释为驱逐提示字段852B，其内容区分要使用驱逐提示中的哪一个（在图8A中，为存储器访问、临时825指令模板和存储器访问、非临时830指令模板分别指定临时852B.1和非临时852B.2），而β字段854被解释为数据操纵字段854C，其内容区分要执行多个数据操纵操作（也被称为基元）中的哪一个（例如，无操纵；广播；源的向上转换；以及目的地的向下转换）。存储器访问820指令模板包括比例字段860、以及可选地位移字段862A或位移比例字段862B。

向量存储器指令在转换支持的情况下执行从存储器中的向量加载和至存储器的向量存储。就规则的向量指令来说，向量存储器指令以按数据元素的方式从存储器/向存储器传递数据，其中实际上传递的元素由被选择为写掩码的向量掩码的内容来决定。

存储器访问指令模板——临时

临时数据是可能很快地被再次使用以便受益于高速缓存的数据。然而，这是提示，并且不同的处理器可以以不同的方式来实现它，包括完全地忽略该提示。

存储器访问指令模板——非临时

非临时数据是不太可能很快地被再次使用以受益于第一级高速缓存中的高速缓存并且应被给予驱逐优先级的数据。然而，这是提示，并且不同的处理器可以以不同的方式来实现它，包括完全地忽略该提示。

类指令模板

在B类指令模板的情况下，α字段852被解释为写掩码控制（Z）字段852C，其内容区分由写掩码字段870控制的写掩蔽应当是归并还是归零。

在B类非存储器访问805指令模板的情况下，β字段854的一部分被解释为RL字段857A，其内容区分要执行不同扩增操作类型中的哪一个（例如，为无存储器访问、写掩码控制、部分舍入控制类型操作812指令模板和无存储器访问、写掩码控制、VSIZE类型操作817指令模板分别指定舍入857A.1和向量长度（VSIZE）857A.2），而β字段854的其余部分区分要执行所指定的类型的操作中的哪一个。在无存储器访问805指令模板中，不存在比例字段860、位移字段862A和位移比例字段862B。

在无存储器访问、写掩码控制、部分舍入控制类型操作810指令模板中，β字段854的其余部分被解释为舍入操作字段859A并且禁用异常事件报告（给定指令不报告任何种类的浮点异常标志并且不引发任何浮点异常处理程序）。

舍入操作控制字段859A——正如舍入操作控制字段858，其内容区分要执行一组舍入操作中的哪一个（例如，向上舍入、向下舍入、向零舍入和就近舍入）。因此，舍入操作控制字段859A允许基于每个指令改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的实施例中，舍入操作控制字段850的内容覆写该寄存器值。

在无存储器访问、写掩码控制、VSIZE类型操作817指令模板中，β字段854的其余部分被解释为向量长度字段859B，其内容区分要执行多个数据向量长度中的哪一个（例如，128、256、或512字节）。

在B类存储器访问820指令模板的情况下，β字段854的部分被解释为广播字段857B，其内容区分是否要执行广播类型数据操纵操作，而β字段854的其余部分被解释成向量长度字段859B。存储器访问820指令模板包括比例字段860、以及可选地位移字段862A或位移比例字段862B。

关于通用向量友好指令格式800，示出包括格式字段840、基础操作字段842和数据元素宽度字段864的全操作码字段874。虽然示出其中全操作码字段874包括所有这些字段的一个实施例，但是在不支持所有它们的实施例中，全操作码字段874包括少于所有这些字段。全操作码字段874提供操作代码（操作码）。

扩增操作字段850、数据元素宽度字段864和写掩码字段870允许以通用向量友好指令格式基于每个指令来指定这些特征。

写掩码字段和数据元素宽度字段的组合创建类型化指令，因为它们允许基于不同的数据元素宽度来应用掩码。

在A类和B类内找到的各种指令模板在不同情形下是有益的。在一些实施例中，不同处理器或处理器内的不同核可以仅支持A类、仅支持B类或支持两个类别。例如，意图用于通用计算的高性能通用无序核可以仅支持B类、意图主要用于图形和/或科学（吞吐量）计算的核可以仅支持A类，并且意图用于二者的核可以支持二者（当然，具有来自两个类别的模板和指令、但不是来自两个类别的所有模板和指令的某一混合的核在本发明的范围内）。而且，单个处理器可以包括多个核，所述核的全部都支持相同的类别或者其中不同的核支持不同类别。例如，在具有单独图形和通用核的处理器中，意图主要用于图形和/或科学计算的图形核中的一个可以仅支持A类，而通用核中的一个或多个可以是具有意图用于仅支持B类通用计算的无序执行和寄存器重命名的高性能通用核。不具有单独图形核的另一处理器可以包括支持A类和B类二者的一个或多个通用有序或无序核。当然，来自一个类别的特征在不同实施例中也可以在另一类别中被实现。以高级语言写的程序将会被安置（例如，仅仅及时编译或静态编译）成多种不同的可执行形式，其包括：1）仅具有为了执行由目标处理器支持的（一个或多个）类别的指令的形式；或2）具有使用所有类别的指令的不同组合写的替换例程且具有选择例程用于基于由当前正执行代码的处理器支持的指令来执行的控制流代码的形式。

特定向量友好指令格式

图9A是例示根据实施例的特定向量友好指令格式的框图。图9A示出特定向量友好指令格式900，其在该特定向量友好指令格式指定位置、大小、解释和字段顺序、以及用于那些字段中的一些的值的意义上是特定的。该特定向量友好指令格式900可以被用于扩展x86指令集，并且因此所述字段中的一些与在现有x86指令集以及其扩展（例如，AVX）中使用的那些是类似的或相同的。该格式保持与前缀编码字段、实操作码字节字段、MOD R/M字段、SIB字段、位移字段和具有扩展的现有x86指令集的即时字段一致。例示了来自图8的字段，其中来自图9A的字段中映射成所述来自图8的字段。

应当理解的是，尽管为了例示的目的在通用向量友好指令格式800的上下文中参考特定向量友好指令格式900描述了实施例，但是本发明不限于该特定向量友好指令格式900，除了被声明的地方之外。例如，该通用向量友好指令格式800预期对于各种字段的各种各样的可能大小，而特定向量友好指令格式900被示出为具有特定大小的字段。通过特定示例，尽管数据元素宽度字段864被例示为特定向量友好指令格式900中的一位字段，但是本发明不限于此（也就是说，该通用向量友好指令格式800预期数据元素宽度字段864的其他大小）。

该通用向量友好指令格式800包括下文按图9A中例示的顺序列出的以下字段。

EVEX前缀（字节0-3）902——其是以四字节形式编码的。

格式字段840（EVEX字节0，位[7:0]）——第一字节（EVEX字节0）是格式字段840并且它包含0x62（在实施例中被用于区分向量友好指令格式的唯一值）。

第二至第四字节（EVEX字节1-3）包括提供特定能力的多个位字段。

REX字段905（EVEX字节1，位[7-5]）——由EVEX.R位字段（EVEX字节1，位[7]-R）、EVEX.X位字段（EVEX字节1，位[6]-X）和857BEX字节1，位[5]-B）组成。EVEX.R、EVEX.X、和EVEX.B位字段提供与对应的VEX位字段相同的功能性，并且使用1补码的形式进行编码，即ZMM0被编码为1111B，ZMM15被编码为0000B。如本领域中已知的，指令的其他字段对寄存器索引的下三个位进行编码（rrr、xxx和bbb），使得可以通过添加EVEX.R、EVEX.X和EVEX.B形成Rrrr、Xxxx和Bbbb。

REX'字段810——这是REX'字段810的第一部分并且是用于对扩展的32寄存器集的上16或下16编码的EVEX.R'位字段（EVEX字节1，位[4]-R'）。在实施例中，以位倒置格式存储该位连同如下文指示的其他位以便（以众所周知的x86 32位模式）与BOUND指令区分，所述BOUND指令的实操作码字节是62，但是在（下文描述的）MOD R/M字段中不接受MOD字段中的11的值；替换实施例不以倒置格式来存储该位以及下文指示的其他位。为1的值被用于对下16寄存器编码。换言之，通过组合EVEX.R'、EVEX.R和来自其他字段的其他RRR来形成R'Rrrr。

操作码映射字段915（EVEX字节1，位[3:0]-mmmm）——其内容对隐含前导操作码字节（0F、0F 38或0F 3）进行编码。

数据元素宽度字段864（EVEX字节2，位[7]-W）——通过标号EVEX.W表示。EVEX.W被用于定义数据类型的粒度（大小）（32位数据元素或者64位数据元素）。

EVEX.vvvv 920（EVEX字节2，位[6:3]-vvvv）——EVEX.vvvv的作用可以包括以下内容：1）EVEX.vvvv对以倒置（1补码）形式指定的第一源寄存器操作数进行编码并且对于具有2个或更多源操作数的指令是有效的；2）EVEX.vvvv对以1补码形式为某些向量移位指定的目的地寄存器操作数进行编码；或者3）EVEX.vvvv不对任何操作数进行编码，字段被保留并且应当包含1111b。因此，EVEX.vvvv字段920对以倒置（1补码）形式存储的第一源寄存器指定符的4个低阶位编码。取决于指令，使用额外的不同EVEX位字段来将指定符大小扩展至32个寄存器。

EVEX.U 868 类别字段（EVEX字节2，位[2]-U）——如果EVEX.U=0，则它指示A类或者EVEX.U0；如果EVEX.U=1，则它指示B类或者EVEX.U1。

前缀编码字段925（EVEX字节2，位[1:0]-pp）——提供对于基础操作字段的附加位。除了为处于EVEX前缀格式的旧有SSE指令提供支持之外，这还具有压缩SIMD前缀的益处（并非需要一个字节来表示SIMD前缀，而是EVEX前缀仅需要2个位）。在实施例中，为了支持以旧有格式和以EVEX前缀格式二者使用SIMD前缀（66H、F2H、F3H）的旧有SSE指令，将这些旧有SIMD前缀编码成SIMD前缀编码字段；并且在被提供给解码器的PLA之前在运行时间被扩展成旧有SIMD前缀（所以PLA可以在没有修改的情况下执行这些旧有指令的旧有格式和EVEX格式二者）。尽管较新的指令能够将EVEX前缀编码字段的内容直接用作操作码扩展，但是某些实施例为了一致性以类似的方式扩充而允许通过这些旧有SIMD前缀来指定不同含义。替换实施例可以重新设计PLA以支持2位SIMD前缀编码，并且因此不需要扩充。

α字段852（EVEX字节3，位[7]-EH；也被称为EVEX.EH、EVEX.rs、EVEX.RL、EVEX.写掩码控制，和EVEX.N；也用α例示）——如先前描述的那样，该字段是上下文特定的。

β字段854（EVEX字节3，位[6:4]-SSS，也被称为EVEX.s_2-0、EVEX.r_2-0、EVEX.rr1、EVEX.LL0、EVEX.LLB；也用βββ例示）——如先前描述的那样，该字段是上下文特定的。

REX'字段810——这是REX'字段的其余部分并且是可以被用于对扩展的32寄存器集的上16或下16进行编码的EVEX.V'位字段（EVEX字节3，位[3]——V'）。以位倒置格式来存储该位。使用值1来对下16寄存器进行编码。换言之，通过组合EVEX.V'、EVEX.vvvv来形成V'VVVV。

写掩码字段870（EVEX字节3，位[2:0]-kkk）——如先前描述的，其内容指定寄存器在写掩码寄存器中的索引。在实施例中，特定值EVEX.kkk=000具有暗示没有写掩码被用于特定指令的特殊行为（这可以以各种各样的方式（包括使用硬接线至所有的一的写掩码或绕过掩蔽硬件的硬件）来实现）。

实操作码字段930（字节4）也被称为操作码字节。在该字段中指定操作码的部分。

MOD R/M字段940（字节5）包括MOD字段942、Reg字段944、和R/M字段946。如先前描述的，MOD字段942的内容在存储器访问和非存储器访问操作之间进行区分。Reg字段944的作用可以被总结成两个情形：对目的地寄存器操作数或源寄存器操作数进行编码，或者被视为操作码扩展并且不被用于对任何指令操作数进行编码。R/M字段946的作用可以包括以下内容：对参考存储器地址的指令操作数进行编码，或对目的地寄存器操作数或源寄存器操作数进行编码。

比例、索引、基址（SIB）字节（字节6）——如先前描述的，比例字段850的内容被用于存储器地址生成。SIB.xxx 954和SIB.bbb 956——先前已经关于寄存器索引Xxxx和Bbbb涉及了这些字段的内容。

位移字段862A（字节7-10）——当MOD字段942包含10时，字节7-10是位移字段862A，并且它与旧有的32位位移（disp32）以相同方式工作并且以字节粒度工作。

位移因数字段862B（字节7）——当MOD字段942包含01时，字节7是位移因数字段862B。该字段的位置是与以字节粒度工作的旧有x86指令集8位位移（disp8）的位置相同的位置。因为disp8是符号扩展的，所以它可以仅在-128和127字节偏移之间寻址；就64字节高速缓存行来说，disp8使用可以被设置成仅四个真正有用的值-128、-64、0和64的8个位；因为常常需要更大的范围，所以使用disp32；然而，disp32需要4个字节。与disp8和disp32相比，位移因数字段862B是disp8的重新解释；当使用位移因数字段862B时，通过乘以存储器操作数访问的大小（N）的位移因数字段的内容来确定实际位移。这种类型的位移被称为disp8*N。这降低平均指令长度（被用于位移但具有大得多的范围的单个字节）。这样的经压缩的位移是基于以下假设：有效位移是存储器访问的粒度的倍数，并且因此不需要对地址偏移的冗余低阶位编码。换言之，该位移因数字段862B代替旧有x86指令集8位位移。因此，以与x86指令集8位位移相同的方式来对位移因数字段862B编码（所以ModRM/SIB编码规则没有变化），仅有的例外是使disp8过载成disp8*N。换言之，在编码规则或编码长度中不存在变化，但是仅在通过硬件对位移值的解释上存在变化（这需要使位移缩放存储器操作数的大小以获得按字节的地址偏移）。即时字段872如先前描述的那样操作。

全操作码字段

图9B是例示根据实施例的构成全操作码字段874的特定向量友好指令格式900的字段的框图。具体来说，全操作码字段874包括格式字段840、基础操作字段842和数据元素宽度（W）字段864。该基础操作字段842包括前缀编码字段925、操作码映射字段915和实操作码字段930。

寄存器索引字段

图9C是例示根据实施例的构成寄存器索引字段844的特定向量友好指令格式900的字段的框图。具体来说，寄存器索引字段844包括REX字段905、REX'字段910、MODR/M.reg字段944、MODR/M.r/m字段946、VVVV字段920、xxx字段954和bbb字段956。

扩增操作字段

图9D是例示根据实施例的构成扩增操作字段850的特定向量友好指令格式900的字段的框图。当类别（U）字段868包含0时，它意味着EVEX.U0（A类 868A）；当它包含1时，它意味着EVEX.U1（B类 868B）。当U=0并且MOD字段942包含11（意味着无存储器访问操作）时，α字段852（EVEX字节3，位[7]-EH）被解释为rs字段852A。当rs字段852A包含a 1（舍入852A.1）时，β字段854（EVEX字节 3，位[6:4]-SSS）被解释为舍入控制字段854A。该舍入控制字段854A包括一位SAE字段856和两位舍入操作字段858。当rs字段852A包含0（数据变换852A.2）时，β字段854（EVEX字节3，位[6:4]-SSS）被解释为三位数据变换字段854B。当U=0且MOD字段942包含00、01或10（意味着存储器访问操作）时，β字段852（EVEX字节3，位[7]-EH）被解释为驱逐提示（EH）字段852B，并且β字段854（EVEX字节3，位[6:4]-SSS）被解释为三位数据操纵字段854C。

当U=1时，α字段852（EVEX字节3，位[7]-EH）被解释为写掩码控制（Z）字段852C。当U=1并且MOD字段942包含11（意味着无存储器访问操作）时，β字段854的一部分（EVEX字节3，位[4]-S0）被解释为RL字段857A；当它包含1（舍入857A.1）时，β字段854的其余部分（EVEX字节3，位[6-5]-S2-1）被解释为舍入操作字段859A，而当RL字段857A包含0（VSIZE 857.A2）时，β字段854的其余部分（EVEX字节3，位[6-5]-S2-1）被解释为向量长度字段859B（EVEX字节3，位[6-5]-L1-0）。当U=1且MOD字段942包含00、01或10（意味着存储器访问操作）时，β字段854（EVEX字节3，位[6:4]-SSS）被解释为向量长度字段859B（EVEX字节3，位[6:5]-L1-0）和广播字段857B（EVEX字节3，位[4]-B）。

寄存器架构

图10是根据实施例的寄存器架构1000的框图。在所例示的实施例中，存在具有512位宽的32个向量寄存器1010；这些寄存器被称为zmm0至zmm31。下16个zmm寄存器的低阶256位覆盖在寄存器ymm0-16上。下16个zmm寄存器的低阶128位（ymm寄存器的低阶128位）覆盖在寄存器xmm0-15上。如在下面的表中例示的那样，该特定向量友好指令格式900在这些覆盖的寄存器文件上操作：

换言之，该向量长度字段859B在最大长度与一个或多个其他较短长度之间选择，其中每个这样的较短长度是在前长度的长度的一半；并且不具有向量长度字段859B的指令模板在最大向量长度上操作。此外，在实施例中，特定向量友好指令格式900的B类指令模板对打包或标量单/双精度浮点数据以及打包或标量整数数据进行操作。标量操作是在zmm/ymm/xmm寄存器中的最低阶数据元素位置上执行的操作；根据实施例，较高阶数据元素位置与它们在指令之前相同地在左侧或者被归零。

写掩码寄存器1015——在所例示的实施例中，存在8个写掩码寄存器（k0至k7），每个在大小上都是64位。在替换实施例中，写掩码寄存器1015在大小上是16位。如先前描述的，在实施例中，该向量掩码寄存器k0不能被用作写掩码；当将会正常指示k0的编码被用于写掩码时，它选择0xFFFF的硬接线写掩码，有效地禁用对于该指令的写掩蔽。

通用寄存器1025——在所例示的实施例中，存在连同现有的x86寻址模式一起用于对存储器操作数寻址的十六个64位通用寄存器。通过名称RAX、RBX、RCX、RDX、RBP、RSI、RDI、RSP和R8至R15来参考这些寄存器。

标量浮点堆栈寄存器文件（x87堆栈）1045（其别名为MMX打包整数平面寄存器文件1050）——在所例示的实施例中，该x87堆栈是被用于使用x87指令集扩展来对32/64/80位浮点数据执行标量浮点操作的八元素堆栈；而MMX寄存器被用于对64位打包整数数据执行操作以及对于在MMX和XMM寄存器之间执行的一些操作保持操作数。

替换实施例可以使用更宽或更窄的寄存器。另外，替换实施例可以使用更多、更少或不同的寄存器文件和寄存器。

核架构、处理器和计算机架构

为了不同目的可以以不同的方式并且在不同处理器中实现处理器核。例如，这样的核的实现可以包括：1）意图用于通用计算的通用有序核；2）意图用于通用计算的高性能通用无序核；3）意图主要用于图形和/或科学（吞吐量）计算的专用核。不同处理器的实现可以包括：1）包括意图用于通用计算的一个或多个通用有序核和/或意图用于通用计算的一个或多个通用无序核的CPU；以及2）包括意图主要用于图形和/或科学（吞吐量）的一个或多个专用核的协处理器。这样的不同处理器导致不同的计算机系统架构，其可以包括：1）来自CPU的单独芯片上的协处理器；2）与CPU相同的封装中的单独管芯上的协处理器；3）与CPU相同的管芯上的协处理器（在其情况下，这样的协处理器有时被称为专用逻辑（诸如集成图形和/或科学（吞吐量）逻辑），或被称为专用核）；以及4）片上系统，其可以在相同的管芯上包括所述CPU（有时被称为（一个或多个）应用核或（一个或多个）应用处理器）、上述协处理器和附加功能性。接下来描述核架构，之后是处理器和计算机架构的描述。

核架构

有序和无序核的框图

图11A是根据实施例的例示了有序流水线以及寄存器重命名、无序发布/执行流水线二者的框图。图11B是根据实施例的例示了要被包括在处理器中的有序架构核以及寄存器重命名、无序发布/执行架构核二者的实施例的框图。图11A-B中的实线框例示有序流水线和有序核，而虚线框的可选附加项例示寄存器重命名、无序发布/执行流水线和核。考虑到有序方面是无序方面的子集，将描述无序方面。

在图11A中，处理器流水线1100包括提取阶段1102、长度解码阶段1104、解码阶段1106、分配阶段1108、重命名阶段1110、调度（也已知为派遣或发布）阶段1112、寄存器读取/存储器读取阶段1114、执行阶段1116、写回/存储器写入阶段1118、异常处理阶段1122以及提交阶段1124。

图11B示出处理器核1190，其包括被耦合到执行引擎单元1150的前端单元1130，并且这两个单元都被耦合到存储器单元1170。核1190可以是精简指令集计算（RISC）核、复杂指令集计算（CISC）核、超长指令字（VLIW）核或者混合或替换的核类型。作为又一选项，核1190可以是专用核，诸如例如，网络或通信核、压缩引擎、协处理器核、通用计算图形处理单元（GPGPU）核、图形核等。

前端单元1130包括分支预测单元1132，其被耦合到指令高速缓存单元1134，指令高速缓存单元1134被耦合到指令转换后备缓冲器（TLB）1136，指令转换后备缓冲器（TLB）1136被耦合到指令提取单元1138，指令提取单元1138被耦合到解码单元1140。解码单元1140（或解码器）可以解码指令，并生成解码自原始指令、或以其他方式反映原始指令、或从原始指令导出的一个或多个微操作、微代码进入点、微指令、其他指令或其他控制信号作为输出。可以使用各种不同机制来实现解码单元1140。合适机制的示例包括但不限于查找表、硬件实现、可编程逻辑阵列（PLA）、微代码只读存储器（ROM）等等。在实施例中，核1190包括微代码ROM或存储用于某些宏指令的微代码的其他介质（例如，在解码单元1140中或以其他方式在前端单元1130内）。解码单元1140被耦合到执行引擎单元1150中的重命名/分配器单元1152。

执行引擎单元1150包括重命名/分配器单元1152，其被耦合到引退单元1154和一组一个或多个调度器单元1156。（一个或多个）调度器单元1156表示任何数量的不同调度器，包括保留站、中央指令窗口等等。（一个或多个）调度器单元1156被耦合到（一个或多个）物理寄存器文件单元1158。（一个或多个）物理寄存器文件单元1158中的每一个表示一个或多个物理寄存器文件，其中的不同物理寄存器文件存储一个或多个不同的数据类型，诸如标量整数、标量浮点、打包整数、打包浮点、向量整数、向量浮点、状态（例如，作为要执行的下一指令的地址的指令指针）等等。在实施例中，（一个或多个）物理寄存器文件单元1158包括向量寄存器单元、写掩码寄存器单元以及标量寄存器单元。这些寄存器单元可以提供架构向量寄存器、向量掩码寄存器以及通用寄存器。（一个或多个）物理寄存器文件单元1158被引退单元1154重叠以说明可以以其实现寄存器重命名和无序执行的各种方式（例如，使用（一个或多个）重排序缓冲器和（一个或多个）引退寄存器文件；使用（一个或多个）未来文件、（一个或多个）历史缓冲器以及（一个或多个）引退寄存器文件；使用寄存器映射和寄存器池等等）。引退单元1154和（一个或多个）物理寄存器文件单元1158被耦合到（一个或多个）执行集群1160。（一个或多个）执行集群1160包括一组一个或多个执行单元1162以及一组一个或多个存储器访问单元1164。执行单元1162可以实行各种操作（例如，移位、加法、减法、乘法）并且对各种数据类型（例如，标量浮点、打包整数、打包浮点、向量整数、向量浮点）执行。虽然一些实施例可以包括专用于特定功能或功能集的数个执行单元，但是其他实施例可以包括全部实行所有功能的仅一个执行单元或多个执行单元。（一个或多个）调度器单元1156、（一个或多个）物理寄存器文件单元1158以及（一个或多个）执行集群1160被示出为可能是复数的，因为某些实施例针对某些数据/操作类型创建分离的流水线（例如，标量整数流水线、标量浮点/打包整数/打包浮点/向量整数/向量浮点流水线、和/或存储器访问流水线，它们各自具有其自己的调度器单元、（一个或多个）物理寄存器文件单元和/或执行集群——并且在分离的存储器访问流水线的情况下，实现其中该流水线的仅执行集群具有（一个或多个）存储器访问单元1164的某些实施例）。还应理解的是，在使用分离的流水线的情况下，这些流水线中的一个或多个可以是无序发布/执行而其余的有序。

该组存储器访问单元1164被耦合到存储器单元1170，存储器单元1170包括数据TLB单元1172，数据TLB单元1172被耦合到数据高速缓存单元1174，数据高速缓存单元1174被耦合到2级（L2）高速缓存单元1176。在实施例中，存储器访问单元1164可以包括负载单元、存储地址单元以及存储数据单元，它们中的每一个都被耦合到存储器单元1170中的数据TLB单元1172。指令高速缓存单元1134进一步被耦合到存储器单元1170中的2级（L2）高速缓存单元1176。L2高速缓存单元1176被耦合到高速缓存的一个或多个其他级并最终被耦合到主存储器。

通过示例的方式，寄存器重命名、无序发布/执行核架构可以如下实现流水线1100：1）指令提取1138实行提取和长度解码阶段1102和1104；2）解码单元1140实行解码阶段1106；3）重命名/分配器单元1152实行分配阶段1108和重命名阶段1110；4）（一个或多个）调度器单元1156实行调度阶段1112；5）（一个或多个）物理寄存器文件单元1158和存储器单元1170实行寄存器读取/存储器读取阶段1114；执行集群1160实行执行阶段1116；6）存储器单元1170和（一个或多个）物理寄存器文件单元1158实行写回/存储器写入阶段1118；7）在异常处理阶段1122中可能涉及到各种单元；以及8）引退单元1154和（一个或多个）物理寄存器文件单元1158实行提交阶段1124。

核1190可以支持一个或多个指令集（例如，x86指令集（以及被添加有较新版本的某些扩展）；加利福尼亚州桑尼维尔的MIPS科技的MIPS指令集；加利福尼亚州桑尼维尔的ARM控股公司的ARM指令集（以及诸如NEON之类的可选附加扩展）），包括本文中描述的（一个或多个）指令。在实施例中，核1190包括用以支持打包数据指令集扩展（例如，AVX1、AVX2）的逻辑，从而允许使用打包数据来实行由许多多媒体应用使用的操作。

应当理解的是，核可以支持多线程（执行两个或更多个并行的操作集或线程集），并且可以以各种方式来这样做，所述方式包括时间切片多线程、同时多线程（其中单个物理核为物理核正同时进行多线程的线程中的每一个提供逻辑核）或者它们的组合（例如，时间切片提取和解码以及其后的同时多线程，诸如在英特尔^®超线程技术中那样）。

虽然在无序执行的情境中描述了寄存器重命名，但是应理解的是，寄存器重命名可以用在有序架构中。虽然所说明的处理器的实施例还包括单独的指令和数据高速缓存单元1134/1174以及共享L2高速缓存单元1176，但是替换实施例可以具有用于指令和数据二者的单个内部高速缓存，诸如例如，1级（L1）内部高速缓存或多级内部高速缓存。在一些实施例中，系统可以包括内部高速缓存和在核和/或处理器外部的外部高速缓存的组合。替换地，所有高速缓存都可以在核和/或处理器外部。

特定有序核架构

图12A-B例示更具体的有序核架构的框图，其核将会是芯片中的（包括相同类型和/或不同类型的其他核的）若干逻辑块中的一个。逻辑块通过高带宽互连网络（例如，环形网络）与某些固定功能逻辑、存储器I/O接口以及其他必要I/O逻辑进行通信，这取决于应用。

图12A是根据实施例的单个处理器核、连同其到管芯上互连网络1202的连接以及其2级（L2）高速缓存的本地子集1204的框图。在实施例中，指令解码器1200支持具有打包数据指令集扩展的x86指令集。L1高速缓存1206允许到标量和向量单元中的对高速缓存存储器的低延迟访问。虽然（为了简化设计）在一个实施例中标量单元1208和向量单元1210使用分离的寄存器集（分别为标量寄存器1212和向量寄存器1214）并且在它们之间传输的数据被写入到存储器并然后从1级（L1）高速缓存1206读回来，但是替换实施例可以使用不同的方法（例如，使用单个寄存器集或包括允许在两个寄存器文件之间传输数据而无需写入和读回的通信路径）。

L2高速缓存的本地子集1204是被划分成单独的本地子集的全局L2高速缓存的一部分，每个处理器核一个。每个处理器核具有到其自己的L2高速缓存的本地子集1204的直接访问路径。由处理器核读取的数据被存储在其L2高速缓存子集1204中并且可以被快速访问，与其他处理器核访问它们自己的本地L2高速缓存子集并行地进行。由处理器核写入的数据被存储在其自己的L2高速缓存子集1204中并且如果必要的话从其他子集中被转储清除。环形网络确保了共享数据的一致性。该环形网络是双向的以允许诸如处理器核、L2高速缓存以及其他逻辑块之类的代理在芯片内与彼此通信。每个环形数据路径在每个方向上都是1012位宽。

图12B是根据实施例的图12A中的处理器核的部分的展开图。图12B包括L1数据高速缓存1206A（L1高速缓存1204的一部分）以及关于向量单元1210和向量寄存器1214的更多细节。具体来说，向量单元1210是16宽向量处理单元（VPU）（参见16宽ALU 1228），其执行整数指令、单精度浮动指令以及双精度浮动指令中的一个或多个。VPU支持用拌和单元1220来拌和寄存器输入、用数值转换单元1222A-B来数值转换以及用复制单元1224来对存储器输入进行复制。写掩码寄存器1226允许预测所得到的向量写入。

图13是根据实施例的可以具有多于一个核、可以具有集成存储器控制器并且可以具有集成图形装置的处理器1300的框图。图13中的实线框例示具有单个核1302A、系统代理1310、一组一个或多个总线控制器单元1316的处理器1300，而虚线框的可选附加例示具有多个核1302A-N、系统代理单元1310中的一组一个或多个集成存储器控制器单元1314以及专用逻辑1308的替换处理器1300。

因此，处理器1300的不同实现可以包括：1）具有专用逻辑1308的CPU被集成有图形装置和/或科学（吞吐量）逻辑（其可以包括一个或多个核），并且核1302A-N是一个或多个通用核（例如，通用有序核、通用无序核、二者的组合）；2）具有核1302A-N的协处理器，所述核1302A-N是大量的专用核，其意图主要用于图形和/或科学（吞吐量）；以及3）具有核1302A-N的协处理器，所述核1302A-N是大量的通用有序核。因此，处理器1300可以是通用处理器、协处理器或专用处理器，诸如例如，网络或通信处理器、压缩引擎、图形处理器、GPGPU（通用图形处理单元）、高吞吐量多集成核（MIC）协处理器（包括30或更多个核）、嵌入式处理器等等。可以在一个或多个芯片上实现处理器。处理器1300可以是一个或多个基板的一部分，或者可以使用多种工艺技术（诸如例如，BiCMOS、CMOS或NMOS）中的任何一种将处理器1300实现在一个或多个基板上。

存储器层级包括核内的高速缓存的一个或多个级，一组一个或多个共享高速缓存单元1306以及被耦合到该组集成存储器控制器单元1314的外部存储器（未示出）。该组共享高速缓存单元1306可以包括一个或多个中间级高速缓存，诸如2级（L2）、3级（L3）、4级（L4）或其他级的高速缓存、末级高速缓存（LLC）和/或其组合。虽然在一个实施例中基于环形的互连单元1312互连集成图形逻辑1308、该组共享高速缓存单元1306以及系统代理单元1310/（一个或多个）集成存储器控制器单元1314，但是替换实施例可以使用任何数量的公知技术来互连此类单元。在实施例中，在一个或多个高速缓存单元1306和核1302A-N之间维持一致性。

在一些实施例中，核1302A-N中的一个或多个能够实现多线程。系统代理1310包括协调和操作核1302A-N的那些组件。系统代理单元1310可以包括例如功率控制单元（PCU）和显示单元。PCU可以是或者包括调节核1302A-N和集成图形逻辑1308的功率状态所需的逻辑和组件。显示单元用于驱动一个或多个外部连接的显示器。

就架构指令集而言，核1302A-N可以是同构的或是异构的；即，核1302A-N中的两个或更多个可以能够执行相同的指令集，而其他核可以能够执行该指令集的仅子集或者执行不同的指令集。

计算机架构

图14-17是计算机架构的框图。在针对膝上型计算机、台式计算机、手持式PC、个人数字助理、工程工作站、服务器、网络设备、网络中枢、交换机、嵌入式处理器、数字信号处理器（DSP）、图形设备、视频游戏设备、机顶盒、微控制器、蜂窝电话、便携式媒体播放器、手持式设备以及各种其他电子设备的领域中已知的其他系统设计和配置也是合适的。一般来说，能够并入如本文中公开的处理器和/或其他执行逻辑的大量的各种各样的系统或电子设备一般都是合适的。

现在参考图14，示出了根据实施例的系统1400的框图。系统1400可以包括一个或多个处理器1410、1415，它们被耦合到控制器中枢1420。在实施例中，控制器中枢1420包括图形存储器控制器中枢（GMCH）1490以及输入/输出中枢（IOH）1450（其可以在分离的芯片上）；GMCH 1490包括存储器和图形控制器，存储器1440和协处理器1445被耦合到所述存储器和图形控制器；IOH 1450将输入/输出（I/O）设备1460耦合到GMCH 1490。替换地，存储器和图形控制器中的一个或二者被集成在（如本文中描述的）处理器内，存储器1440和协处理器1445被直接耦合到处理器1410和与IOH 1450在单个芯片中的控制器中枢1420。

在图14中用虚线标明了附加处理器1415的可选性质。每个处理器1410、1415可以包括本文中描述的处理核中的一个或多个并且可以是处理器1300的某一版本。

存储器1440可以例如是动态随机访问存储器（DRAM）、相变存储器（PCM）或二者的组合。针对至少一个实施例，控制器中枢1420经由多点总线与（一个或多个）处理器1410、1415通信，所述多点总线诸如前侧总线（FSB）、点到点接口（诸如快速路径互连（QPI））或者类似连接1495。

在实施例中，协处理器1445是专用处理器，诸如例如，高吞吐量MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、嵌入式处理器等等。在实施例中，控制器中枢1420可以包括集成图形加速器。

就包括架构、微架构、热学、功率消耗特性等的优点的度量的范围而言，在物理资源1410、1415之间可以有各种差异。

在实施例中，处理器1410执行控制通用类型的数据处理操作的指令。嵌入在指令内的可以是协处理器指令。处理器1410将这些协处理器指令识别为应由附连的协处理器1445来执行的类型。因而，处理器1410在协处理器总线或其他互连上将这些协处理器指令（或表示协处理器指令的控制信号）发给协处理器1445。（一个或多个）协处理器1445接受并执行接收到的协处理器指令。

现在参考图15，示出了根据实施例的第一更具体的系统1500的框图。如图15中所示，多处理器系统1500是点到点互连系统，并且包括经由点到点互连1550进行耦合的第一处理器1570和第二处理器1580。处理器1570和1580中的每一个可以是处理器1300的某一版本。在实施例中，处理器1570和1580分别是处理器1410和1415，而协处理器1538是协处理器1445。在另一实施例中，处理器1570和1580分别是处理器1410和协处理器1445。

处理器1570和1580被示出为分别包括集成存储器控制器（IMC）单元1572和1582。处理器1570还包括点到点（P-P）接口1576和1578作为其总线控制器单元的一部分；类似地，第二处理器1580包括P-P接口1586和1588。处理器1570、1580可以使用P-P接口电路1578、1588经由点到点（P-P）接口1550交换信息。如图15中所示，IMC 1572和1582将处理器耦合到相应的存储器、即存储器1532和存储器1534，它们可以是本地附连到相应处理器的主存储器的部分。

处理器1570、1580可以使用点到点接口电路1576、1594、1586、1598经由单独的P-P接口1552、1554与芯片集1590交换信息。芯片集1590可以可选地经由高性能接口1592与协处理器1538交换信息。在实施例中，协处理器1538是专用处理器，诸如例如，高吞吐量MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、嵌入式处理器等等。

共享高速缓存（未示出）可以被包括在任一处理器中或者在两个处理器外部，又经由P-P互连与处理器连接，使得如果处理器被置入到低功率模式中则任一或两个处理器的本地高速缓存信息可以被存储在共享高速缓存中。

芯片集1590可以经由接口1596被耦合到第一总线1516。在实施例中，第一总线1516可以是外围组件互连（PCI）总线，或者是诸如PCI快速总线或另一第三代I/O互连总线之类的总线，但是本发明的范围不限于此。

如图15中所示，各种I/O设备1514连同总线桥1518可以被耦合到第一总线1516，总线桥1518将第一总线1516耦合到第二总线1520。在实施例中，诸如协处理器、高吞吐量MIC处理器、GPGPU、加速器（诸如例如，图形加速器或数字信号处理（DSP）单元）、现场可编程门阵列或任何其他处理器的一个或多个附加处理器1515被耦合到第一总线1516。在实施例中，第二总线1520可以是低引脚数（LPC）总线。各种设备可以被耦合到第二总线1520，所述设备包括例如，键盘和/或鼠标1522、通信设备1527以及诸如盘驱动或其他大容量存储设备之类的存储单元1528，其在实施例中可以包括指令/代码和数据1530。此外，音频I/O 1524可以被耦合到第二总线1520。注意，其他架构也是可能的。例如，作为图15的点到点架构的替代，系统可以实现多点总线或其他此类架构。

现在参考图16，示出了根据实施例的第二更具体的系统1600的框图。图15和16中的相似元件具有相似的附图标记，并且从图16中省略了图15的某些方面以便避免模糊图16的其他方面。

图16例示处理器1570、1580可以分别包括集成存储器和I/O控制逻辑（“CL”）1572和1582。因此，CL 1572、1582包括集成存储器控制器单元并且包括I/O控制逻辑。图16例示不仅存储器1532、1534被耦合到CL 1572、1582，而且I/O设备1614也被耦合到控制逻辑1572、1582。旧有I/O设备1615被耦合到芯片集1590。

现在参考图17，示出了根据实施例的SoC 1700的框图。图13中的类似元件具有相似的附图标记。而且，虚线框是更高级的SoC上的可选特征。在图17中，（一个或多个）互连单元1702被耦合到：应用处理器1710，其包括具有集成高速缓存单元1304A-N的一组一个或多个核1302A-N和（一个或多个）共享高速缓存单元1306；系统代理单元1310；（一个或多个）总线控制器单元1316；（一个或多个）集成存储器控制器单元1314；一组一个或多个协处理器1720，其可以包括集成图形逻辑、图像处理器、音频处理器和视频处理器；静态随机访问存储器（SRAM）单元1730；直接存储器访问（DMA）单元1732；以及用于耦合到一个或多个外部显示器的显示单元1740。在实施例中，（一个或多个）协处理器1720包括专用处理器，诸如例如，网络或通信处理器、压缩引擎、GPGPU、高吞吐量MIC处理器、嵌入式处理器等等。

可以以硬件、软件、固件或此类实现方法的组合来实现本文中公开的机制的实施例。本发明的实施例可以被实现为计算机程序或程序代码，其在包括至少一个处理器、存储系统（包括易失性和非易失性存储器和/或存储元件）、至少一个输入设备以及至少一个输出设备的可编程系统上执行。

可以应用诸如图15中例示的代码1530之类的程序代码来输入指令以实行本文中描述的功能并生成输出信息。可以以已知方式将输出信息应用于一个或多个输出设备。出于本申请的目的，处理系统包括具有处理器的任何系统，诸如例如：数字信号处理器（DSP）、微控制器、专用集成电路（ASIC）或微处理器。

可以以高级程序语言或面向对象的编程语言来实现程序代码以便与处理系统通信。如果期望的话，也可以以汇编语言或机器语言来实现程序代码。事实上，本文中描述的机制在范围上不限于任何特定的编程语言。在任何情况下，语言可以是编译语言或解释语言。

可以通过存储在机器可读介质上的表示处理器内的各种逻辑的代表性指令来实现至少一个实施例的一个或多个方面，所述指令当被机器读取时促使所述机器制作逻辑以实行本文中描述的技术。已知为“IP核”的这样的表示可以被存储在有形的机器可读介质上并被供应给各种客户或制造设施来加载到实际上制造逻辑或处理器的制作机器中。

这样的机器可读存储介质可以在没有限制的情况下包括由机器或设备制造或形成的非暂时性有形的制品布置，包括诸如硬盘的存储介质、任何其他类型的盘（包括软盘、光盘、紧凑盘只读存储器（CD-ROM）、紧凑盘可重写设备（CD-RW）以及磁光盘）、半导体设备（诸如只读存储器（ROM）、随机访问存储器（RAM）（诸如动态随机访问存储器（DRAM）、静态随机访问存储器（SRAM））、可擦可编程只读存储器（EPROM）、闪速存储器、电可擦可编程只读存储器（EEPROM）、相变存储器（PCM））、磁卡或光卡、或者适合于存储电子指令的任何其他类型的介质。

相应地，本发明的实施例还包括包含指令或包含设计数据（诸如硬件描述语言（HDL））的非暂时性有形机器可读介质，所述设计数据定义本文中描述的结构、电路、装置、处理器和/或系统特征。这样的实施例也可以称为程序产品。

仿真（包括二进制转换、代码变形等）

在一些情况下，可以使用指令转换器来将指令从源指令集转换成目标指令集。例如，指令转换器可以将指令转换（例如，使用静态二进制转换、包括动态编译的动态二进制转换）、变形、仿真或以其他方式转换成要由核处理的一个或多个其他指令。可以以软件、硬件、固件或其组合来实现指令转换器。指令转换器可以是在处理器上、处理器外、或者部分在处理器上而部分在处理器外。

图18是根据实施例的对照使用软件指令转换器来将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。在所例示的实施例中，指令转换器是软件指令转换器，但是替换地，指令转换器可以以软件、固件、硬件或其各种组合来实现。图18示出高级语言1802形式的程序可以使用x86编译器1804来编译以生成x86二进制代码1806，所述x86二进制代码1806可以原生地由具有至少一个x86指令集核的处理器1816来执行。具有至少一个x86指令集核的处理器1816表示基本上可以通过互相兼容地执行或以其他方式处理以下内容来实行与具有至少一个x86指令集核的英特尔处理器相同的功能的任何处理器：（1）英特尔x86指令集核的指令集的实质部分或者（2）目标为在具有至少一个x86指令集核的英特尔处理器上运行的应用或其他软件的目标代码版本，以便基本上实现与具有至少一个x86指令集核的英特尔处理器相同的结果。x86编译器1804表示可操作用于生成x86二进制代码1806（例如，目标代码）的编译器，所述二进制代码1806可以在有附加链接处理或没有附加链接处理的情况下在具有至少一个x86指令集核的处理器1816上执行。类似地，图18示出了高级语言1802形式的程序可以使用替换指令集编译器1808来进行编译以生成替换指令集二进制代码1810，其可以原生地由不具有至少一个x86指令集核的处理器1814来执行（例如，具有执行加利福尼亚州桑尼维尔的MIPS科技的MIPS指令集和/或执行加利福尼亚州桑尼维尔的ARM控股公司的ARM指令集的核的处理器）。使用指令转换器1812来将x86二进制代码1806转换成可以原生地由不具有x86指令集核的处理器1814来执行的代码。该经转换的代码很可能不与替换指令集二进制代码1810相同，因为能够这样做的指令转换器难以制造；然而，经转换的代码将完成一般操作并且由来自替换指令集的指令构成。因此，指令转换器1812表示通过仿真、模拟或任何其他过程而允许不具有x86指令集处理器或核的处理器或其他电子设备执行x86二进制代码1806的软件、固件、硬件或其组合。

附加注释和示例：

示例1是一种用于计算机存储器管理的系统，所述系统包括：监控电路，其要产生超速信号，所述超速信号指示来自通信量源的存储器通信量流超过阈值；以及包括节流电路的速率控制电路，所述速率控制电路要：接收来自所述监控电路的超速信号；接收来自与存储器设备对接的存储器控制器的遇险信号，所述遇险信号指示所述存储器设备被超额订阅；以及，当所述超速信号和所述遇险信号二者都被断言时调用所述节流电路来对来自所述通信量源的存储器通信量流进行节流。

在示例2中，示例1的主题包括，其中所述速率控制电路包括控制信号，所述控制信号用来启用或禁用所述节流电路而不管所述超速信号或所述遇险信号是否被断言。

在示例3中，示例1-2的主题包括，其中所述监控电路使用漏桶算法来确定是否要断言所述超速信号。

在示例4中，示例1-3的主题包括，其中所述监控电路包括请求计数器，所述请求计数器要维持在一时间段内接收到多少请求的计数。

在示例5中，示例4的主题包括，其中所述时间段是多个时钟周期。

在示例6中，示例5的主题包括，其中使用时间窗计数器来测量所述时间段，所述时间窗计数器被配置成在每个时钟周期时从预定的值开始倒计数并且使得所述请求计数器复位。

在示例7中，示例1-6的主题包括，其中所述速率控制电路被配置成不对到所述通信量源的响应通信量进行节流。

在示例8中，示例1-7的主题包括，其中所述节流控制电路实现固定的节流率。

在示例9中，示例1-8的主题包括，其中所述节流电路实现可变的节流率。

在示例10中，示例9的主题包括，其中所述可变节流率是系统中的活动核数量的函数。

在示例11中，示例1-10的主题包括，其中与所述存储器设备对接的存储器控制器实现存储器重复数据删除。

示例12是一种计算机存储器管理方法，所述方法包括：接收超速信号，所述超速信号指示来自通信量源的存储器通信量流超过阈值；接收来自与存储器设备对接的存储器控制器的遇险信号，所述遇险信号指示所述存储器设备被超额订阅；以及，当所述超速信号和所述遇险信号二者都被断言时，对来自所述通信量源的存储器通信量流进行节流。

在示例13中，示例12的主题包括，接收控制信号以启用或禁用所述节流而不管所述超速信号或所述遇险信号是否被断言。

在示例14中，示例12-13的主题包括，使用漏桶算法来确定是否要断言所述超速信号。

在示例15中，示例12-14的主题包括，维持请求计数器，所述请求计数器要跟踪在一时间段内接收到多少请求。

在示例16中，示例15的主题包括，其中所述时间段是多个时钟周期。

在示例17中，示例16的主题包括，其中使用时间窗计数器来测量所述时间段，所述时间窗计数器被配置成在每个时钟周期时从预定的值开始倒计数并且使得所述请求计数器复位。

在示例18中，示例12-17的主题包括，不对到所述通信量源的响应通信量进行节流。

在示例19中，示例12-18的主题包括，其中对来自所述通信量源的存储器通信量流进行节流包括使用固定的节流率。

在示例20中，示例12-19的主题包括，其中对来自所述通信量源的存储器通信量流进行节流包括使用可变的节流率。

在示例21中，示例20的主题包括，其中所述可变节流率是系统中的活动核数量的函数。

在示例22中，示例12-21的主题包括，其中与所述存储器设备对接的存储器控制器实现存储器重复数据删除。

示例23是包括用于计算机存储器管理的指令的至少一种非暂时性机器可读介质，所述指令在被机器执行时使得所述机器实行包括以下的操作：接收超速信号，所述超速信号指示来自通信量源的存储器通信量流超过阈值；接收来自与存储器设备对接的存储器控制器的遇险信号，所述遇险信号指示所述存储器设备被超额订阅；以及，当所述超速信号和所述遇险信号二者都被断言时，对来自所述通信量源的存储器通信量流进行节流。

在示例24中，示例23的主题包括，接收控制信号以启用或禁用所述节流而不管所述超速信号或所述遇险信号是否被断言。

在示例25中，示例23-24的主题包括，使用漏桶算法来确定是否要断言所述超速信号。

在示例26中，示例23-25的主题包括，维持请求计数器，所述请求计数器要跟踪在一时间段内接收到多少请求。

在示例27中，示例26的主题包括，其中所述时间段是多个时钟周期。

在示例28中，示例27的主题包括，其中使用时间窗计数器来测量所述时间段，所述时间窗计数器被配置成在每个时钟周期时从预定的值开始倒计数并且使得所述请求计数器复位。

在示例29中，示例23-28的主题包括，不对到所述通信量源的响应通信量进行节流。

在示例30中，示例23-29的主题包括，其中对来自所述通信量源的存储器通信量流进行节流包括使用固定的节流率。

在示例31中，示例23-30的主题包括，其中对来自所述通信量源的存储器通信量流进行节流包括使用可变的节流率。

在示例32中，示例31的主题包括，其中所述可变节流率是系统中的活动核数量的函数。

在示例33中，示例23-32的主题包括，其中与所述存储器设备对接的存储器控制器实现存储器重复数据删除。

示例34是一种用于计算机存储器管理的装置，所述装置包括：用于接收超速信号的部件，所述超速信号指示来自通信量源的存储器通信量流超过阈值；用于接收来自与存储器设备对接的存储器控制器的遇险信号的部件，所述遇险信号指示所述存储器设备被超额订阅；以及，用于当所述超速信号和所述遇险信号二者都被断言时对来自所述通信量源的存储器通信量流进行节流的部件。

在示例35中，示例34的主题包括，用于接收控制信号以启用或禁用所述节流而不管所述超速信号或所述遇险信号是否被断言的部件。

在示例36中，示例34-35的主题包括，用于使用漏桶算法来确定是否要断言所述超速信号的部件。

在示例37中，示例34-36的主题包括，用于维持请求计数器的部件，所述请求计数器要跟踪在一时间段内接收到多少请求。

在示例38中，示例37的主题包括，其中所述时间段是多个时钟周期。

在示例39中，示例38的主题包括，其中使用时间窗计数器来测量所述时间段，所述时间窗计数器被配置成在每个时钟周期时从预定的值开始倒计数并且使得所述请求计数器复位。

在示例40中，示例34-39的主题包括，用于不对到所述通信量源的响应通信量进行节流的部件。

在示例41中，示例34-40的主题包括，其中用于对来自所述通信量源的存储器通信量流进行节流的部件包括用于使用固定的节流率的部件。

在示例42中，示例34-41的主题包括，其中用于对来自所述通信量源的存储器通信量流进行节流的部件包括用于使用可变的节流率的部件。

在示例43中，示例42的主题包括，其中所述可变节流率是系统中的活动核数量的函数。

在示例44中，示例34-43的主题包括，其中与所述存储器设备对接的存储器控制器实现存储器重复数据删除。

示例45是包括指令的至少一种机器可读介质，所述指令在被处理电路执行时使得所述处理电路实行操作以实现示例1-44中的任何。

示例46是一种装置，其包括要实现示例1-44中的任何的部件。

示例47是一种要实现示例1-44中的任何的系统。

示例48是一种要实现示例1-44中的任何的方法。

上文的详细描述包括对形成该详细描述的一部分的附图的参考。附图通过图示的方式示出了可以实践的具体实施例。这些实施例在本文中也称为“示例”。这样的示例可以包括除了所示出或描述的那些元件之外的元件。然而，也可设想包括所示出或所描述的元件的示例。此外，还设想使用所示出或描述的那些元件（或其一个或多个方面）关于特定示例（或其一个或多个方面）或关于本文示出或描述的其他示例（或其一个或多个方面）的任何组合或排列的示例。

本文献中提及的出版物、专利和专利文献通过引用以其整体并入本文，如同通过引用单独并入一样。在本文献与这样通过引用并入的那些文献之间的使用不一致的情况下，所并入的（一个或多个）参考文献中的用法是对本文献的补充；对于不可调和的不一致情况，以本文献中的使用为准。

在本文献中，如在专利文献中常见的那样使用术语“一”或“一个”来包括一个或多于一个，其独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文献中，除非另外指示，否则使用术语“或”来表示非排他性的或，使得“A或B”包括“A但不是B”、“B但不是A”以及“A和B”。在随附的权利要求书中，术语“包括”和“其中”用作相应术语“包含”和“在其中”的简单英语等价表述。此外，在以下权利要求书中，术语“包括”和“包含”是开放式的，即，包括除了在权利要求中的这样的术语之后列出的元素之外的元素的系统、设备、制品或过程仍然被视为落入该权利要求的范围内。此外，在以下权利要求书中，术语“第一”、“第二”和“第三”等等仅被用作标签，并且不意图暗示针对其对象的序号。

以上描述意图是例证性的而不是限制性的。例如，可以以彼此组合的方式使用上文描述的示例（或其一个或多个方面）。可以使用其他实施例，诸如由本领域技术人员在回顾以上描述时使用。提供摘要以允许读者快速明确本技术公开的本质。主张以下理解，以上描述将不被用来解释或限制权利要求的范围或含义。而且，在以上具体实施方式中，各种特征可以成组在一起以流线化本公开。然而，权利要求书可能并未阐述本文公开的每个特征，因为实施例可以以所述特征的子集为特征。此外，实施例可以包括比特定示例中公开的那些特征更少的特征。因此，藉此将以下权利要求并入到具体实施方式中，其中权利要求代表其自身作为单独的实施例。应参考随附的权利要求书以及这样的权利要求书所享有的等同物的完整范围来确定本文公开的实施例的范围。

Claims (24)

1.一种用于计算机存储器管理的系统，所述系统包括：

监控电路，其要产生超速信号，所述超速信号指示来自通信量源的存储器通信量流超过阈值；以及

包括节流电路的速率控制电路，所述速率控制电路要：

接收来自所述监控电路的超速信号；

接收来自与存储器设备对接的存储器控制器的遇险信号，所述遇险信号指示所述存储器设备被超额订阅；以及

当所述超速信号和所述遇险信号二者都被断言时调用所述节流电路来对来自所述通信量源的存储器通信量流进行节流。

2.根据权利要求1所述的系统，其中所述速率控制电路包括控制信号，所述控制信号用来启用或禁用所述节流电路而不管所述超速信号或所述遇险信号是否被断言。

3.根据权利要求1所述的系统，其中所述监控电路使用漏桶算法来确定是否要断言所述超速信号。

4.根据权利要求1所述的系统，其中所述监控电路包括请求计数器，所述请求计数器要维持在一时间段内接收到多少请求的计数。

5.根据权利要求4所述的系统，其中所述时间段是多个时钟周期。

6.根据权利要求5所述的系统，其中使用时间窗计数器来测量所述时间段，所述时间窗计数器被配置成在每个时钟周期时从预定的值开始倒计数并且使得所述请求计数器复位。

7.根据权利要求1所述的系统，其中所述速率控制电路被配置成不对到所述通信量源的响应通信量进行节流。

8.根据权利要求1所述的系统，其中所述节流控制电路实现固定的节流率。

9.根据权利要求1所述的系统，其中所述节流电路实现可变的节流率。

10.根据权利要求9所述的系统，其中所述可变节流率是系统中的活动核数量的函数。

11.根据权利要求1所述的系统，其中与所述存储器设备对接的存储器控制器实现存储器重复数据删除。

12.一种计算机存储器管理方法，所述方法包括：

接收超速信号，所述超速信号指示来自通信量源的存储器通信量流超过阈值；

接收来自与存储器设备对接的存储器控制器的遇险信号，所述遇险信号指示所述存储器设备被超额订阅；以及

当所述超速信号和所述遇险信号二者都被断言时，对来自所述通信量源的存储器通信量流进行节流。

13.根据权利要求12所述的方法，还包括接收控制信号以启用或禁用所述节流而不管所述超速信号或所述遇险信号是否被断言。

14.根据权利要求12所述的方法，还包括使用漏桶算法来确定是否要断言所述超速信号。

15.根据权利要求12所述的方法，还包括维持请求计数器，所述请求计数器要跟踪在一时间段内接收到多少请求。

16.根据权利要求15所述的方法，其中所述时间段是多个时钟周期。

17.根据权利要求16所述的方法，其中使用时间窗计数器来测量所述时间段，所述时间窗计数器被配置成在每个时钟周期时从预定的值开始倒计数并且使得所述请求计数器复位。

18.根据权利要求12所述的方法，还包括不对到所述通信量源的响应通信量进行节流。

19.根据权利要求12所述的方法，其中对来自所述通信量源的存储器通信量流进行节流包括使用固定的节流率。

20.根据权利要求12所述的方法，其中对来自所述通信量源的存储器通信量流进行节流包括使用可变的节流率。

21.根据权利要求20所述的方法，其中所述可变节流率是系统中的活动核数量的函数。

22.根据权利要求12所述的方法，其中与所述存储器设备对接的存储器控制器实现存储器重复数据删除。

23.包括指令的至少一种机器可读介质，所述指令在被机器执行时使得所述机器实行根据权利要求12-22所述的方法中的任一项。

24.一种用于计算机存储器管理的装置，所述装置包括：

用于接收超速信号的部件，所述超速信号指示来自通信量源的存储器通信量流超过阈值；

用于接收来自与存储器设备对接的存储器控制器的遇险信号的部件，所述遇险信号指示所述存储器设备被超额订阅；以及

用于当所述超速信号和所述遇险信号二者都被断言时对来自所述通信量源的存储器通信量流进行节流的部件。