CN110310971A - 图像传感器及其形成方法 - Google Patents

图像传感器及其形成方法 Download PDF

Info

Publication number
CN110310971A
CN110310971A CN201910756785.8A CN201910756785A CN110310971A CN 110310971 A CN110310971 A CN 110310971A CN 201910756785 A CN201910756785 A CN 201910756785A CN 110310971 A CN110310971 A CN 110310971A
Authority
CN
China
Prior art keywords
epitaxial layer
layer
isolation structure
epitaxial
groove isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910756785.8A
Other languages
English (en)
Inventor
方明旭
李春杰
夏春秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201910756785.8A priority Critical patent/CN110310971A/zh
Publication of CN110310971A publication Critical patent/CN110310971A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开涉及图像传感器及其形成方法。一种形成图像传感器的方法，包括：提供衬底，所述衬底包括具有第一掺杂类型的有源区；以及在所述有源区之上形成至少一个光电感测部件和围绕每个光电感测部件的全隔离结构，所述全隔离结构包括沿垂直于衬底表面的方向延伸的第一沟槽隔离结构和位于所述第一沟槽隔离结构上方的第二沟槽隔离结构，其中，所述第一沟槽隔离结构与所述第二沟槽隔离结构邻接，使得相邻的光电感测部件彼此隔离。

Description

图像传感器及其形成方法
技术领域
本公开涉及半导体领域，具体来说，涉及图像传感器及其形成方法。
背景技术
图像传感器是能够对辐射(例如，光辐射，包括但不限于可见光、红外线、紫外线等)进行感测并由此生成相应的电信号的功能器件。图像传感器被广泛地应用于各种需要对辐射进行感测的电子产品中。
图像传感器可以包括多个像素单元，其中每个像素单元都具有光电感测部件，例如光电二极管。图像传感器可以包括设置在相邻像素单元之间的沟槽隔离结构以用于进行物理隔离、电学隔离等。例如，图像传感器可以包括深沟槽隔离(DTI)结构和/或浅沟槽隔离(STI)结构，以用于隔离相邻的像素单元。
由于要获得大长宽比的隔离结构十分困难，因此单独的DTI结构或STI结构往往不足以完全隔离相邻的像素单元。在一些图像传感器中，相邻的像素单元之间可以同时设置有DTI结构和STI结构，例如，DTI结构从光电感测部件的一侧向内延伸，与其相对设置的STI结构从光电感测部件的另一侧向内延伸。通常，DTI结构与其对应的STI结构分隔开，而且两者通过不同的刻蚀工艺在衬底两侧分别形成，因而彼此难以精确对准。在这样的图像传感器中，隔离结构在垂直于衬底表面的方向(光电感测部件的深度方向)上仅能部分地围绕光电感测部件。这会导致诸多问题，例如，原本入射到某一像素单元的光线可能通过DTI结构与对应STI结构之间的间隙射入相邻像素单元，从而产生严重的光串扰(lightcrosstalk)；再比如，当入射光强较大导致光生载流子数目过多时，光生载流子可能会溢出至相邻像素单元而产生不利的高光溢出现象(blooming effect)。这些问题会加剧像素之间的光学串扰与电学串扰，导致图像传感器的成像质量等性能不佳。
因此，存在对于具有改进的隔离结构的图像传感器及其改进的形成方法的需求。
发明内容
本公开的一个目的是提供一种新颖的用于形成图像传感器的方法以及通过该方法形成的图像传感器。
根据本公开的一个方面，提供了一种用于形成图像传感器的方法，该方法包括：提供衬底，所述衬底包括具有第一掺杂类型的有源区；以及在所述有源区之上形成至少一个光电感测部件和围绕每个光电感测部件的全隔离结构，所述全隔离结构包括沿垂直于衬底表面的方向延伸的第一沟槽隔离结构和位于所述第一沟槽隔离结构上方的第二沟槽隔离结构，其中，所述第一沟槽隔离结构与所述第二沟槽隔离结构邻接，使得相邻的光电感测部件彼此隔离。
根据本公开的另一方面，提供了一种根据图像传感器，该图像传感器包括：衬底，所述衬底包括具有第一掺杂类型的有源区；以及设置在所述有源区之上的至少一个光电感测部件和围绕每个光电感测部件的全隔离结构，所述全隔离结构包括沿垂直于衬底表面的方向延伸的第一沟槽隔离结构和位于所述第一沟槽隔离结构上方的第二沟槽隔离结构，其中，所述第一沟槽隔离结构与所述第二沟槽隔离结构邻接，使得相邻的光电感测部件彼此隔离。
通过根据本公开的实施例的用于形成图像传感器的方法以及通过该方法形成的图像传感器，能够在避免使用深沟槽刻蚀步骤的同时，形成具有超大深宽比的全隔离结构，该全隔离结构仅通过深沟槽刻蚀工艺是无法实现的。这一方面能够有利地实现图像传感器中相邻像素单元的充分隔离，有效避免串扰问题和高光溢出现象并提升器件感光能力；另一方面能够通过实现超大深宽比的全隔离结构而减小隔离结构所需占用的面积，从而减小图像传感器尺寸，非常适于制造小尺寸的图像传感器。与此同时，通过根据本公开的实施例的用于形成图像传感器的方法以及通过该方法形成的图像传感器，还能够精确控制光电感测部件的掺杂分布，从而有效提升图像传感器的成像质量等性能。此外，根据本公开，沟槽隔离结构和光电感测部件可以从衬底的同一侧开始同步形成，而不需要将形成关键功能器件的步骤与形成隔离结构的步骤分开进行，这不仅有利于减少制造步骤、降低制造成本，还有利于修复沟槽隔离结构引起的缺陷，并且避免步骤分开进行可能带来的不期望的影响。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得更为清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据以下详细描述，可以更加清楚地理解本公开，其中：
图1A至图1C示意性地示出了根据本公开的实施例的图像传感器的形成方法的流程图；
图2示意性地示出了根据本公开的实施例的图像传感器的示例形成方法的流程图；
图3至图17示意性地示出了与图2所示的方法的部分步骤对应的图像传感器的示意性剖视图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在一些情况中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，本公开并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的结构及方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本公开的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。
另外，对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
下面结合图1A至图1C描述根据本公开的实施例的图像传感器的形成方法10。
图1A至图1C示意性地示出了根据本公开的实施例的图像传感器的形成方法10的流程图。
如图1A所示，方法10可以包括步骤S11和步骤S12。其中，在步骤S11处，提供衬底，该衬底可以包括具有第一掺杂类型的有源区。
衬底包括但不限于半导体衬底，在一些实施例中，衬底可以包括适于形成图像传感器的任何半导体材料，例如一元半导体材料(诸如，硅或锗等)、化合物半导体材料(诸如碳化硅、硅锗、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟)或其组合。在一些实施例中，衬底的部分或全部还可以掺杂有一定浓度的杂质元素，例如，可以掺杂有N型或者P型的杂质。在下文中，使用“第一掺杂类型”和“第二掺杂类型”来区分不同的掺杂类型。在一些实施例中，第一掺杂类型为N型，第二掺杂类型为P型。在另一些实施例中，第一掺杂类型为P型，第二掺杂类型为N型。本领域技术人员均理解，衬底不受任何限制，而是可以根据实际应用进行选择。
在步骤S12处，在有源区之上形成至少一个光电感测部件和围绕每个光电感测部件的全隔离结构，全隔离结构包括沿垂直于衬底表面的方向延伸的第一沟槽隔离结构和位于第一沟槽隔离结构上方的第二沟槽隔离结构，其中，第一沟槽隔离结构与第二沟槽隔离结构邻接，使得相邻的光电感测部件彼此隔离。
在一些实施方式中，参考图1B，步骤S12可以包括步骤S121至步骤S124。具体而言，在步骤S12中，形成全隔离结构可以包括：在步骤S121处，通过外延生长在衬底上形成具有第一掺杂类型的初始外延层，该初始外延层包括用于形成光电感测部件的第二部分和围绕其第二部分的第一部分。
外延生长工艺可以利用晶体界面上的二维结构相似性成核的原理，在单晶衬底上沿着其原来的晶向再生长一层晶格完整并且可以具有不同的杂质掺杂情况和厚度的单晶层。通过外延生长得到的单晶层称为外延层，其可以和原单晶衬底具有相同或者不同的导电类型。外延包括同质外延和异质外延，同质外延生长得到的外延层可以与衬底的材料相同(诸如在硅衬底上外延硅等)，异质外延生长得到的外延层可以与衬底的材料不同(诸如在硅衬底上外延砷化镓等)。外延生长工艺可以包括气相外延、液相外延和分子束外延等。
在一些实施例中，可以采用同质外延，即外延层的材料与衬底的材料相同。在另一些实施例中，可以采用异质外延，即外延层的材料与衬底的材料不同。此外，在一些实施例中，外延层可以与衬底具有相同的掺杂类型。在另一些实施例中，外延层可以与衬底具有不同的掺杂类型。在优选的实施例中，外延层与衬底的有源区可以具有相同的材料和掺杂类型。
在步骤S12中，形成全隔离结构还可以包括：在步骤S122处，在初始外延层的第一部分中形成贯穿该外延层的沟槽，并在该沟槽中形成第一沟槽隔离结构的一部分。
沟槽可以通过在初始外延层上形成掩模层并通过该掩模层选择性刻蚀该外延层而形成，掩模层例如可以包括使用光刻工艺图案化的光刻胶层或者氮化物层等。接着，可以向沟槽内填充一种或多种介电材料以形成第一沟槽隔离结构的一部分。第一沟槽隔离结构可以采用本领域的常规工艺形成。在一些实施例中，第一沟槽隔离结构可以采用DTI结构常用的材料和结构。例如，第一沟槽隔离结构优选地可以包括氧化硅(SiO2)和/或氮化硅(Si3N4)，在第一沟槽隔离结构和沟槽之间还可以形成有高k介电层，例如二氧化铪(HfO2)层。
在一些实施例中，形成在初始外延层的第一部分中的沟槽可以延伸进入衬底，并且第一沟槽隔离结构也延伸进入衬底。这样，延伸进入衬底的第一沟槽隔离结构可以在后续减薄衬底的化学机械抛光(CMP)工艺中用作CMP停止层，这能够简便有效地控制CMP工艺减薄衬底的程度从而避免过度抛光破坏光电感测部件。在一些涉及背照式图像传感器的实施例中，之后可以在被减薄的衬底的不包括光电感测部件的一侧上设置图像传感器的滤色器层、微透镜层等部件。
在步骤S12中，形成全隔离结构还可以包括：在步骤S123处，通过外延生长在初始外延层上依次形成具有第一掺杂类型的一个或多个中间外延层，每个中间外延层都包括用于形成光电感测部件的第二部分和围绕其第二部分的第一部分，并且还包括形成在第一部分中的暴露其下方的外延层中的第一沟槽隔离结构的空隙，其中，在形成每个中间外延层之后，在该中间外延层的空隙中形成第一沟槽隔离结构的一部分。
在一些实施例中，在步骤S12中，形成全隔离结构还可以包括：在步骤S124处，通过外延生长在一个或多个中间外延层上形成具有第一掺杂类型的附加外延层，该附加外延层包括用于形成光电感测部件的第二部分和围绕其第二部分的第一部分，并且还包括形成在第一部分中的暴露中间外延层中的第一沟槽隔离结构的空隙，其中，在形成附加外延层之后，在该附加外延层的空隙中形成第二沟槽隔离结构。
第二沟槽隔离结构可以采用本领域的常规工艺形成。在一些实施例中，第二沟槽隔离结构可以采用STI结构常用的材料和结构。例如，第二沟槽隔离结构可以包括氧化物。优选地，第二沟槽隔离结构可以包括氧化硅(SiO2)和/或氮化硅(Si3N4)，在第二沟槽隔离结构和沟槽之间还可以形成有高k介电层，例如二氧化铪(HfO2)层
相比于常见的图像传感器，在通过根据本公开的实施例的方法形成的图像传感器中，第一沟槽隔离结构可以例如用作DTI结构，第二沟槽隔离结构可以例如用作STI结构，并且第一沟槽隔离结构与第二沟槽隔离结构邻接且对准，使得相邻的光电感测部件彼此隔离，有利地避免了在DTI结构与STI结构分隔开的图像传感器中容易出现的串扰问题和高光溢出问题，从而进一步提高了图像传感器的性能。另外，通过有利地结合外延生长技术，刻蚀步骤仅需要对厚度相对较小的一个外延层进行，因此能够更好地控制所形成的沟槽的形状等性质。根据本公开的技术，在要形成较深的沟槽隔离结构的情况下，初始形成的沟槽可以具有相对小(相对于期望的沟槽隔离结构的总深度)的深度，然后通过外延生长技术本身的特点，在后续生长的外延层中的与初始的沟槽对应的位置处会自然地形成空隙，从而在不需要继续刻蚀的情况下能够不断延伸该沟槽，使得能够容易地形成超大深宽比的沟槽隔离结构。
本领域技术人员应当理解，本文对初始外延层、一个或多个中间外延层以及附加外延层各自的厚度和彼此之间的厚度关系没有任何限制，可以根据具体情况进行设置。
在一些实施方式中，参考图1C，步骤S12还可以包括步骤S125和步骤S126。具体而言，每个光电感测部件包括具有第一掺杂类型的第一区域和具有第二掺杂类型的第二区域，其中，第二区域包括多个掺杂层，并且第一区域围绕第二区域。
在步骤S12中，形成每个光电感测部件可以包括：在步骤S125处，在形成初始外延层、一个或多个中间外延层和附加外延层中的每一个外延层之后，通过离子注入对该外延层的第二部分进行第二掺杂类型的掺杂，以形成光电感测部件的第二区域的多个掺杂层中的一个或多个。
由于每个外延层的厚度小于第二区域的总深度，因此分别对每个外延层的第二部分进行第二掺杂类型的掺杂可以采用能量较低的离子注入，并且可以精确地控制每个外延层内的杂质分布，进而实现对光电感测部件的整个第二区域内的掺杂情况的精确控制。这对形成较深的光电感测部件尤为有利，可以避免使用高能离子注入。特别地，对于比较重的杂质元素(例如，用于N型掺杂的砷元素等)，其往往因为质量较大而扩散困难，即使采用高能离子注入也难以在深度较大的待掺杂区域内实现期望分布。相比之下，根据本公开的实施例的形成方法可以有利地避免这个缺陷。而且，步骤S125中进行第二掺杂类型的掺杂所使用的杂质元素优选地具有较大的质量，从而能够不易受到后续外延生长工艺温度的影响。本领域技术人员将理解，本文中所述的杂质元素的质量包括但不限于该杂质元素的原子质量。
在步骤S12中，形成每个光电感测部件还可以包括：在步骤S126处，在形成初始外延层、一个或多个中间外延层和附加外延层中的每一个外延层之后，通过离子注入对该外延层的第一部分进行调整以形成光电感测部件的第一区域的一部分。
应当理解，步骤S125和步骤S126之间的先后顺序不受特别限制。可以在对每个外延层的第二部分进行离子注入之前或者之后通过离子注入调整该外延层的第一部分以形成第一区域的一部分。换言之，可以在形成每个外延层之后，分别对其第一部分进行第一掺杂类型的掺杂以及对其第二部分进行第二掺杂类型的掺杂以分别形成光电感测部件的第一区域的一部分和第二区域的一部分。在这种实施例中，使用质量较大的第一掺杂类型的掺杂元素会是更优选的。例如，在第一掺杂类型为P型而第二掺杂类型为N型的情况下，铟元素相比于硼元素是更优选的，因为铟元素比硼元素的质量大，从而相对地更不易受到后续外延生长工艺温度的影响。
在一些实施方式中，初始外延层、一个或多个中间外延层和附加外延层中的每一个外延层的第一部分可以通过一次离子注入而被同时进行第一掺杂类型的掺杂。该一次性完成的离子注入例如可以采用质量较轻的杂质元素(例如，用于P型掺杂的硼元素等)进行掺杂，较轻的质量允许不使用较高能量的离子注入就能在深度较大的掺杂区域内实现期望分布。另外，对初始外延层、一个或多个中间外延层和附加外延层中的每一个外延层的第一部分同时进行一次离子注入可以发生在所有外延生长步骤之后，这就避免了外延生长工艺温度可能对质量较轻的杂质元素的扩散产生的不利影响。例如，可替代地，方法10的步骤S12可以包括：在形成附加外延层之后，通过离子注入对初始外延层、一个或多个中间外延层和附加外延层中的每一个的第一部分同时进行调整以形成第一区域。
在每个光电感测部件中，具有第一掺杂类型的第一区域和具有第二掺杂类型的第二区域会形成PN结。通常希望所形成的PN结的耗尽区集中在N型区域中，这是因为，如果耗尽区集中在P型区域中，那么因感测辐射而产生的电子空穴对中的电子在移动至N型区域时会被空穴复合，而在图像传感器中，主要考虑的是电子传输，而不考虑空穴的复合，图像传感器的感光效率会因此而降低。
以根据本公开的实施例的图像传感器为例，当第一掺杂类型为P型且第二掺杂类型为N型时，期望使每个外延层的第一部分与第二部分之间形成的PN结的耗尽区可以集中在该外延层的第二部分(即N型区域)中，这样的话，N型的第二部分内的少数载流子(空穴)都能够在PN结的空间电荷区的内建电场的作用下迁移到P型的第一部分中，确保第二部分内的空穴数量较少，从而避免了光生电子在移动至第二部分时被空穴复合而导致感光效率降低。即，通过使得光电二极管的N型的第二区域处于全耗尽状态，能够有效减少载流子复合，提高光生电子的收集效率，从而优化图像传感器的感光效率等。
因此，在根据本公开的一些实施例中，第一掺杂类型为P型，第二掺杂类型为N型，每个外延层的第二部分(光电感测部件的第二区域的每个掺杂层)都处于全耗尽状态。这可以通过使得每个外延层的第一部分的离子注入浓度大于其第二部分的离子注入浓度来实现。例如，每个外延层的第一部分的离子注入浓度可以是其第二部分的离子注入浓度的两倍至五倍。
下面结合图2至图17进一步描述根据本公开的实施例的图像传感器的示例形成方法20。
图2示意性地示出了根据本公开的实施例的图像传感器的示例形成方法20的流程图。图3至图17示意性地示出了与图2所示的方法20的部分步骤对应的图像传感器的示意性剖视图。
根据本公开的实施例的用于形成图像传感器的方法20可以作为方法10的一个具体示例，其中方法10的步骤S121中形成的初始外延层可以包括方法20中形成的第一外延层，步骤S123中形成的一个或多个中间外延层可以包括方法20中形成的第二外延层，并且步骤S124中形成的附加外延层可以包括方法20中形成的第三外延层。
方法20可以包括：提供衬底，该衬底包括具有第一掺杂类型的有源区；以及在有源区之上形成至少一个光电感测部件和围绕每个光电感测部件的全隔离结构，全隔离结构包括沿垂直于衬底表面的方向延伸的第一沟槽隔离结构和位于第一沟槽隔离结构上方的第二沟槽隔离结构，其中，第一沟槽隔离结构与第二沟槽隔离结构邻接，使得相邻的光电感测部件彼此隔离，并且其中，每个光电感测部件包括具有第一掺杂类型的第一区域和具有第二掺杂类型的第二区域，其中，第二区域包括多个掺杂层，并且第一区域围绕第二区域。以下通过结合参考图2以及图3至图17，详细描述方法20中用于形成全隔离结构和光电感测部件的具体步骤。
方法20中用于形成全隔离结构和光电感测部件的具体步骤可以包括步骤S21至S29。在步骤S21处，结合参考图3，在衬底100上外延生长第一外延层101。第一外延层101可以包括用于形成光电感测部件的第二部分1012和围绕其第二部分1012的第一部分1011。
如之前所讨论的，衬底100包括但不限于半导体衬底，在一些实施例中，衬底100可以包括适于形成图像传感器的任何半导体材料，例如一元半导体材料(诸如，硅或锗等)、化合物半导体材料(诸如碳化硅、硅锗、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟)或其组合。在一些实施例中，第一外延层101可以由与衬底100相同的材料形成。在一些实施例中，第一外延层101可以具有与衬底100相同的掺杂类型。例如，在步骤S21处外延生长得到的第一外延层101可以与衬底100材料相同并且具有第一掺杂类型。此外，根据本公开的实施例对第一外延层101的厚度没有特别限制，可以视具体情况而定。
之后，在方法20的步骤S22处，可以通过离子注入分别对第一外延层101的第一部分1011和第二部分1021进行第一掺杂类型和第二掺杂类型的掺杂，以分别用于形成光电感测部件的第一区域的一部分和第二区域的一部分。
在一些实施例中，可以通过一次或多次离子注入将第一外延层101的第二部分1021调整为具有第二掺杂类型，以形成第二区域的多个掺杂层中的一个或多个。
例如，结合参考图4和图5，通过例如两次离子注入将第一外延层101的第二部分1012调整为具有第二掺杂类型，以在其第二部分1012内形成第一掺杂层1012a和第二掺杂层1012b，从而用于形成光电感测部件的第二区域的一部分。其中，第二掺杂层1012b位于第一掺杂层1012a上。
在一些实施例中，光电感测部件的第一区域也可以包括多个掺杂层。例如，可以通过一次或多次离子注入对第一外延层101的第一部分1011进行调整，以形成第一区域的多个掺杂层中的一个或多个。
例如，结合参考图4和图5，通过例如两次离子注入对第一外延层101的第一部分1011进行调整，以在其第一部分1011内形成第六掺杂层1011a和第七掺杂层1011b，从而用于形成光电感测部件的第一区域的一部分。其中，第七掺杂层1011b位于第六掺杂层1011a上。
具体地，通过离子注入对第一外延层101的第一部分1011和第二部分1012分别进行第一掺杂类型和第二掺杂类型的掺杂例如可以包括以下步骤：参考图4，在第一外延层101上形成线性氧化物层111a；在线性氧化物层111a上形成暴露第一外延层101的第二部分1012并且遮挡第一外延层101的第一部分1011的光刻胶图案(未示出)；通过两次离子注入对第一外延层101的第二部分1012进行第二掺杂类型的掺杂，从而在其中形成第一掺杂层1012a和第二掺杂层1012b(如图5所示)；移除光刻胶图案并在线性氧化物层111a上形成遮挡第一外延层101的第二部分1012并且暴露第一外延层101的第一部分1011的光刻胶图案(未示出)；通过两次离子注入对第一外延层101的第一部分1011进行第一掺杂类型的掺杂，从而在其中形成第六掺杂层1011a和第七掺杂层1011b(如图5所示)；最后移除光刻胶图案。应当理解，也可以先对第一部分1011进行掺杂再对第二部分1012进行掺杂。另外，线性氧化物层111a不仅可以避免光刻胶引起的污染，便于移除光刻胶，还可以防止离子注入破坏外延层表面。
本领域技术人员应当理解，虽然图5示出了第一外延层101的第一部分1011和第二部分1012在分别进行两次离子注入后各自包括两个掺杂层(第一部分1011包括第六掺杂层1011a和第七掺杂层1011b，第二部分1012包括第一掺杂层1012a和第二掺杂层1012b)，但是第一外延层101的第一部分1011和第二部分1012也可以各自可以通过一次、三次或者更多次离子注入而因此分别包括一个、三个或者更多个掺杂层，而且第一部分1011和第二部分1012各自包括的掺杂层数量可以相同也可以不相同。
另外，本公开对第一掺杂层1012a、第二掺杂层1012b、第六掺杂层1011a和第七掺杂层1011b各自的厚度没有具体限制，一般视具体情况而定。在一些示例中，第一掺杂层1012a和第二掺杂层1012b可以具有相同的掺杂浓度。在另一些示例中，第一掺杂层1012a和第二掺杂层1012b可以具有不同的掺杂浓度。在一些示例中，第六掺杂层1011a和第七掺杂层1011b可以具有相同的掺杂浓度。在另一些示例中，第六掺杂层1011a和第七掺杂层1011b可以具有不同的掺杂浓度。
在步骤S23处，结合参考图6至图9，在第一外延层101的第一部分1011中形成贯穿该外延层的沟槽1013，并在该沟槽1013中形成第一沟槽隔离结构301的一部分。
具体地，参考图6，在线性氧化物层111a上形成光刻胶图案201，其中光刻胶图案201仅暴露第一外延层101的第一部分1011的一部分并且遮挡第一外延层101的第一部分1011的剩余部分以及第一外延层101的第二部分1012。
之后，参考图7，通过刻蚀工艺在第一外延层101的第一部分1011中形成贯穿该外延层的沟槽1013，接着移除光刻胶图案201，并且可选地在沟槽1013的侧壁上形成线性氧化物层111b。在一些实施例中，例如如图7所示，沟槽1013可以延伸进入衬底100，以允许随后形成在其中的第一沟槽隔离结构也延伸进入衬底100，其可以用作CMP工艺的停止层。在另一些实施例中，沟槽1013也可以不延伸进入衬底100。线性氧化物层111b可以通过热氧化过程形成，用于修复沟槽形成步骤中产生的表面缺陷，保证之后形成的隔离结构与沟槽之间的良好界面，从而有效减小器件的暗电流。
之后，参考图8，向沟槽1013内填充一种或多种介电材料202。优选地，介电材料202可以包括氧化硅(SiO2)和/或氮化硅(SiN)。参考图9，可以利用CMP工艺移除第一外延层101的表面上的过多的介电材料202和线性氧化物层111a，从而在沟槽1013中形成第一沟槽隔离结构301的一部分。在沟槽1013延伸进入衬底100的情况下，第一沟槽隔离结构301也延伸进入衬底100。
在一些实施例中，在第一沟槽隔离结构301和沟槽1013之间还可以形成有高k介电层(未示出)，例如二氧化铪(HfO2)层，其可以辅助PN结耗尽。此外，线性氧化物层111b可以保留也可以去除。
方法20还可以包括：在步骤S24处，参考图10，在第一外延层101上外延生长第二外延层102。第二外延层102可以包括用于形成光电感测部件的第二部分1022和围绕其第二部分1022的第一部分1021。同样地，在步骤S24处外延生长得到的第二外延层102可以与第一外延层101材料相同并且具有第一掺杂类型。以上关于第一外延层101与衬底100的关系的讨论同样适用于第二外延层102与第一外延层101。此外，本公开对第二外延层102的厚度没有特别限制，一般视具体情况而定。因此，第二外延层102的厚度与第一外延层101的厚度可以相同或不同。
应当理解的是，得益于外延生长技术本身的特点，第二外延层102不需要刻蚀就在其第一部分1021中的与第一外延层101的第一部分1011中的沟槽1013对应的位置处具有空隙1023。
方法20还可以包括：在步骤S25处，通过离子注入分别对第二外延层102的第一部分1021和第二部分1022进行第一掺杂类型和第二掺杂类型的掺杂，以分别用于形成光电感测部件的第一区域的一部分和第二区域的一部分。
在一些实施例中，可以通过一次或多次离子注入将第二外延层102的第二部分1022调整为具有第二掺杂类型，以形成第二区域的多个掺杂层中的一个或多个。
例如，结合参考图11和图12，通过例如两次离子注入将第二外延层102的第二部分1022调整为具有第二掺杂类型，以在其第二部分1022内形成第三掺杂层1022a和第四掺杂层1022b，从而用于形成光电感测部件的第二区域的一部分。其中，第四掺杂层1022b位于第三掺杂层1022a上。
如前所述，光电感测部件的第一区域也可以包括多个掺杂层。例如，可以通过一次或多次离子注入对第二外延层102的第一部分1021进行调整，以形成第一区域的多个掺杂层中的一个或多个。
例如，结合参考图11和图12，通过例如两次离子注入对第二外延层102的第一部分1021进行调整，以在其第一部分1021内形成第八掺杂层1021a和第九掺杂层1021b，从而用于形成光电感测部件的第一区域的一部分。其中，第九掺杂层1021位于第八掺杂层1021a上。
具体地，通过离子注入对第二外延层102的第一部分1021和第二部分1022分别进行第一掺杂类型和第二掺杂类型的掺杂例如可以包括以下步骤：参考图11，在第二外延层102上和其第一部分1021中的空隙1023的侧壁上分别形成线性氧化物层112a和线性氧化物层112b；在线性氧化物层112a上形成暴露第二外延层102的第二部分1022并且遮挡第二外延层102的第一部分1021的光刻胶图案(未示出)；通过两次离子注入对第二外延层102的第二部分1022进行第二掺杂类型的掺杂，从而在其中形成第三掺杂层1022a和第四掺杂层1022b(如图12所示)；移除光刻胶图案并在线性氧化物层112a上形成遮挡第二外延层102的第二部分1022并且暴露第二外延层102的第一部分1021的光刻胶图案(未示出)；通过两次离子注入对第二外延层102的第一部分1021进行第一掺杂类型的掺杂，从而在其中形成第八掺杂层1021a和第九掺杂层1021b(如图12所示)；以及移除光刻胶图案。应当理解，也可以先对第一部分1021进行掺杂再对第二部分1022进行掺杂。另外，线性氧化物层112a和112b不仅可以避免光刻胶引起的污染，便于移除光刻胶，还可以防止离子注入破坏外延层表面。线性氧化物层112b也可以用于保证沟槽隔离结构的良好界面。
本领域技术人员应当理解，虽然图12示出了第二外延层102的第一部分1021和第二部分1022在分别进行两次离子注入后各自包括两个掺杂层(第一部分1021包括第八掺杂层1021a和第九掺杂层1021b，第二部分1022包括第三掺杂层1022a和第四掺杂层1022b)，但是第二外延层102的第一部分1021和第二部分1022也各自可以通过一次、三次或者更多次离子注入而因此分别包括一个、三个或者更多个掺杂层，而且第一部分1021和第二部分1022各自包括的掺杂层数量可以相同也可以不相同。另外，第二外延层102的第一部分1021与第一外延层101的第一部分1011各自包括的掺杂层数量可以相同也可以不相同，第二外延层102的第二部分1022与第一外延层101的第二部分1012各自包括的掺杂层数量可以相同也可以不相同。
另外，本公开对第三掺杂层1022a、第四掺杂层1022b、第八掺杂层1021a和第九掺杂层1021b各自的厚度没有具体限制，一般视具体情况而定。在一些示例中，第三掺杂层1022a和第四掺杂层1022b可以具有相同的掺杂浓度。在另一些示例中，第三掺杂层1022a和第四掺杂层1022b可以具有不同的掺杂浓度。在一些示例中，第八掺杂层1021a和第九掺杂层1021b可以具有相同的掺杂浓度。在另一些示例中，第八掺杂层1021a和第九掺杂层1021b可以具有不同的掺杂浓度。另外，在一些示例中，第一掺杂层1012a、第二掺杂层1012b、第三掺杂层1022a和第四掺杂层1022b可以具有相同的掺杂浓度。在另一些示例中，第一掺杂层1012a、第二掺杂层1012b、第三掺杂层1022a和第四掺杂层1022b中的至少两个可以具有不同的掺杂浓度。另外，在一些示例中，第六掺杂层1011a、第七掺杂层1011b、第八掺杂层1021a和第九掺杂层1021b可以具有相同的掺杂浓度。在另一些示例中，第六掺杂层1011a、第七掺杂层1011b、第八掺杂层1021a和第九掺杂层1021b中的至少两个可以具有不同的掺杂浓度。
方法20还可以包括：在步骤S26处，参考图13，在第二外延层102的形成在第一部分1021中的暴露第一外延层101中的第一沟槽隔离结构的空隙1023中形成第一沟槽隔离结构301的一部分。例如，可以向空隙1023内填充如前所述的一种或多种介电材料，优选地可以包括氧化硅(SiO2)和/或氮化硅(SiN)，然后可以利用CMP工艺移除第二外延层102表面上过多的介电材料和线性氧化物层112a，从而在空隙1023中形成第一沟槽隔离结构301的一部分。在一些实施例中，在第一沟槽隔离结构301和空隙1023之间还可以形成有高k介电层(未示出)，例如二氧化铪(HfO2)层，其可以辅助PN结耗尽。此外，线性氧化物层112b可以保留也可以去除。
此外，在一些实施例中，方法20还可以包括：在步骤S27处，参考图14，在第二外延层102上外延生长第三外延层103。第三外延层103可以包括用于形成光电感测部件的第二部分1032和围绕其第二部分1032的第一部分1031。同样地，在步骤S27处外延生长得到的第三外延层103可以与第一外延层101、第二外延层102材料相同并且具有第一掺杂类型。以上关于第一外延层101与衬底100的关系的讨论同样适用于第三外延层103与第二外延层102的关系。此外，本公开对第三外延层103的厚度没有特别限制，一般视具体情况而定。因此，第三外延层103的厚度可以与第一外延层101和/或第二外延层102的厚度相同或不同。
应当理解的是，得益于外延生长技术本身的特点，第三外延层103不需要刻蚀就在其第一部分1031中的与第二外延层102的第一部分1021中的空隙1023对应的位置处具有空隙1033。
方法20还可以包括：在步骤S28处，可以通过离子注入分别对第三外延层103的第一部分1031和第二部分1032进行第一掺杂类型和第二掺杂类型的掺杂，以分别用于形成光电感测部件的第一区域的一部分和第二区域的一部分。
在一些实施例中，可以通过一次或多次离子注入将第三外延层103的第二部分1032调整为具有第二掺杂类型，以形成第二区域的多个掺杂层中的一个或多个。
例如，结合参考图15和图16，通过例如一次离子注入将第三外延层103的第二部分1032调整为具有第二掺杂类型，以在其第二部分1032内形成第五掺杂层1032a，从而用于形成光电感测部件的第二区域的一部分。
如前所述，光电感测部件的第一区域也可以包括多个掺杂层。例如，可以通过一次或多次离子注入对第三外延层103的第一部分1031进行调整，以形成第一区域的多个掺杂层中的一个或多个。
例如，结合参考图15和图16，通过例如一次离子注入对第三外延层103的第一部分1031进行调整，以在其第一部分1031内形成第十掺杂层1031a，从而用于形成光电感测部件的第一区域的一部分。
具体地，通过离子注入对第三外延层103的第一部分1031和第二部分1032分别进行第一掺杂类型和第二掺杂类型的掺杂例如可以包括以下步骤：参考图15，在第三外延层103上和其第一部分1031中的空隙1033的侧壁上分别形成线性氧化物层113a和线性氧化物层113b；在线性氧化物层113a上形成暴露第三外延层103的第二部分1032并且遮挡第三外延层103的第一部分1031的光刻胶图案(未示出)；通过一次离子注入对第三外延层103的第二部分1032进行第二掺杂类型的掺杂，从而在其中形成第五掺杂层1032a(如图16所示)；移除光刻胶图案并在线性氧化物层113a上形成遮挡第三外延层103的第二部分1032并且暴露第三外延层103的第一部分1031的光刻胶图案(未示出)；通过一次离子注入对第三外延层103的第一部分1031进行第一掺杂类型的掺杂，从而在其中形成第十掺杂层1031a(如图16所示)；以及移除光刻胶图案。应当理解，也可以先对第一部分1031进行掺杂再对第二部分1032进行掺杂。另外，线性氧化物层113a和113b不仅可以避免光刻胶引起的污染，便于移除光刻胶，还可以防止离子注入破坏外延层表面。线性氧化物层113b也可以用于保证沟槽隔离结构的良好界面。
本领域技术人员应当理解，虽然图16示出了第三外延层103的第一部分1031和第二部分1032在分别进行一次离子注入后各自包括一个掺杂层(第一部分1031包括第十掺杂层1031a，第二部分1032包括第五掺杂层1032a)，但是第三外延层103的第一部分1031和第二部分1032也各自可以通过两次或者更多次离子注入而因此分别包括两个或者更多个掺杂层，而且第一部分1031和第二部分1032各自包括的掺杂层数量可以相同也可以不相同。另外，第三外延层103的第一部分1031与第一外延层101的第一部分1011、第二外延层102的第一部分1021各自包括的掺杂层数量可以相同也可以不相同，第三外延层103的第二部分1032与第一外延层101的第二部分1012、第二外延层102的第二部分1022各自包括的掺杂层数量可以相同也可以不相同。
另外，在一些示例中，第五掺杂层1032a可以与第一掺杂层1012a、第二掺杂层1012b、第三掺杂层1022a、第四掺杂层1022b具有相同的掺杂浓度。在另一些示例中，第一掺杂层1012a、第二掺杂层1012b、第三掺杂层1022a、第四掺杂层1022b和第五掺杂层1032a中的至少两个可以具有不同的掺杂浓度。另外，在一些示例中，第十掺杂层1031a可以与第六掺杂层1011a、第七掺杂层1011b、第八掺杂层1021a、第九掺杂层1021b具有相同的掺杂浓度。在另一些示例中，第六掺杂层1011a、第七掺杂层1011b、第八掺杂层1021a、第九掺杂层1021b和第十掺杂层1031a中的至少两个可以具有不同的掺杂浓度。
方法20还可以包括：在步骤S29处，参考图17，在第三外延层103的形成在第一部分1031中的暴露第二外延层102中的第一沟槽隔离结构301的空隙1033中形成第二沟槽隔离结构302。例如，可以向空隙1033内填充氧化物，然后可以利用CMP工艺移除第二外延层102表面上过多的氧化物和线性氧化物层113a，从而在空隙1033中形成第二沟槽隔离结构302。此外，线性氧化物层113b可以保留也可以去除。
以上将五个掺杂层分布在三个外延层的第一部分并将五个掺杂层分布在三个外延层的第二部分内的方式仅仅是说明性的和示例性的，并不旨在限制本公开。例如，在一些实施方式中，第一外延层的第一部分和第二部分中可以各形成有一个掺杂层，第二外延层的第一部分和第二部分中可以各形成有三个掺杂层，而第三外延层的第一部分和第二部分中可以各形成有一个掺杂层。
或者，在一些实施方式中，光电感测部件的第一区域不包括多个掺杂层，而可以包括一整个掺杂区域。例如，第一外延层可以通过两次离子注入对其第二部分进行第二掺杂类型而在其中形成两个掺杂层，第二外延层可以通过两次离子注入对其第二部分进行第二掺杂类型的掺杂而在其中形成两个掺杂层，第三外延层可以通过一次离子注入对其第二部分进行第二掺杂类型的掺杂而在其中形成一个外延掺杂层，最后通过一次离子注入对第一外延层、第二外延层和第三外延层的第一部分同时进行调整以形成光电感测部件的第一区域。
另外，在前述方法中，并不限制形成每个掺杂层的光刻胶图案，它们可以具有不同的大小和形状，只要最终能够在相应外延层中实现期望的掺杂分布即可。在一些实施例中，用于掺杂外延层的第二部分的光刻胶图案和用于掺杂外延层的第一部分的光刻胶图案可以是互补的，在这种情况下，可以通过使用同一掩模板和相反类型的光刻胶(例如正型光刻胶和负型光刻胶)来分别形成这些光刻胶图案，从而有效降低图像传感器的制造成本。
在一些实施例中，第一掺杂类型可以是P型，而第二掺杂类型可以是N型。在第一掺杂类型是P型而第二掺杂类型是N型的情况下，第一掺杂类型的掺杂可以采用硼元素或者铟元素，第二掺杂类型的掺杂可以采用砷元素。在另一些实施例中，第一掺杂类型可以是N型，而第二掺杂类型可以是P型。
在一些实施例中，第一掺杂类型为P型，第二掺杂类型为N型，并且每个外延层的第二部分处于全耗尽状态。这可以通过使得每个外延层的第一部分的离子注入浓度大于其第二部分的离子注入浓度来实现。例如，每个外延层的第一部分的离子注入浓度可以是其第二部分的离子注入浓度的两倍至五倍。
在一个具体实施例中，第一掺杂类型为N型，第二掺杂类型为P型，第一外延层101、第二外延层102和第三外延层103的总厚度可以为大约2.5μm，五个掺杂层1012a、1012b、1022a、1022b和1032a可以通过五次使用砷元素的离子注入来形成，每次离子注入的注入剂量可以为大约1*1014cm-3至1*1017cm-3(在优选实施例中为1*1015cm-3至1*1016cm-3)，每次注入的能量可以在1MeV至5MeV的范围内。相应地，光电感测部件的第一区域通过对第一外延层101、第二外延层102和第三外延层103的第一部分同时使用硼元素的离子注入来形成，该次离子注入的注入剂量可以为大约1*1014cm-3至1*1017cm-3(在优选实施例中为1*1015cm-3至1*1016cm-3)，每次注入的能量可以在450KeV至1.5MeV的范围内。在根据本公开的实施例中，对离子注入的注入深度和注入剂量并没有特别的限制，但期望确保由五个掺杂层1012a、1012b、1022a、1022b和1032a形成的光电感测部件的N型的第二区域处于全耗尽状态。
应当注意的是，图中示出的沟槽形状及沟槽隔离结构形状仅仅是说明性的和示例性的，并不旨在限制本公开。
本公开的实施例还提供了根据本公开描述的方法形成的图像传感器，例如图17中所示的图像传感器。参考图17，图像传感器包括至少一个光电感测部件，每个光电感测部件包括具有第一掺杂类型的第一区域和具有第二掺杂类型的第二区域，第一区域包括多个掺杂层1011a、1011b、1021a、1021b和1031a，第二区域包括多个掺杂层1012a、1012b、1022a、1022b和1032a，第一区域围绕第二区域。其中，第一区域和第二区域内的掺杂分布都能够得到精确控制，在确保光电感测部件具有较大深度的同时实现期望的掺杂分布。
此外，图像传感器还包括围绕每个光电感测部件的全隔离结构，全隔离结构包括沿垂直于衬底表面的方向延伸的第一沟槽隔离结构301和位于第一沟槽隔离结构301上方的第二沟槽隔离结构302，其中，第一沟槽隔离结构301与第二沟槽隔离结构302邻接，使得相邻的光电感测部件彼此隔离。利用根据本公开的实施例的方法形成的图像传感器的光电感测部件与围绕光电感测部件的全隔离结构可以始终具有一致的深度，从而充分有效地隔离相邻的光电感测部件。
根据本公开的实施例的图像传感器及其形成方法，通过有利地结合外延生长工艺、离子注入工艺和刻蚀工艺，不仅可以有利地实现图像传感器中相邻光电感测部件在深度方向上的充分隔离，与以其他方法形成的具有同样深度的沟槽隔离结构的图像传感器相比还可以在宽度方向上节省出更多面积用于感测辐射等，大大改善串扰问题和高光溢出现象并有利于提升器件感光能力，适于制造小尺寸的图像传感器，而且与此同时还能够精确控制光电感测部件的掺杂分布，从而有效提升图像传感器的量子效率、成像质量等性能。
此外，在一些涉及形成背照式图像传感器的实施例中，通过CMP工艺减薄衬底100可以使得第一沟槽隔离结构301位于最终形成的背照式图像传感器的背侧，即相当于背侧深沟槽隔离(BDTI)结构，而第二沟槽隔离结构302则位于最终形成的背照式图像传感器的前侧，即相当于前侧浅沟槽隔离结构(FSTI)。相比于传统工艺中分别从衬底两侧刻蚀形成的BDTI结构与FSTI结构，这样形成的BDTI结构与FSTI结构不仅彼此邻接，还自然地彼此对准，不再存在传统工艺中DTI结构与对应STI结构之间的间隙，避免原本入射到某一像素单元的光线通过所述间隙射入相邻像素单元而产生严重的光串扰，也可以在入射光强较大导致光生载流子数目过多时避免光生载流子溢出至相邻像素单元而产生不利的高光溢出现象。在第一沟槽隔离结构301延伸进入衬底100的情况下，第一沟槽隔离结构301可以作为CMP停止层，以避免CMP工艺损坏掺杂区域。在一些实施方式中，为了形成背照式图像传感器，可以在被减薄的衬底100的不包括光电感测部件的一侧上设置滤色器层、微透镜层等部件。
另外，本公开的实施方式还可以包括以下示例：
1、一种形成图像传感器的方法，包括：提供衬底，所述衬底包括具有第一掺杂类型的有源区；以及在所述有源区之上形成至少一个光电感测部件和围绕每个光电感测部件的全隔离结构，所述全隔离结构包括沿垂直于衬底表面的方向延伸的第一沟槽隔离结构和位于所述第一沟槽隔离结构上方的第二沟槽隔离结构，其中，所述第一沟槽隔离结构与所述第二沟槽隔离结构邻接，使得相邻的光电感测部件彼此隔离。
2、根据1所述的方法，其中，形成所述全隔离结构包括：通过外延生长在所述衬底上形成具有第一掺杂类型的初始外延层，所述初始外延层包括用于形成光电感测部件的第二部分和围绕其第二部分的第一部分；在所述初始外延层的第一部分中形成贯穿该外延层的沟槽，并在该沟槽中形成所述第一沟槽隔离结构的一部分；以及通过外延生长在所述初始外延层上依次形成具有第一掺杂类型的一个或多个中间外延层，每个中间外延层都包括用于形成光电感测部件的第二部分和围绕其第二部分的第一部分，并且还包括形成在第一部分中的暴露其下方的外延层中的第一沟槽隔离结构的空隙，其中，在形成每个中间外延层之后，在该中间外延层的空隙中形成所述第一沟槽隔离结构的一部分。
3、根据2所述的方法，其中，形成所述全隔离结构还包括：通过外延生长在所述一个或多个中间外延层上形成具有第一掺杂类型的附加外延层，所述附加外延层包括用于形成光电感测部件的第二部分和围绕其第二部分的第一部分，并且还包括形成在第一部分中的暴露中间外延层中的第一沟槽隔离结构的空隙，其中，在形成所述附加外延层之后，在该附加外延层的空隙中形成所述第二沟槽隔离结构。
4、根据3所述的方法，每个光电感测部件包括具有第一掺杂类型的第一区域和具有第二掺杂类型的第二区域，其中，所述第二区域包括多个掺杂层，并且所述第一区域围绕所述第二区域。
5、根据4所述的方法，所述方法还包括：在形成所述初始外延层、所述一个或多个中间外延层和所述附加外延层中的每一个之后，通过离子注入对该外延层的第二部分进行第二掺杂类型的掺杂，以形成所述第二区域的多个掺杂层中的一个或多个。
6、根据5所述的方法，并且所述方法还包括：在形成所述初始外延层、所述一个或多个中间外延层和所述附加外延层中的每一个之后，通过离子注入对该外延层的第一部分进行调整以形成所述第一区域的一部分。
7、根据5所述的方法，所述方法还包括：在形成所述附加外延层之后，通过离子注入对所述初始外延层、所述一个或多个中间外延层和所述附加外延层中的每一个的第一部分同时进行调整以形成所述第一区域。
8、根据7所述的方法，还包括：在形成所述初始外延层之后，在所述初始外延层上形成线性氧化物层。
9、根据8所述的方法，形成在所述初始外延层的第一部分中的沟槽延伸进入所述衬底，并且所述第一沟槽隔离结构也延伸进入所述衬底。
10、根据9所述的方法，所述方法还包括：在所述沟槽的侧壁上形成线性氧化物层。
11、根据10所述的方法，所述方法还包括：在形成所述一个或多个中间外延层和所述附加外延层中的每一个外延层之后，在该外延层上以及在该外延层的第一部分中的空隙的侧壁上形成线性氧化物层。
12、根据11所述的方法，所述方法还包括：在所述初始外延层和所述一个或多个中间外延层中的每一个外延层中形成所述全隔离结构的一部分之后并且在形成下一个外延层之前，移除该外延层的表面上的线性氧化物层。
13、一种图像传感器，包括：衬底，所述衬底包括具有第一掺杂类型的有源区；以及设置在所述有源区之上的至少一个光电感测部件和围绕每个光电感测部件的全隔离结构，所述全隔离结构包括沿垂直于衬底表面的方向延伸的第一沟槽隔离结构和位于所述第一沟槽隔离结构上方的第二沟槽隔离结构，其中，所述第一沟槽隔离结构与所述第二沟槽隔离结构邻接，使得相邻的光电感测部件彼此隔离。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其它取向上操作。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪声以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
另外，本文的描述可能提及了被“连接”或“耦接”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦接”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦接”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。
另外，仅仅为了参考的目的，还可以在本文中使用“第一”、“第二”等类似术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其它各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。

Claims (10)

1.一种形成图像传感器的方法，其特征在于，包括：
提供衬底，所述衬底包括具有第一掺杂类型的有源区；以及
在所述有源区之上形成至少一个光电感测部件和围绕每个光电感测部件的全隔离结构，所述全隔离结构包括沿垂直于衬底表面的方向延伸的第一沟槽隔离结构和位于所述第一沟槽隔离结构上方的第二沟槽隔离结构，
其中，所述第一沟槽隔离结构与所述第二沟槽隔离结构邻接，使得相邻的光电感测部件彼此隔离。
2.根据权利要求1所述的方法，其特征在于，其中，形成所述全隔离结构包括：
通过外延生长在所述衬底上形成具有第一掺杂类型的初始外延层，所述初始外延层包括用于形成光电感测部件的第二部分和围绕其第二部分的第一部分；
在所述初始外延层的第一部分中形成贯穿该外延层的沟槽，并在该沟槽中形成所述第一沟槽隔离结构的一部分；以及
通过外延生长在所述初始外延层上依次形成具有第一掺杂类型的一个或多个中间外延层，每个中间外延层都包括用于形成光电感测部件的第二部分和围绕其第二部分的第一部分，并且还包括形成在第一部分中的暴露其下方的外延层中的第一沟槽隔离结构的空隙，
其中，在形成每个中间外延层之后，在该中间外延层的空隙中形成所述第一沟槽隔离结构的一部分。
3.根据权利要求2所述的方法，其特征在于，其中，形成所述全隔离结构还包括：
通过外延生长在所述一个或多个中间外延层上形成具有第一掺杂类型的附加外延层，所述附加外延层包括用于形成光电感测部件的第二部分和围绕其第二部分的第一部分，并且还包括形成在第一部分中的暴露中间外延层中的第一沟槽隔离结构的空隙，
其中，在形成所述附加外延层之后，在该附加外延层的空隙中形成所述第二沟槽隔离结构。
4.根据权利要求3所述的方法，其特征在于，每个光电感测部件包括具有第一掺杂类型的第一区域和具有第二掺杂类型的第二区域，其中，所述第二区域包括多个掺杂层，并且所述第一区域围绕所述第二区域。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
在形成所述初始外延层、所述一个或多个中间外延层和所述附加外延层中的每一个之后，通过离子注入对该外延层的第二部分进行第二掺杂类型的掺杂，以形成所述第二区域的多个掺杂层中的一个或多个。
6.根据权利要求5所述的方法，其特征在于，并且所述方法还包括：
在形成所述初始外延层、所述一个或多个中间外延层和所述附加外延层中的每一个之后，通过离子注入对该外延层的第一部分进行调整以形成所述第一区域的一部分。
7.根据权利要求5所述的方法，其特征在于，所述方法还包括：
在形成所述附加外延层之后，通过离子注入对所述初始外延层、所述一个或多个中间外延层和所述附加外延层中的每一个的第一部分同时进行调整以形成所述第一区域。
8.根据权利要求7所述的方法，其特征在于，还包括：
在形成所述初始外延层之后，在所述初始外延层上形成线性氧化物层。
9.根据权利要求8所述的方法，其特征在于，形成在所述初始外延层的第一部分中的沟槽延伸进入所述衬底，并且所述第一沟槽隔离结构也延伸进入所述衬底。
10.根据权利要求9所述的方法，其特征在于，所述方法还包括：
在所述沟槽的侧壁上形成线性氧化物层。
CN201910756785.8A 2019-08-16 2019-08-16 图像传感器及其形成方法 Pending CN110310971A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910756785.8A CN110310971A (zh) 2019-08-16 2019-08-16 图像传感器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910756785.8A CN110310971A (zh) 2019-08-16 2019-08-16 图像传感器及其形成方法

Publications (1)

Publication Number Publication Date
CN110310971A true CN110310971A (zh) 2019-10-08

Family

ID=68083519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910756785.8A Pending CN110310971A (zh) 2019-08-16 2019-08-16 图像传感器及其形成方法

Country Status (1)

Country Link
CN (1) CN110310971A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981495A (zh) * 2016-01-15 2017-07-25 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制作方法
CN107680980A (zh) * 2017-09-29 2018-02-09 德淮半导体有限公司 图像传感器
CN107819001A (zh) * 2017-11-03 2018-03-20 德淮半导体有限公司 图像传感器及用于形成图像传感器的方法
CN109326619A (zh) * 2018-09-29 2019-02-12 德淮半导体有限公司 用于形成图像传感器的方法及图像传感器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981495A (zh) * 2016-01-15 2017-07-25 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制作方法
CN107680980A (zh) * 2017-09-29 2018-02-09 德淮半导体有限公司 图像传感器
CN107819001A (zh) * 2017-11-03 2018-03-20 德淮半导体有限公司 图像传感器及用于形成图像传感器的方法
CN109326619A (zh) * 2018-09-29 2019-02-12 德淮半导体有限公司 用于形成图像传感器的方法及图像传感器

Similar Documents

Publication Publication Date Title
CN105185796B (zh) 一种高探测效率的单光子雪崩二极管探测器阵列单元
US7985612B2 (en) Method and device for reducing crosstalk in back illuminated imagers
US7161220B2 (en) High speed photodiode with a barrier layer for blocking or eliminating slow photonic carriers and method for forming same
EP1691418B1 (en) Image sensor using deep trench isolation
US20100108893A1 (en) Devices and Methods for Ultra Thin Photodiode Arrays on Bonded Supports
US7651883B2 (en) High energy implant photodiode stack
KR20100015272A (ko) 후면-조사 이미징 센서들에서의 암전류 감소 및 이를제조하는 방법
WO2006010618A1 (en) Photonic devices monolithically integrated with cmos
KR101615473B1 (ko) 이중 층 인터리브된 p-n 다이오드 모듈레이터 디바이스 및 이의 제조 방법
KR20060033721A (ko) 내장형 도파관 검출기
TWI458045B (zh) 製備自我對準隔離區的方法
CN106920810A (zh) 图像传感器器件及制造方法
US7777229B2 (en) Method and apparatus for reducing smear in back-illuminated imaging sensors
KR20130133657A (ko) 에피택시 층들을 갖는 ｃｉｓ 영상 센서들 및 이를 형성하기 위한 방법
CN111739975A (zh) 一种三台面结构的雪崩光电二极管及其制造方法
CN107819001A (zh) 图像传感器及用于形成图像传感器的方法
CN108257995A (zh) 图像传感器及形成图像传感器的方法
CN109244097A (zh) 图像传感器及其形成方法
CN101714524A (zh) 图像传感器的制造方法
CN110233160A (zh) 图像传感器及其制作方法
CN110310971A (zh) 图像传感器及其形成方法
JPH04256376A (ja) アバランシェホトダイオード及びその製造方法
CN110112237A (zh) 一种制造光电二极管的方法以及相应光电二极管
CN110400818A (zh) 制造背照式cmos图像传感器的方法
CN108281440A (zh) 图像传感器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191008

WD01 Invention patent application deemed withdrawn after publication