CN110310607A - 显示面板及其共用电压补偿方法 - Google Patents

Abstract

本发明公开了一种显示面板及其共用电压补偿方法，显示面板包含像素矩阵、第一共用电极线以及第二共用电极线，用来解决画面闪烁的问题。像素矩阵包含至少一个第一像素电路以及至少一个第二像素电路。第一共用电极线用以取得对应至少一个第一像素电路的第一共用电极的第一共用电压。第二共用电极线用以取得对应至少一个第二像素电路的第二共用电极的第二共用电压。像素矩阵中的像素电路分配至不同的像素群组，通过分析像素群组对应的共用电极线的共用电压，并对应提供共用电压补偿值来调整共用电压，可解决电阻电容效应导致画面闪烁的问题。

Description

显示面板及其共用电压补偿方法

技术领域

本发明是关于一种显示面板及其共用电压补偿方法，且特别是关于区域性补偿共用电压的一种显示面板及其共用电压补偿方法。

背景技术

随着影音视觉电子产品的需求增加，高解析度及广视角显示面板设计为现今面板设计潮流之一。基于弯电效应，液晶显示面板的液晶分子受到相同大小但方向相反的电场时，液晶分子的形状与排列方式不相同，因此，透光率也不同，造成画面闪烁的问题。

再者，当显示面板尺寸增加时，显示面板中的走线越长，而放大其电阻电容效应，再加上寄生电容的耦合现象及制成均匀度等等造成的堆迭效应，进一步恶化显示面板画面闪烁的问题。

发明内容

本发明的目的在于提供一种可解决电阻电容效应导致画面闪烁问题的显示面板及其共用电压补偿方法。

本发明的一方面为一种显示面板。根据本发明一实施例，显示面板包含像素矩阵、第一共用电极线以及第二共用电极线。像素矩阵包含至少一个第一像素电路以及至少一个第二像素电路。第一共用电极线用以取得对应该至少一个第一像素电路的第一共用电极的第一共用电压。第二共用电极线用以取得对应该至少一个第二像素电路的第二共用电极的第二共用电压。

在某些实施方式中，显示面板另包含共用电压输出电路，电性耦接至第一共用电极线及第二共用电极线，用以根据查找表(lookup table)判断对应第一共用电压的第一共用电压补偿值及对应第二共用电压的第二共用电压补偿值。

在某些实施方式中，共用电压输出电路输出第一共用电压补偿值至第一共用电极及输出第二共用电压补偿值至第二共用电极。

在某些实施方式中，至少一个第一像素电路相邻设置，且至少一个第二像素电路相邻设置。

在某些实施方式中，至少一个第一像素电路设置于像素矩阵的奇数列，且至少一个第二像素电路相邻设置于像素矩阵的偶数列。

本发明的另一方面为一种共用电压补偿方法。根据本发明一实施例，共用电压补偿方法包含由共用电压输出电路取得第一共用电极提供的第一共用电压以及第二共用电极提供的第二共用电压；以及由共用电压输出电路根据查找表判断对应第一共用电压的第一共用电压补偿值及对应第二共用电压的第二共用电压补偿值。

在某些实施方式中，共用电压补偿方法还包含由共用电压输出电路输出第一共用电压补偿值至第一共用电极及输出第二共用电压补偿值至第二共用电极。

在某些实施方式中，共用电压输出电路电性耦接至第一共用电极线及第二共用电极线，以经由第一共用电极线取得对应至少一个第一像素电路的第一共用电极的第一共用电压，且经由第二共用电极线取得对应至少一个第二像素电路的第二共用电极的第二共用电压。

在某些实施方式中，至少一个第一像素电路相邻设置，且至少一个第二像素电路相邻设置。

在某些实施方式中，一像素矩阵包含至少一个第一像素电路以及至少一个第二像素电路，至少一个第一像素电路设置于像素矩阵的奇数列，且至少一个第二像素电路相邻设置于像素矩阵的偶数列。

基于上述内容，像素矩阵中的像素电路分配至不同的像素群组，通过分析像素群组对应的共用电极线的共用电压，并对应提供共用电压补偿值来调整共用电压，可解决电阻电容效应导致画面闪烁的问题。

附图说明

在参照附图阅读了本发明的具体实施方式以后，将会更清楚地了解本发明的各个方面。其中，

图1A为根据本发明一实施例绘示一种显示面板的示意图；

图1B为根据图1A所绘示的显示面板驱动方式的示意图；

图1C为根据图1B所绘示的像素电路的示意图；

图1D为根据图1A所绘示的共用电压输出电路的操作时序图；

图2为本发明的一实施例中应用共用电压补偿方法的一流程的流程图；

图3为根据本发明一实施例绘示一种显示面板的示意图；

图4为根据本发明一实施例绘示一种显示面板的示意图；

图5为本发明的一实施例中应用共用电压补偿方法的一流程的流程图；

图6为根据本发明一实施例绘示一种显示面板的示意图。

具体实施方式

为增进对本发明各方面的理解，下文通过列举实施例并配合所附附图而作说明，惟其中所提供的实施例并非用以限制本发明所涵盖的范围，且其中就结构操作的描述也非用以限制其执行的顺序，而任何重新组合所述元件而形成的结构，如产生具均等功效的装置，皆应为本发明所能涵盖的范围。此外，本发明附图仅以说明为目的，并未依照原尺寸作图，其中相同元件或相似元件将以相同的符号标示来说明，以便于理解。

在本发明全篇说明书与权利要求所使用的用词(terms)，除经特别注明外，应具有所属领域中、在此公开内容中与特殊内容中的通常意义。在本发明全篇说明书与权利要求所使用的“第一”、“第二”、“第三”…等，仅是为了区别以相同技术用语描述的元件或操作，并非特别指称次序或顺位的意思，也非用以限定本发明。

在本发明全篇说明书与权利要求所使用的“约”、“大约”、“大致约”或“大体上”一般是指数值的误差或范围介于约百分之二十以内，较佳地是介于约百分之十以内，而更佳地则是介于约百分五之以内。此外，本发明全篇说明书与权利要求中若无明确说明，则所提及的数值得视为近似值，即如“约”、“大约”、“大致约”或“大体上”所表示的误差或范围。

在本发明全篇说明书与权利要求所使用的“耦接”或“电性耦接”，可指二个或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，惟“电性耦接”也可指二个或多个元件相互操作或动作。

请参照图1A，图1A为根据本发明一实施例绘示一种显示面板10的示意图。显示面板10包含像素矩阵150、数据驱动单元110、扫描驱动单元120、数据线D1～Dm、扫描线G1～Gn、共用电压(common voltage)输出电路100、共用电极CE1、CE2以及共用电极线CL、CL1、CL2。

像素矩阵150设置于显示面板10的显示区，其包含像素群组GP1、GP2。像素群组GP1包含像素电路X11～Xn1、X13～Xn3，像素群组GP2包含像素电路X12～Xn2、X1m～Xnm。像素电路X11～Xnm分别对应显示面板10的一像素，并以矩阵排列，举例来说，位于第一行第一列的像素电路X11与位于第二行第一列的像素电路X12相邻设置。像素群组GP1、GP2中的像素电路交错设置，举例来说，像素群组GP1中的像素电路X11～Xn1、X13～Xn3设置于像素矩阵150的奇数列，像素群组GP2中的像素电路X12～Xn2、X1m～Xnm设置于像素矩阵150的偶数列。

结构上，如图1A所示，每一个像素电路包含晶体管、液晶电容、存储电容以及像素电极。为方便说明，下述仅针对像素电路X11、X12进行说明。如图1A所示，像素电路X11包含晶体管T11、液晶电容Clc11、存储电容Cst11以及像素电极XE11；像素电路X12包含晶体管T12、液晶电容Clc12、存储电容Cst12以及像素电极XE12。

晶体管T11的控制端电性耦接至扫描线G1，晶体管T11的第一端电性耦接至数据线D1，晶体管T11的第二端电性耦接至存储电容Cst11的第一端及像素电极XE11。扫描线G1可控制晶体管T11的导通情形，以通过数据线D1调整像素电极XE11的电位。液晶电容Clc11电性耦接于像素电极XE11与共用电极CE1之间，其跨压可调整液晶电容Clc11中的液晶分子的排列情形，以下将该跨压称为显示电压。存储电容Cst11的第二端及共用电极CE1电性耦接至共用电极线CL1。

晶体管T12的控制端电性耦接至扫描线G1，晶体管T12的第一端电性耦接至数据线D2，晶体管T12的第二端电性耦接至存储电容Cst12的第一端及像素电极XE12。扫描线G1可控制晶体管T12的导通情形，以通过数据线D2调整像素电极XE12的电位。液晶电容Clc12电性耦接于像素电极XE12与共用电极CE2之间，其跨压可调整液晶电容Clc12中的液晶分子的排列情形，以下将该跨压称为显示电压。存储电容Cst12的第二端及共用电极CE2电性耦接至共用电极线CL2。

当扫描驱动单元120通过扫描线G1～Gn依序开启每一列的像素电路时，数据扫描单元110通过数据线D1～Dm将数据信号写入每一列上的像素电路(例如：像素电路X11～X1m)的像素电极中，使像素电路Xn1～Xnm依据数据信号显示画面(image frame)。

如图1A所示，共用电极线CL1是用以取得奇数列的像素电路X11～Xn1、X13～Xn3对应的共用电极CE1的共用电压Vcom1，并提供共用电压Vcom1至共用电压输出电路100。共用电极线CL2是用以取得偶数列的像素电路X12～Xn2、X1m～Xnm对应的共用电极CE2的共用电压Vcom2，并提供共用电压Vcom2至共用电压输出电路100。

在一些实施例中，共用电压输出电路100电性耦接至共用电极线CL1、CL2，并根据查找表(lookup table)判断对应共用电压Vcom1的共用电压补偿值Vcp1及对应共用电压Vcom2的共用电压补偿值Vcp2，并输出共用电压补偿值Vcp1至共用电极CE1，且输出共用电压补偿值Vcp2至共用电极CE2。

在另一些实施例中，共用电压输出电路100包含共用电压处理单元102、共用电压产生单元104及储存单元。共用电压处理单元102用来根据查找表判断共用电压补偿值Vcp1、Vcp2；共用电压产生单元104用来输出共用电压补偿值Vcp1、Vcp2。储存单元用来储存查找表，其可为随机存取存储器(Random-Access Memory，RAM)、唯读存储器(Read-OnlyMemory，ROM)、快闪存储器(Flash Memory)、硬式磁碟机(hard disk drive，HDD)、固态硬碟(solid state disk，SSD)等储存装置，但不限于此。

请配合参照图1A至图1C，图1B为根据图1A所绘示的显示面板10驱动方式的示意图，图1C为根据图1B所绘示的像素电路X11、X12的示意图。如图1B所示，显示面板10的驱动方式为行反转(column inversion)，在此情况下，图1C所示的液晶分子的偶极(dipole)方向相反。

详细而言，如图1A所示，对应像素电路X11的共用电极CE1接收到共用电压Vcom1，像素电极XE11接收到数据信号。如图1C所示，共用电极CE1与像素电极XE11之间的电位差(即显示电压)在共用电极CE1与像素电极XE11之间形成电场。基于液晶分子LC11因为正负电荷分布不均而具有电偶极(electric dipole)，其会受到共用电极CE1与像素电极XE11之间形成的电场驱动。类似地，液晶分子LC12也会受到共用电极CE2与像素电极XE12之间形成的电场驱动。易言之，图1A所示的液晶电容Clc11、Clc12中形成的电场可影响液晶分子LC11、LC12的排列情形甚至形状，而液晶分子的形状或排列方式将影响像素的透光率。

在图1B所示的行反转的驱动方式下，相较位于奇数行的像素电路X11～Xn1、X13～Xn3(即像素群组GP1)，位于偶数行的像素电路X12～Xn2、X1m～Xnm(即像素群组GP2)提供不同的电场方向。电场方向不同意味着显示电压具有不同的极性，而显示电压的极性是由数据信号与共用电压的大小关系决定。举例来说，当像素电极(例如：像素电极XE11)的数据信号的电位高于共用电压(例如：共用电压Vcom1)的电位，显示电压处于正极性，于图1B是以“+”代表。当像素电极(例如：像素电极XE12)的数据信号的电位低于共用电压(例如：共用电压Vcom2)的电位，显示电压处于负极性，于图1B是以“-”代表。如图1B所示，当显示面板10显示一画面时，行反转的驱动方式使像素群组X11～Xnm的极性分布成条纹排列。

为了防止液晶分子特性变差而影响画面品质，图1B所示的行反转的驱动方式是周期性改变施加于液晶分子的电场方向。在此情况下，每次改写数据即须反转写入到像素的数据信号的极性，以反转驱动显示影像。即使画面内容没有改变，显示面板10仍须随着每个画面周期而进行反转驱动，以周期性地改变写入到像素的数据信号。举例来说，若显示面板10操作于60赫兹(Hertz，Hz)的更新频率，输入至像素的数据信号的极性随着画面周期而反转，即每16毫秒(millisecond，ms)反转一次，而使图1B所示的显示面板10极性分布改变，即“+”变成“-”，“-”变成“+”。

理论上，当显示面板10的画面内容没有改变时，不论数据信号处于正极性或负极性，显示电压的绝对值应相同，以使像素提供相同亮度的灰阶值。此时，仅液晶分子的转向不同，意即，液晶分子的偶极方向不同。然而，基于液晶分子的特性，像素的透光率可能依据数据信号的极性而进一步调整。

详细而言，如图1C所示，当电场大小值相同，但电场方向不同时，由于弯电效应(flexoelectricity)，液晶分子LC11、LC12的形状与排列方式不同，而导致透光率不同。在此情况下，即使显示面板10的画面内容没有改变，仅数据信号的极性反转时，像素的透光率仍可能改变，而影响显示品质。换言之，液晶分子并非单纯随着电场方向反转而可能有形变或排列上的改变，导致正极性与负极性下的透光率不一致，造成画面闪烁(flicker)的问题。

再者，当显示面板10尺寸增加时，显示面板10中的走线越长，而放大其电阻电容效应，再考虑寄生电容的耦合现象及制成均匀度等等造成的堆迭效应，导致显示面板10画面闪烁的问题。

为了确保显示品质，共用电压须对应调整。请配合参照图1A及图1D。图1D为根据图1A所绘示的共用电压输出电路100的操作时序图。共用电压输出电路100经由共用电极线CL1接收共用电压Vcom1及经由共用电极线CL2接收共用电压Vcom2。共用电极CE1除了自共用电压输出电路100接收共用电压Vcom，还接收共用电压补偿值Vcp1，以补偿其共用电压，而能进一步调整透光率，以显示所欲灰阶。类似地，共用电极CE2除了自共用电压输出电路100接收共用电压Vcom，还接收共用电压补偿值Vcp2，以补偿其共用电压，而能进一步调整透光率，以显示所欲灰阶。

请配合参照图1A及图2。图2为本发明的一实施例中应用共用电压补偿方法的流程20的流程图。流程20可编译成程式码，并储存于图1A所示的共用电压输出电路100中的储存单元中。共用电压输出电路100可读取储存单元而执行程式码，而进行流程20的步骤S200～S212。

详细而言，在步骤S202中，共用电压输出电路100取得对应至少一个第一像素电路的第一共用电极的第一共用电压。举例来说，共用电压输出电路100的共用电压处理单元102经由共用电极线CL1接收奇数列的像素电路X11～Xn1、X13～Xn3对应的共用电极CE1，共用电压Vcom1包含像素电路的显示电压处于负极性及正极性时的共用电压。在步骤S204中，共用电压输出电路100将取得的第一共用电压存储于储存单元中。

在步骤S206中，共用电压输出电路100根据查找表判断对应第一共用电压的第一共用电压补偿值。在一些实施例中，共用电压输出电路100的共用电压处理单元102分析共用电压Vcom1来决定共用电压补偿值Vcp1。在另一些实施例中，共用电压处理单元102分析(奇数列像素电路的)显示电压处于负极性时的共用电压以及(奇数列像素电路的)显示电压处于正极性时的共用电压，而决定共用电压补偿值Vcp1，在此情况下，查找表可提供对应(奇数列像素电路的)显示电压处于负极性时的共用电压且对应(奇数列像素电路的)显示电压处于正极性时的共用电压的共用电压补偿值Vcp1。

在步骤S208中，共用电压输出电路100输出共用电压。举例来说，共用电压输出电路100的共用电压产生单元104通过共用电极线CL输出共用电压Vcom至共用电极CE1、CE2。在步骤S210中，共用电压输出电路100输出第一共用电压补偿值至第一共用电极。举例来说，共用电压输出电路100的共用电压产生单元104通过共用电极线CL输出共用电压补偿值Vcp1至共用电极CE1。

类似地，在步骤S202中，共用电压输出电路100另取得对应至少一个第二像素电路的第二共用电极的第二共用电压。举例来说，共用电压输出电路100的共用电压处理单元102经由共用电极线CL2接收偶数列的像素电路X12～Xn2、X1m～Xnm对应的共用电极CE2的共用电压Vcom2，共用电压Vcom2包含像素电路的显示电压处于负极性及正极性时的共用电压。在步骤S204中，共用电压输出电路100将取得的第二共用电压存储于储存单元中。

在步骤S206中，共用电压输出电路100根据查找表判断对应第二共用电压的第二共用电压补偿值。在一些实施例中，共用电压输出电路100的共用电压处理单元102分析共用电压Vcom2来决定共用电压补偿值Vcp2。在另一些实施例中，共用电压处理单元102分析(偶数列像素电路的)显示电压处于负极性时的共用电压以及(偶数列像素电路的)显示电压处于正极性时的共用电压，而决定共用电压补偿值Vcp2，在此情况下，查找表可提供对应(偶数列像素电路的)显示电压处于负极性时的共用电压且对应(偶数列像素电路的)显示电压处于正极性时的共用电压的共用电压补偿值Vcp2。

在另一些实施例中，共用电压处理单元102分析(奇数列及偶数列像素电路的)显示电压处于负极性时的共用电压以及(奇数列及偶数列像素电路的)显示电压处于正极性时的共用电压，而决定共用电压补偿值Vcp2，在此情况下，查找表可提供对应(奇数列及偶数列像素电路的)显示电压处于负极性时的共用电压且对应(奇数列及偶数列像素电路的)显示电压处于正极性时的共用电压的共用电压补偿值Vcp1或共用电压补偿值Vcp2。

在步骤S210中，共用电压输出电路100输出第二共用电压补偿值至第二共用电极。举例来说，共用电压输出电路100的共用电压产生单元104通过共用电极线CL输出共用电压补偿值Vcp2至共用电极CE2。

由上述可知，为了解决弯电效应及电阻电容效应导致画面闪烁的问题，共用电压输出电路分析共用电极线的共用电压，并提供共用电压补偿值来调整共用电压。在行反转的驱动模式下，共用电压输出电路分别提供不同的共用电压补偿值至奇数列及偶数列的像素电路。

请参照图3，图3为根据本发明一实施例绘示一种显示面板30的示意图。图3所示的显示面板30与图1A所示的显示面板10大致相似，因此，相似元件将以相同的符号标示来说明。不同之处在于，图1A所示的显示面板10通过共用电极线CL输出共用电压Vcom至共用电极CE1、CE2，共用电极线CL电性耦接至共用电极线CL1及共用电极线CL1b。相较之下，图3所示的显示面板30通过多个导线(图未示)输出共用电压Vcom’至共用电极CE1、CE2，但导线未直接连接至共用电极线CL1及共用电极线CL1b。

请参照图4，图4为根据本发明一实施例绘示一种显示面板40的示意图。图4所示的显示面板40与图1A所示的显示面板10大致相似，因此，相似元件将以相同的符号标示来说明。不同之处在于，显示面板40是包含像素矩阵450、数据线D1～D(2m)、扫描线G1～G(2n)、共用电极CE3～CE6以及共用电极线CL、CL3～CL6。

像素矩阵450设置于显示面板40的显示区，其包含像素群组GP3～GP6。像素群组GP3包含像素电路X11～Xnm，像素群组GP4包含像素电路X1(m+1)～Xn(2m)，像素群组GP5包含像素电路X(n+1)1～X(2n)m，像素群组GP6包含像素电路X(n+1)(m+1)～X(2n)(2m)。像素电路X11～X(2n)(2m)分别对应显示面板40的像素，并以矩阵排列。像素群组GP3～GP6将像素矩阵450均分为四个区域，每一个像素群组中的像素电路是相邻设置，举例来说，像素群组GP3中位于第一行第一列的像素电路X11与位于第二行第一列的像素电路X12相邻设置。

如图4所示，共用电极线CL3是用以取得像素群组GP3的像素电路X1(m+1)～Xn(2m)对应的共用电极CE3的共用电压Vcom3，并提供共用电压Vcom3至共用电压输出电路100。共用电极线CL4是用以取得像素群组GP4的像素电路X1(m+1)～Xn(2m)对应的共用电极CE4的共用电压Vcom4，并提供共用电压Vcom4至共用电压输出电路100。共用电极线CL5是用以取得像素群组GP5的像素电路X(n+1)1～X(2n)m对应的共用电极CE5的共用电压Vcom5，并提供共用电压Vcom5至共用电压输出电路100。共用电极线CL6是用以取得像素群组GP6的像素电路X(n+1)(m+1)～X(2n)(2m)对应的共用电极CE6的共用电压Vcom6，并提供共用电压Vcom6至共用电压输出电路100。

在一些实施例中，共用电压输出电路100电性耦接至共用电极线CL3～CL6，并根据查找表判断对应共用电压Vcom3的共用电压补偿值Vcp3、对应共用电压Vcom4的共用电压补偿值Vcp4、对应共用电压Vcom5的共用电压补偿值Vcp5、及对应共用电压Vcom6的共用电压补偿值Vcp6，并输出共用电压补偿值Vcp3～Vcp6至对应的共用电极CE3～CE6。

请配合参照图4及图5。图5为本发明的一实施例中应用共用电压补偿方法的流程50的流程图。图5所示的流程50与图2所示的流程20大致相似，不同之处在于，在步骤S502中，共用电压输出电路100取得共用电压Vcom3～Vcom6，并在步骤S504中，将共用电压Vcom3～Vcom6存储于储存单元中。在步骤S502中，共用电压输出电路100根据查找表判断共用电压补偿值Vcp3～Vcp6，并在步骤S510中，分别输出共用电压补偿值Vcp3～Vcp6至对应的共用电极CE3～CE6。

通过将像素电路X11～X(2n)(2m)区分为像素群组GP3～GP6，并分别分析像素群组GP3～GP6对应的共用电极线CL3～CL6的共用电压Vcom3～Vcom6，而对应提供共用电压补偿值Vcp3～Vcp6来调整共用电压，可解决电阻电容效应导致画面闪烁的问题。但本发明不限于此，像素矩阵中的像素电路分配至N个像素群组，其中N为正整数。

请参照图6，图6为根据本发明一实施例绘示一种显示面板60的示意图。图6所示的显示面板60与图4所示的显示面板40大致相似，因此，相似元件将以相同的符号标示来说明。不同之处在于，图4所示的显示面板40通过共用电极线CL输出共用电压Vcom至共用电极CE3～CE6，共用电极线CL电性耦接至共用电极线CL3～CL6。相较之下，图6所示的显示面板60通过多个导线(图未示)输出共用电压Vcom’至共用电极CE3～CE6，但导线未直接连接至共用电极线CL3～CL6。

综上所述，通过应用上述的实施例，像素矩阵中的像素电路分配至不同的像素群组，通过分析像素群组对应的共用电极线的共用电压，并对应提供共用电压补偿值来调整共用电压，可解决电阻电容效应导致画面闪烁的问题。

上述仅公开本发明的部分实施例，其并非用以限定本发明，应注意的是，所属技术领域的技术人员，在不脱离本案的精神和范围内，可适应性作变化与调整，而仍应属于本发明的涵盖范围。

Claims (10)

1.一种显示面板，其特征在于，所述显示面板包含：

像素矩阵，包含至少一个第一像素电路以及至少一个第二像素电路；

第一共用电极线，用以取得对应所述至少一个第一像素电路的第一共用电极的第一共用电压；以及

第二共用电极线，用以取得对应所述至少一个第二像素电路的第二共用电极的第二共用电压。

2.如权利要求1所述的显示面板，其特征在于，还包含：

共用电压输出电路，电性耦接至所述第一共用电极线及所述第二共用电极线，用以根据查找表判断对应所述第一共用电压的第一共用电压补偿值及对应所述第二共用电压的第二共用电压补偿值。

3.如权利要求2所述的显示面板，其特征在于，所述共用电压输出电路输出所述第一共用电压补偿值至所述第一共用电极及输出所述第二共用电压补偿值至所述第二共用电极。

4.如权利要求1所述的显示面板，其特征在于，所述至少一个第一像素电路相邻设置，且所述至少一个第二像素电路相邻设置。

5.如权利要求1所述的显示面板，其特征在于，所述至少一个第一像素电路设置于所述像素矩阵的奇数列，且所述至少一个第二像素电路相邻设置于所述像素矩阵的偶数列。

6.一种共用电压补偿方法，其特征在于，所述共用电压补偿方法包含：

由共用电压输出电路取得第一共用电极提供的第一共用电压以及第二共用电极提供的第二共用电压；以及

由所述共用电压输出电路根据查找表判断对应所述第一共用电压的第一共用电压补偿值及对应所述第二共用电压的第二共用电压补偿值。

7.如权利要求6所述的共用电压补偿方法，其特征在于，还包含：

由所述共用电压输出电路输出所述第一共用电压补偿值至所述第一共用电极及输出所述第二共用电压补偿值至所述第二共用电极。

8.如权利要求6所述的共用电压补偿方法，其特征在于，所述共用电压输出电路电性耦接至第一共用电极线及第二共用电极线，以经由所述第一共用电极线取得对应至少一个第一像素电路的所述第一共用电极的所述第一共用电压，且经由所述第二共用电极线取得对应至少一个第二像素电路的所述第二共用电极的所述第二共用电压。

9.如权利要求8所述的共用电压补偿方法，其特征在于，所述至少一个第一像素电路相邻设置，且所述至少一个第二像素电路相邻设置。

10.如权利要求8所述的共用电压补偿方法，其特征在于，像素矩阵包含所述至少一个第一像素电路以及所述至少一个第二像素电路，所述至少一个第一像素电路设置于所述像素矩阵的奇数列，且所述至少一个第二像素电路相邻设置于所述像素矩阵的偶数列。