CN110298112B - 一种断言状态机和波形图的联合同步纠错方法、存储介质和终端 - Google Patents

一种断言状态机和波形图的联合同步纠错方法、存储介质和终端 Download PDF

Info

Publication number
CN110298112B
CN110298112B CN201910585133.2A CN201910585133A CN110298112B CN 110298112 B CN110298112 B CN 110298112B CN 201910585133 A CN201910585133 A CN 201910585133A CN 110298112 B CN110298112 B CN 110298112B
Authority
CN
China
Prior art keywords
state machine
attribute
waveform diagram
state
graph
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910585133.2A
Other languages
English (en)
Other versions
CN110298112A (zh
Inventor
袁军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Arcas Microelectronics Technology Co ltd
Original Assignee
Chengdu Arcas Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Arcas Microelectronics Technology Co ltd filed Critical Chengdu Arcas Microelectronics Technology Co ltd
Priority to CN201910585133.2A priority Critical patent/CN110298112B/zh
Publication of CN110298112A publication Critical patent/CN110298112A/zh
Application granted granted Critical
Publication of CN110298112B publication Critical patent/CN110298112B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1479—Generic software techniques for error detection or fault masking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation

Abstract

本发明涉及一种断言状态机和波形图的联合同步纠错方法、存储介质和终端，方法包括如下步骤：步骤1：在形式或仿真验证发现错误属性后生成波形图，所述波形图显示从初始到出错状态的相关信号波形；步骤2：出错属性被综合成确定性状态机并生成属性状态机图形，将所述属性状态机图形、波形图和代码浏览器进行显示；步骤3：接受选取的指定信号的对应波形图中的指定时钟段，代码浏览器显示所述指定信号的当前值，同时属性状态机图形显示当前状态。本申请波形图和属性状态机的同步纠错，让出错过程在复杂的属性状态机中直观的显示出来，提高了纠错效率。

Description

一种断言状态机和波形图的联合同步纠错方法、存储介质和 终端
技术领域
本发明涉及一种断言状态机和波形图的联合同步纠错方法、存储介质和终端。
背景技术
断言是形式验证中的一个重要组成部分，即用于描述验证的环境(约束断言)，又用于描述所要验证的设计规范(属性断言)。由于断言语言(比如SystemVerilogAssertion)通常是声明式的，不同于芯片设计师使用的程序式语言(比如Verilog)，断言的生成和纠错成为形式验证的一个难点。据统计，这一过程占用了整个形式验证三分之一的时间。另一方面，断言也越来越多的被用作仿真验证中的监视器，仿真也面对同样的断言生成和纠错问题。
断言必须转换为状态机的形式才能用在仿真和形式验证。现有验证工具可以在波形图中显示状态机状态值，但缺失其他易用和可视性辅助手段。由于断言语义和相应状态机的复杂性，在波形图差错过程中断言的跟踪非常费时费力。
发明内容
本发明的目的在于克服现有技术的不足，提供一种断言状态机和波形图的联合同步纠错方法、存储介质和终端。
本发明的目的是通过以下技术方案来实现的：
本发明的第一方面，提供一种断言状态机和波形图的联合同步纠错方法，包括如下步骤：
步骤1：在形式或仿真验证发现错误属性后生成波形图，所述波形图显示从初始到出错状态的相关信号波形；
步骤2：出错属性被综合成确定性状态机并生成属性状态机图形，将所述属性状态机图形、波形图和代码浏览器进行显示；
步骤3：接受选取的指定信号的对应波形图中的指定时钟段，代码浏览器显示所述指定信号的当前值，同时属性状态机图形显示当前状态。
进一步地，所述步骤2中，在生成属性状态机图形时，将波形图的信号值与属性状态机图形的状态之间建立映射关系。
进一步地，所述波形图的显示作为主进程，代码浏览器和属性状态机图形的显示作为从进程；主从进程间的通讯通过共享内存、或pipe、或标准IPC方法实现。
进一步地，所述属性状态机图形显示当前状态通过不同颜色的标识实现状态区分。
进一步地，在步骤3中，当选取的指定时钟段从初始状态一直到出错时钟段时，则属性状态机图形显示相应的属性状态的变迁路径，直到确定性状态机进入拒绝状态。
进一步地，所述属性状态机包括安全属性状态机和活性属性状态机。
进一步地，对于所述安全属性状态机，在第一次接受选取的指定信号的对应波形图中的指定时钟段之前，安全属性状态机的当前状态为初始状态。
进一步地，对于所述活性属性状态机，当出现活性错误，出错波形包含一个满足活性条件的状态循环；而对应于循环在活性属性状态机图形的显示方式是在循环开始状态对应的时钟段有一个特殊标识。
本发明的第二方面，提供一种存储介质，其上存储有计算机指令，所述计算机指令运行时执行所述的一种断言状态机和波形图的联合同步纠错方法的步骤。
本发明的第三方面，提供一种终端，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行所述的一种断言状态机和波形图的联合同步纠错方法的步骤。
区别于现有技术的情况，本发明的有益效果是：
(1)本申请波形图和属性状态机的同步纠错，让出错过程在复杂的属性状态机中直观的显示出来，提高了纠错效率。
(2)本申请的优选实施例中，将波形图的显示作为主进程，代码浏览器和属性状态机图形的显示作为从进程。其中，波形图是用户进行纠错的起始点，波形图包括设计和断言信号，而状态机只有断言信号。
(3)本申请的优选实施例中，将安全属性状态机和活性属性状态机进行分类处理，给用户提供一个直观的认识。
附图说明
图1为本发明示例性实施例的流程图。
图2为本发明示例性实施例的状态机进入拒绝状态的示意图。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
参见图1，图1为一种断言状态机和波形图的联合同步纠错方法的流程图，包括如下步骤：
步骤1：在形式或仿真验证发现错误属性后生成波形图，所述波形图显示从初始到出错状态的相关信号波形。
其中，信号波形可能存在一个或多个。
步骤2：出错属性被综合成确定性状态机并生成属性状态机图形，将所述属性状态机图形、波形图和代码浏览器进行显示。
其中，属性状态机图形可以由状态机显示器(模块)进行显示，波形图可以由波形显示器(模块)进行显示。
对于该步骤，可以是用户选择出错的断言，将选择的断言进行综合；也可以是直接将所有出错的断言进行综合。
另外，由于属性状态并非原设计中的信号，所以在波形图文件生成时必须作为额外信号加入，并且信号值和属性状态机的状态之间映射关系必须确立。
因此，在一示例性实施例中，所述步骤2中，在生成属性状态机图形时，将波形图的信号值与属性状态机图形的状态之间建立映射关系。
同时，表达式到非确定再到确定状态机包含在整个综合过程中。实际上，这个两步过程会发生在每一个字表达式上。
步骤3：接受选取的指定信号的对应波形图中的指定时钟段，代码浏览器显示所述指定信号的当前值，同时属性状态机图形显示当前状态。
具体地，用户选取感兴趣的信号并点击波形图中感兴趣的时钟段(clock cycle)后，代码浏览器在每个信号名称后会显示其当前值，同时属性状态机会通过一些标识方法显示当前状态，比如将当前状态节点填充为灰色。
而在通过波形图查错时，波形显示器是主进程，代码浏览器和属性状态机显示器是从进程。主从进程间的通讯可以通过共享内存，或pipe，或socket等标准IPC(进程间通讯)方法。
用户点击波形图时，相应时钟段的时钟被输送给代码浏览器和状态机显示器。这两者查询位于内存或硬盘上的波形图文件获得信号的当前值。代码浏览器更新信号值。状态机显示器根据属性状态值和前述映射关系找到当前状态并更新显示，比如将状态节点填为灰色。
并且，在步骤3中，当用户选取的指定时钟段从初始状态一直到出错时钟段时，则属性状态机图形显示相应的属性状态的变迁路径，直到确定性状态机进入拒绝状态，该拒绝状态按照状态机转换条件实现，如图2所示。
在图中示出了属性断言“a|＝>！b”的状态机，含义为“a发生后b不发生”。
其中，所示路径“0，1，2”代表“a发生后b发生”，违反了这个属性。从初始状态0开始，a发生进入状态1，然后b发生进入拒绝状态2。同样的，路径“0，2”也进入了拒绝状态。只有路径“0，1，3”为非拒绝状态。
另外，在一示例性实施例中，所述属性状态机包括安全属性状态机和活性属性状态机。
安全属性状态机有一个可到达的拒绝状态；而活性属性状态机有一个可到达的接受状态，不过必须经过一个循环路径。
其中，对于所述安全属性状态机，在第一次接受选取的指定信号的对应波形图中的指定时钟段之前，安全属性状态机的当前状态为初始状态。用户点击波形图后，所点击的波形图信号值决定的状态机的当前状态。
而对于所述活性属性状态机，当出现活性错误，出错波形包含一个满足活性条件的状态循环；而对应于循环在活性属性状态机图形的显示方式是在循环开始状态对应的时钟段有一个特殊标识(比如一条垂直的黄线)。对应的，状态机的当前状态则显示循环开始状态。
采用这样的方式，使得对于安全状态机和活性状态机的初始状态，用户会有一个直观的认识。
另外，关闭波形显示器会触发代码浏览器和状态机显示器的自动关闭。
本发明的第二方面，提供一种存储介质，其上存储有计算机指令，所述计算机指令运行时执行所述的一种断言状态机和波形图的联合同步纠错方法的步骤。
本发明的第三方面，提供一种终端，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行所述的一种断言状态机和波形图的联合同步纠错方法的步骤。
基于这样的理解，本实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该软件产品存储在一个存储介质中，包括若干指令用以使得装置执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(RandomAccessMemory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种断言状态机和波形图的联合同步纠错方法，其特征在于，包括如下步骤：
步骤1：在形式或仿真验证发现错误属性后生成波形图，所述波形图显示从初始到出错状态的相关信号波形；
步骤2：出错属性被综合成确定性状态机并生成属性状态机图形，将所述属性状态机图形、波形图和代码浏览器进行显示；步骤2中，在生成属性状态机图形时，将波形图的信号值与属性状态机图形的状态之间建立映射关系；所述属性状态机包括安全属性状态机和活性属性状态机；
步骤3：接受选取的指定信号的对应波形图中的指定时钟段，代码浏览器显示所述指定信号的当前值，同时属性状态机图形显示当前状态。
2.根据权利要求1所述的一种断言状态机和波形图的联合同步纠错方法，其特征在于：所述波形图的显示作为主进程，代码浏览器和属性状态机图形的显示作为从进程；主从进程间的通讯通过共享内存、或pipe、或标准IPC方法实现。
3.根据权利要求1所述的一种断言状态机和波形图的联合同步纠错方法，其特征在于：所述属性状态机图形显示当前状态通过不同颜色的标识实现状态区分。
4.根据权利要求1所述的一种断言状态机和波形图的联合同步纠错方法，其特征在于：在步骤3中，当选取的指定时钟段从初始状态一直到出错时钟段时，则属性状态机图形显示相应的属性状态的变迁路径，直到确定性状态机进入拒绝状态。
5.根据权利要求1所述的一种断言状态机和波形图的联合同步纠错方法，其特征在于：对于所述安全属性状态机，在第一次接受选取的指定信号的对应波形图中的指定时钟段之前，安全属性状态机的当前状态为初始状态。
6.根据权利要求1所述的一种断言状态机和波形图的联合同步纠错方法，其特征在于：对于所述活性属性状态机，当出现活性错误，出错波形包含一个满足活性条件的状态循环；而对应于循环在活性属性状态机图形的显示方式是在循环开始状态对应的时钟段有一个特殊标识。
7.一种存储介质，其上存储有计算机指令，其特征在于：所述计算机指令运行时执行权利要求1~6中任意一项所述的一种断言状态机和波形图的联合同步纠错方法的步骤。
8.一种终端，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，其特征在于，所述处理器运行所述计算机指令时执行权利要求1~6任意一项所述的一种断言状态机和波形图的联合同步纠错方法的步骤。
CN201910585133.2A 2019-07-01 2019-07-01 一种断言状态机和波形图的联合同步纠错方法、存储介质和终端 Active CN110298112B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910585133.2A CN110298112B (zh) 2019-07-01 2019-07-01 一种断言状态机和波形图的联合同步纠错方法、存储介质和终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910585133.2A CN110298112B (zh) 2019-07-01 2019-07-01 一种断言状态机和波形图的联合同步纠错方法、存储介质和终端

Publications (2)

Publication Number Publication Date
CN110298112A CN110298112A (zh) 2019-10-01
CN110298112B true CN110298112B (zh) 2023-05-19

Family

ID=68029748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910585133.2A Active CN110298112B (zh) 2019-07-01 2019-07-01 一种断言状态机和波形图的联合同步纠错方法、存储介质和终端

Country Status (1)

Country Link
CN (1) CN110298112B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111539174B (zh) * 2020-07-08 2020-11-06 成都奥卡思微电科技有限公司 一种基于证明核的回归测试方法、存储介质及系统
CN115906730A (zh) * 2022-09-09 2023-04-04 芯华章科技(北京)有限公司 验证逻辑系统设计的方法、设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491787A (en) * 1994-08-25 1996-02-13 Unisys Corporation Fault tolerant digital computer system having two processors which periodically alternate as master and slave
US6751582B1 (en) * 1999-09-09 2004-06-15 International Business Machines Corporation Method and system for enhanced design validation through trace tailoring
CN1906619A (zh) * 2004-09-30 2007-01-31 株式会社理光 断言产生系统及其程序、电路验证系统以及断言产生方法
JP2008146188A (ja) * 2006-12-07 2008-06-26 Renesas Technology Corp 集積回路
CN104205052A (zh) * 2012-03-30 2014-12-10 国际商业机器公司 用于基于fpga的硬件加速器的周期精确的和周期可再现的内存

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8762804B2 (en) * 2012-08-06 2014-06-24 Texas Instruments Incorporated Error prediction in logic and memory devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491787A (en) * 1994-08-25 1996-02-13 Unisys Corporation Fault tolerant digital computer system having two processors which periodically alternate as master and slave
US6751582B1 (en) * 1999-09-09 2004-06-15 International Business Machines Corporation Method and system for enhanced design validation through trace tailoring
CN1906619A (zh) * 2004-09-30 2007-01-31 株式会社理光 断言产生系统及其程序、电路验证系统以及断言产生方法
JP2008146188A (ja) * 2006-12-07 2008-06-26 Renesas Technology Corp 集積回路
CN104205052A (zh) * 2012-03-30 2014-12-10 国际商业机器公司 用于基于fpga的硬件加速器的周期精确的和周期可再现的内存

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
断言语言SVA在硬件功能验证中的应用;劳丰等;《电子技术》;20080725(第07期);45-48页 *

Also Published As

Publication number Publication date
CN110298112A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
Alur et al. Model checking of message sequence charts
JP4738885B2 (ja) グラフ分析および同期の方法およびシステム
CN110298112B (zh) 一种断言状态机和波形图的联合同步纠错方法、存储介质和终端
CN102257496A (zh) 用于加速的数据质量增强的方法和系统
CN110474896A (zh) 基于Modbus协议标准的数据通信方法及相关设备
CN109101410B (zh) 一种风险驱动测试方法和装置以及计算机可读存储介质
CN104765792B (zh) 一种维度数据存储的方法、装置及系统
CN104572999A (zh) 基于异构数据的错误数据的检测方法和装置
US20050044438A1 (en) Trace data processing apparatus and method
CN111290954A (zh) 一种基于uvm的fpga构件可视化测试框架和方法
US5353433A (en) Method and apparatus for organizing and analyzing timing information
CN114239477A (zh) 硬件连线检查方法、装置、存储介质及电子设备
CN108733674A (zh) 一种a2l文件合并方法及装置
CN110244688A (zh) 基于LabVIEW的仪表总线面板自动生成方法及其系统
CN104715095B (zh) 一种图形化时钟质量检测分析的方法
CN104461603B (zh) 一种信息处理方法及电子设备
US20030070154A1 (en) Computer readable medium with definition of interface recorded thereon, verification method for feasibility to connect given circuit and method of generating signal pattern
CN113676437B (zh) 参数获取方法、参数设置方法以及装置
Asthana et al. A novel approach to generate test cases using class and sequence diagrams
CN117150996B (zh) 产生毛刺信号的问题源码确定方法、电子设备和介质
JPWO2008152910A1 (ja) ワークフロー定義変更プログラムおよびワークフロー定義変更方法
CN113535830A (zh) 接口自动扩展方法、装置、设备及存储介质
CN111460747A (zh) 一种用于集成电路设计的标准单元追踪方法
CN104615539A (zh) 一种测试参数的处理方法和系统
GB2507874A (en) Comparing man-hours for manual and automated testing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant