CN110263897B - 用于集成电路的电磁干扰设备和方法 - Google Patents

用于集成电路的电磁干扰设备和方法 Download PDF

Info

Publication number
CN110263897B
CN110263897B CN201910461121.9A CN201910461121A CN110263897B CN 110263897 B CN110263897 B CN 110263897B CN 201910461121 A CN201910461121 A CN 201910461121A CN 110263897 B CN110263897 B CN 110263897B
Authority
CN
China
Prior art keywords
antenna
integrated circuit
region
delay
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910461121.9A
Other languages
English (en)
Other versions
CN110263897A (zh
Inventor
T·奥达斯
A·萨拉菲亚诺斯
S·谢奈
F·马里内特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN110263897A publication Critical patent/CN110263897A/zh
Application granted granted Critical
Publication of CN110263897B publication Critical patent/CN110263897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07318—Means for preventing undesired reading or writing from or onto record carriers by hindering electromagnetic reading or writing
    • G06K19/07336—Active means, e.g. jamming or scrambling of the electromagnetic field
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K3/00—Jamming of communication; Counter-measures
    • H04K3/40—Jamming having variable characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K3/00—Jamming of communication; Counter-measures
    • H04K3/80—Jamming or countermeasure characterized by its function
    • H04K3/82—Jamming or countermeasure characterized by its function related to preventing surveillance, interception or detection
    • H04K3/825—Jamming or countermeasure characterized by its function related to preventing surveillance, interception or detection by jamming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K3/00—Jamming of communication; Counter-measures
    • H04K3/80—Jamming or countermeasure characterized by its function
    • H04K3/94—Jamming or countermeasure characterized by its function related to allowing or preventing testing or assessing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K2203/00—Jamming of communication; Countermeasures
    • H04K2203/30—Jamming or countermeasure characterized by the infrastructure components
    • H04K2203/32—Jamming or countermeasure characterized by the infrastructure components including a particular configuration of antennas
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/80—Wireless
    • H04L2209/805—Lightweight hardware, e.g. radio-frequency identification [RFID] or sensor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及用于集成电路的电磁干扰设备和方法。提供一种用于干扰电磁辐射的设备，所述电磁辐射易于由位于在半导体衬底中和/或在半导体衬底上制造的集成电路的至少一个区域上方的互连区域的至少一部分所发射，所述设备包括：至少一个天线(5)，位于电路的所述至少一个区域上方；以及生成装置(4)，耦合至所述至少一个天线(5)，并且被配置为生成具有至少一个伪随机特性的电信号(SE)。

Description

用于集成电路的电磁干扰设备和方法
本申请是申请日为2016年8月22日、申请号为201610703470.3、题为“用于集成电路的电磁干扰设备和方法”的发明专利申请的分案申请。
技术领域
本发明的实施方式和实施例涉及集成电路，尤其但不限于包括安全模块的集成电路，具体地，涉及保护这类电路以免于侧信道分析(side channel analysis)，并且更具体地免于由集成电路在其操作期间产生的电磁信号的分析。
背景技术
在操作中，集成电路例如在其逻辑部件的切换期间通过集成电路的金属迹线产生电磁信号。通过例如使用天线和专用数学算法分析这些电磁信号，可以得到关于所执行的操作和所操控的数据和/或它们的发生的信息。
因此，建议尽可能多地干扰由集成电路发射的电磁信号。
发明内容
因此，根据一种实施方式和实施例，提出了一种允许集成电路的电磁发射被干扰以使得甚至更难以推导由集成电路执行的操作的方法和设备。
根据一个方面，提出了一种用于干扰电磁辐射的方法，该电磁辐射由位于在半导体衬底中和/或在半导体衬底上制造的集成电路的至少一个区域上方的互连区域的部分所发射，该方法包括：将至少一个金属天线放置在集成电路的所述至少一个区域上方并且使具有至少一个伪随机特性的电信号通过所述至少一个天线。
换句话说，通过增加与集成电路的逻辑无关的电磁发射源来减少电路的信噪比，使得更加难以分析由集成电路发射的总体电磁信号，因此使得更加难以经由侧信道分析观察电路的操作。
使电信号通过的操作可以包括：生成时钟信号，向所述时钟信号的前部的至少一些伪随机地施加固定或可变的延迟以得到所述电信号，并且将所述电信号传送通过天线。
因此，这里得到具有伪随机的形状因子(所述至少一个特性)的信号。
根据一种实施方式，可以将第一天线和至少一个第二天线放置在集成电路的所述至少一个区域上方，然后，该方法可以包括：选择所述天线中的至少一个天线，并且使所述电信号通过所选择的所述至少一个天线。
根据另一方面，提出了一种用于干扰电磁辐射的设备，该电磁辐射由位于在半导体衬底中和/或在半导体衬底上制作的集成电路的至少一个区域上方的互连区域的至少一部分所发射，该设备包括：至少一个天线，位于集成电路的所述至少一个区域上方；以及生成装置，耦合至所述至少一个天线，并且被配置为生成具有至少一个伪随机特性的电信号。
生成装置可以包括：生成器，被配置为生成时钟信号；以及用于向所述时钟信号的前部的至少一些伪随机地施加固定或可变的延迟的装置。
互连部分可以包括多个金属层级，所述多个金属层级中的至少一个金属层级包括形成所述至少一个天线的至少一部分的至少一个金属迹线。
根据一个实施例，该设备可以包括第一天线和至少一个第二天线，该设备包括：选择装置，被配置为选择所述第一天线和第二天线中的至少一个天线以将所述电信号递送至所选择的所述至少一个天线。
第一天线和所述至少一个第二天线可以位于所述电路的互连区域的相同金属层级中或者不同的金属层级中。
根据一个实施例，第一天线可以位于集成电路的第一区域上方，以及所述至少一个第二天线可以位于集成电路的第二区域上方，所述第二区域不同于第一区域。
根据另一实施例，第一天线可以位于集成电路的第一区域上方，以及所述至少一个第二天线可以至少部分地位于所述至少一个第一区域上方。
选择装置可以包括控制寄存器以及耦合在所述天线和所述控制寄存器之间的逻辑门。
附图说明
本发明的其他优势和特征将在查看完全不限制本发明的实施方式和实施例的详细描述和附图的基础上变得显而易见，在附图中：
图1示出了根据本发明实施例的集成电路；
图2示出了沿着图1中的截线II-II的部分截面图；
图3示出了图1中的用于生成电信号的装置的示例性实施例的示意图示；
图4示出了根据本发明另一实施例的集成电路；
图5示出了图4中的用于生成电信号的装置的示例性实施例的示意图示；以及
图6示出了根据本发明实施例的一个变形的集成电路。
具体实施方式
图1示出了集成电路CI，以及图2是沿着图1中的截线II-II的部分截面图。
集成电路CI包括半导体衬底1，其中在集成电路的区域Z中制造多个部件2。在该实例中，集成电路CI的所有部件都被包括在区域Z中。
这里的部件尤其包括逻辑门，该逻辑门例如形成具体用于安全地执行操作的密码电路CRY。
衬底1顶上覆有互连区域INT(本领域技术人员将其称为BEOL或“后端工艺线”部分)，互连区域INT包括多个金属层级，每个金属层级都包括嵌入到绝缘体(金属间电介质)中的一个或多个金属迹线3。
金属层级中的特定金属迹线3是通过过孔(为了简化没有示出)将集成电路的区域Z的部件2中的至少一些部件相互连接的互连迹线。
其他金属迹线例如可以是电源再分布迹线或者连接至地。
这里作为最高层级的第六金属层级N6包括单个金属迹线31，该单个金属迹线31不直接耦合至密码电路CRY的部件，而是如以下将看到的，形成发射天线5，发射天线5通过过孔耦合至生成装置4，生成装置4被制造在衬底1中和在衬底1上并且被配置为生成具有伪随机特性的电信号SE。这里的这些生成装置4和天线5例如形成电磁干扰设备。
因此，在该实例中，第六金属层级N6不是互连层级，因为其不包括将电路的区域Z的部件2中的至少一些部件相互连接的金属迹线3，但是其仍然在与用于制造各种金属层级的相同工艺中被制造。
由此，将完全可以想象第六金属层级N6包括例如位于由金属迹线31界定的周界内的互连金属迹线。
应该注意，发射天线5可以包括位于不同金属层级中且被过孔连接的金属环路。
图3是用于生成电信号SE的装置4的示例性实施例的示意图。
发射天线5包括金属迹线31，金属迹线31的第一端耦合至缓冲元件6，该缓冲元件传统地用于放大和整形由生成装置4生成的信号SE。
电容元件7耦合在金属迹线31的第二端与接地GND之间。电容元件这里被用于将电流拉至接地GND。
缓冲元件6和电容元件7是在半导体衬底1中和/或在半导体衬底1上制造的部件，并且通过过孔被电连接至第一金属迹线31。
用于生成电信号SE的装置4包括能够递送时钟信号CLK的生成器H以及伪随机值的生成器RDM，生成器H的输出耦合至延迟电路RT，生成器RDM的输出也耦合至延迟电路RT。
应该注意，生成器H在这里也可以被密码电路CRY使用。
延迟电路RT例如包括延迟线LRT，该延迟线LRT被配置为向时钟信号CLK的上升前部(rising fronts)施加延迟。
该延迟线LRT通过第一多路复用器MX1连接至生成器H的输出并且通过第二多路复用器MX2连接至缓冲元件6的输入。
直接路径(即，不具有延迟)也连接在两个多路复用器的其他输入之间。
这些多路复用器MX1和MX2通过由伪随机值的生成器RDM递送的二进制值0或1来控制。
根据生成器RDM生成的值，延迟电路RT可以选择或者可以不选择延迟线LRT，使得时钟信号CLK的上升前部的至少一些被伪随机地延迟或者不延迟。
虽然在该实施例中，延迟线LRT的延迟是固定(恒定)的，但是作为变形，将可以提供被配置为根据由伪随机数的另一生成器递送的逻辑值具有可变延迟(例如，伪随机)的延迟线。
因此，以与金属互连迹线3根据密码电路CRY执行的操作生成电磁信号相同的方式，天线5的金属迹线31伪随机地生成附加电磁信号，通过将附加电磁信号与金属迹线3发射的电磁信号相加，使得更加难以分析集成电路CI的总体电磁信号。
根据图4和图5所示的另一实施例，集成电路CI包括第二天线8，该第二天线8包括位于第五金属层级N5中且耦合至第二缓冲元件9和第二电容元件10的第二金属迹线32。第二金属迹线32位于集成电路的区域Z的子区域Z1上方。
此外，第五金属层级N5这里包括允许将密码电路CRY的逻辑部件互连的一个或多个金属迹线320。
如图5所示，电磁干扰设备包括耦合至生成装置4以及第一天线5和第二天线8的选择装置15。
在该示例性实施例中，选择装置15包括控制寄存器CR、第一“AND”逻辑门11和第二“AND”逻辑门12，并且被配置为选择将接收电信号SE的天线。
两个逻辑门11和12均包括两个输入，第一输入耦合至控制寄存器CR，并且第二输入耦合至生成装置4的输出。
第一逻辑门11包括耦合至第一天线5的输出，并且第二逻辑门12包括耦合至第二天线8的输出。
因此，在电路的操作期间，控制寄存器CR控制其选择的与天线耦合的逻辑门的第一输入中的一个，使得在电信号SE的上升前部的生成期间，只有被控制寄存器CR选择的逻辑门将电信号SE传送至与其相关联的天线。
通过控制寄存器CR选择天线可以取决于由密码电路CRY执行的操作，或者作为变形，伪随机地进行选择以更多地干扰电磁发射。
根据图6所示的一个变形，集成电路CI包括：第一天线13，包括位于集成电路CI的区域Z的第一子区域Z2上方的第六金属层级N6中的第一金属迹线33；以及第二天线14，包括位于集成电路CI的第二子区域Z3上方的第二金属层级N2中的第二金属迹线34，所述第二子区域不同于第一子区域Z2。
集成电路CI的区域Z还包括没有包括在子区域Z2和Z3中且其上方找不到发射天线的其他部件。
应该注意，这里呈现的实施方式和实施例绝不是限制性的。具体地，尽管这里示出的集成电路包括一个或多个天线，但完全可以想象包括更多数量的天线的集成电路，其金属迹线位于集成电路的一个或多个区域上方的一个或多个金属层级中。
此外，在上述电信号SE的伪随机特性是信号的形状因子的情况下，将可以想象可伪随机地修改(诸如其幅度和/或其相位)的信号的其他特性。

Claims (18)

1.一种用于干扰电磁辐射的方法，所述电磁辐射由位于在半导体衬底中和在半导体衬底上制造的集成电路的至少一个区域上方的互连区域的部分所发射，所述方法包括：
生成时钟信号；
向所述时钟信号的前部的至少一些伪随机地施加延迟，以产生具有至少一个伪随机特性的电信号；以及
利用所述电信号驱动位于所述集成电路的所述至少一个区域上方的至少一个金属天线，所述电信号被直接施加到所述至少一个金属天线的输入端子。
2.根据权利要求1所述的方法，其中，所述延迟是固定延迟和可变延迟中的一种。
3.根据权利要求2所述的方法，其中，所述可变延迟是伪随机地变化的延迟。
4.根据权利要求1所述的方法，其中，所述至少一个金属天线包括第一天线和第二天线，所述第一天线和所述第二天线被放置在所述集成电路的所述至少一个区域上方，所述方法还包括：
选择所述第一天线和所述第二天线中的一个天线，以及
将所述电信号直接施加至所选择的天线的输入端子。
5.根据权利要求4所述的方法，其中，所述选择所述第一天线和所述第二天线中的一个天线以伪随机方式执行。
6.一种设备，包括：
集成电路，被制造在半导体衬底中和所述半导体衬底上；
互连区域，位于所述半导体衬底上方；
至少一个天线，位于所述集成电路的至少一个区域上方的互连区域内；以及
生成电路，被耦合至所述至少一个天线，并且包括：
时钟生成器，被配置用于生成时钟信号，
延迟电路，被配置用于向所述时钟信号的前部的至少一些伪随机地施加延迟，以产生具有至少一个伪随机特性的电信号，以及
所述电信号被直接施加至所述至少一个天线的输入端子，以便干扰由所述互连区域的至少一部分所发射的电磁辐射。
7.根据权利要求6所述的设备，其中，所述延迟电路被配置用于向所述时钟信号的前部的至少一些伪随机地施加固定延迟和可变延迟中的一种。
8.根据权利要求7所述的设备，其中，所述可变延迟是伪随机地变化的延迟。
9.根据权利要求6所述的设备，其中，所述互连区域包括多个金属层级，所述多个金属层级包括具有形成所述至少一个天线的至少一部分的金属迹线的至少一个金属层级。
10.根据权利要求6所述的设备，其中所述至少一个天线包括第一天线和第二天线，所述设备还包括选择电路，所述选择电路被配置用于选择所述第一天线和所述第二天线中的至少一个天线，并且将所述电信号直接施加至所选择的天线的输入端子。
11.根据权利要求10所述的设备，其中，所述第一天线和所述第二天线位于所述互连区域的相同金属层级中。
12.根据权利要求10所述的设备，其中，所述第一天线和所述第二天线位于所述互连区域的不同金属层级中。
13.根据权利要求11所述的设备，其中，所述第一天线位于所述集成电路的第一区域上方，并且所述第二天线位于所述集成电路的第二区域上方。
14.根据权利要求13所述的设备，其中，所述第一区域和所述第二区域至少部分地交叠。
15.根据权利要求13所述的设备，其中所述第一区域和所述第二区域不交叠。
16.根据权利要求10所述的设备，其中，所述选择电路包括控制寄存器、以及耦合在所述天线与所述控制寄存器之间的逻辑门，所述控制寄存器被配置用于控制所述逻辑门的操作，以选择性地将所述电信号直接施加至所述天线的输入端子。
17.一种电子设备，包括：
半导体衬底；
密码集成电路，包括形成在所述半导体衬底中和所述半导体衬底上的电路器件；以及
互连区域，位于所述半导体衬底上方，所述互连区域包括具有金属线的金属层级，所述金属线互连所述密码集成电路的所述电路器件；
至少一个天线，位于所述互连区域的一个金属层级内，并在所述密码集成电路的所述电路器件所在的所述集成电路的至少一个区域上方的位置处；以及
生成电路，被耦合至所述至少一个天线，并且包括：
时钟生成器，被配置用于生成时钟信号，
延迟电路，被配置用于向所述时钟信号的前部的至少一些施加伪随机延迟，以便生成具有至少一个伪随机特性的电信号，以及
所述电信号被直接施加至所述至少一个天线的输入端子，以产生伪随机电磁信号，从而抑制对密码电磁信号的检测，所述密码电磁信号由互连所述密码集成电路的所述电路器件的所述金属线所发射。
18.根据权利要求17所述的电子设备，其中所述集成电路包括密码电路，所述密码电路被耦合至控制寄存器，使得选择性将所述电信号直接施加至所述天线的输入端子取决于由所述密码电路执行的操作。
CN201910461121.9A 2016-02-25 2016-08-22 用于集成电路的电磁干扰设备和方法 Active CN110263897B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1651552 2016-02-25
FR1651552A FR3048296B1 (fr) 2016-02-25 2016-02-25 Procede et dispositif de brouillage electromagnetique pour circuit integre
CN201610703470.3A CN107123638B (zh) 2016-02-25 2016-08-22 用于集成电路的电磁干扰设备和方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610703470.3A Division CN107123638B (zh) 2016-02-25 2016-08-22 用于集成电路的电磁干扰设备和方法

Publications (2)

Publication Number Publication Date
CN110263897A CN110263897A (zh) 2019-09-20
CN110263897B true CN110263897B (zh) 2022-11-22

Family

ID=56372957

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201620918705.6U Withdrawn - After Issue CN206116394U (zh) 2016-02-25 2016-08-22 用于干扰电磁辐射的设备
CN201910461121.9A Active CN110263897B (zh) 2016-02-25 2016-08-22 用于集成电路的电磁干扰设备和方法
CN201610703470.3A Active CN107123638B (zh) 2016-02-25 2016-08-22 用于集成电路的电磁干扰设备和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201620918705.6U Withdrawn - After Issue CN206116394U (zh) 2016-02-25 2016-08-22 用于干扰电磁辐射的设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610703470.3A Active CN107123638B (zh) 2016-02-25 2016-08-22 用于集成电路的电磁干扰设备和方法

Country Status (4)

Country Link
US (1) US10148421B2 (zh)
EP (1) EP3211626B1 (zh)
CN (3) CN206116394U (zh)
FR (1) FR3048296B1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3048296B1 (fr) * 2016-02-25 2018-03-30 Stmicroelectronics (Rousset) Sas Procede et dispositif de brouillage electromagnetique pour circuit integre
FR3068153A1 (fr) * 2017-06-22 2018-12-28 Stmicroelectronics (Rousset) Sas Procede pour creer un leurre d'un fonctionnement d'un circuit integre et circuit integre correspondant

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4467328A (en) * 1981-10-26 1984-08-21 Westinghouse Electric Corp. Radar jammer with an antenna array of pseudo-randomly spaced radiating elements
US6990141B1 (en) * 1999-09-20 2006-01-24 Nec Corporation Correlator
EP2587469A1 (en) * 2011-10-27 2013-05-01 Certicom Corp. Integrated circuit with logic circuitry and multiple concealing circuits
CN105319544A (zh) * 2014-06-26 2016-02-10 霍尼韦尔国际公司 用于使用可调整自干扰抵消来校准和优化调频连续波雷达高度仪的系统和方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319011A (ja) * 2001-01-31 2002-10-31 Canon Inc 半導体装置、半導体装置の製造方法及び電子写真装置
US6907234B2 (en) * 2001-10-26 2005-06-14 Microsoft Corporation System and method for automatically tuning an antenna
US20060111054A1 (en) * 2004-11-22 2006-05-25 Interdigital Technology Corporation Method and system for selecting transmit antennas to reduce antenna correlation
US7343265B2 (en) * 2005-11-23 2008-03-11 Lockheed Martin Corporation System to monitor the health of a structure, sensor nodes, program product, and related methods
JP2008083679A (ja) * 2006-08-31 2008-04-10 Seiko Epson Corp 表示装置および電子機器
JP4840230B2 (ja) * 2007-03-30 2011-12-21 ブラザー工業株式会社 無線ネットワークシステム、およびそれを構成するための無線機器
US7907275B2 (en) * 2009-06-19 2011-03-15 Hewlett-Packard Development Company, L.P. Type selective and polarization selective device for Raman spectroscopy
EP2365659B1 (fr) * 2010-03-01 2017-04-12 Inside Secure Procédé de test de la résistance d'un circuit intégré à une analyse par canal auxiliaire
US8572406B2 (en) * 2010-03-31 2013-10-29 Inside Contactless Integrated circuit protected against horizontal side channel analysis
US8427194B2 (en) * 2010-05-24 2013-04-23 Alexander Roger Deas Logic system with resistance to side-channel attack by exhibiting a closed clock-data eye diagram
US9000809B2 (en) * 2012-05-30 2015-04-07 Infineon Technologies Austria Ag Method and device for sampling an input signal
FR3048296B1 (fr) * 2016-02-25 2018-03-30 Stmicroelectronics (Rousset) Sas Procede et dispositif de brouillage electromagnetique pour circuit integre

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4467328A (en) * 1981-10-26 1984-08-21 Westinghouse Electric Corp. Radar jammer with an antenna array of pseudo-randomly spaced radiating elements
US6990141B1 (en) * 1999-09-20 2006-01-24 Nec Corporation Correlator
EP2587469A1 (en) * 2011-10-27 2013-05-01 Certicom Corp. Integrated circuit with logic circuitry and multiple concealing circuits
CN105319544A (zh) * 2014-06-26 2016-02-10 霍尼韦尔国际公司 用于使用可调整自干扰抵消来校准和优化调频连续波雷达高度仪的系统和方法

Also Published As

Publication number Publication date
FR3048296A1 (fr) 2017-09-01
FR3048296B1 (fr) 2018-03-30
US20170250795A1 (en) 2017-08-31
CN107123638B (zh) 2019-06-21
CN206116394U (zh) 2017-04-19
CN110263897A (zh) 2019-09-20
EP3211626B1 (fr) 2018-10-31
EP3211626A1 (fr) 2017-08-30
CN107123638A (zh) 2017-09-01
US10148421B2 (en) 2018-12-04

Similar Documents

Publication Publication Date Title
Peeters et al. Power and electromagnetic analysis: Improved model, consequences and comparisons
Ordas et al. Evidence of a larger EM-induced fault model
US9946899B1 (en) Active ASIC intrusion shield
CN110263897B (zh) 用于集成电路的电磁干扰设备和方法
CN105891651A (zh) 低功率开路检测系统
US10361164B2 (en) Integrated circuit protection method, and corresponding integrated circuit
Tobich et al. Voltage spikes on the substrate to obtain timing faults
Weiner et al. A calibratable detector for invasive attacks
CN109119378B (zh) 用于创建集成电路的操作的诱饵的方法和相应集成电路
Balasch et al. Design and validation of a platform for electromagnetic fault injection
EP3341964B1 (en) Halbleiterpaket mit programmierbarer entkopplungskondensatoranordnung
JP2006253187A (ja) 電源解析方法および電源解析を実行するプログラム
Hayashi et al. Evaluation of information leakage from cryptographic hardware via common-mode current
CN112074951A (zh) 超导设备中pcb到芯片过渡的串扰减轻
WO2020230791A1 (ja) サイドチャネル攻撃防止装置、及び、暗号処理装置
Nomata et al. Comparison of side-channel attack on cryptographic cirucits between old and new technology FPGAs
Sugawara et al. Spectrum analysis on cryptographic modules to counteract side-channel attacks
Youn Chip and package-level wideband EMI analysis for mobile DRAM devices
US11188306B1 (en) Distributed random-number generator
JP6528761B2 (ja) 情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体
Schellenberg Novel methods of passive and active side-channel attacks.
KR20030055745A (ko) 전자칩의 외부공격 탐지장치
JP2010166422A (ja) 耐タンパーモジュール
Gan et al. The Crosstalk Analysis of FPGA High-Speed Signals with Generic Pre-layout Modeling
US9842181B1 (en) Method to optimize general-purpose input/output interface pad assignments for integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant