CN110262343A - 用于医用直线加速器控制系统的实时通讯网络 - Google Patents
用于医用直线加速器控制系统的实时通讯网络 Download PDFInfo
- Publication number
- CN110262343A CN110262343A CN201910542035.0A CN201910542035A CN110262343A CN 110262343 A CN110262343 A CN 110262343A CN 201910542035 A CN201910542035 A CN 201910542035A CN 110262343 A CN110262343 A CN 110262343A
- Authority
- CN
- China
- Prior art keywords
- unit
- universal nodes
- multiple universal
- communication
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/23—Pc programming
- G05B2219/23051—Remote control, enter program remote, detachable programmer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40208—Bus networks characterized by the use of a particular bus standard
- H04L2012/40215—Controller Area Network CAN
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本申请公开一种用于医用直线加速器控制系统的实时通讯网络,其特征在于,包括:主控节点单元和多个通用节点单元,所述多个通用节点单元通过时序总线、以太网和CAN总线与所述主控节点单元通信连接;所述主控节点单元配置为通过所述时序总线实现与所述多个通用节点单元之间的通信。本申请实施例引入时序总线,采用硬件的连接方式,解决了现有实时网络依靠以太网帧进行同步带来的传输延时和计算误差。
Description
技术领域
本申请涉及医疗器械技术领域,尤其涉及一种用于医用直线加速器控制系统的实时通讯网络。
背景技术
医用电子加速器具有风险性小、器官损伤小和定向灵活等特点,已成为癌症肿瘤患者的推荐治疗方案。
医用直线加速器系统是由主控单元和不同功能的通用节点单元组成,所述主控单元是指具有指挥、管理和控制能力的中心计算机(或处理器),所述通用节点单元是指机架运动控制单元、影像采集单元、剂量发生单元、剂量监控单元、床运动控制单元等单元,前述这些单元一般采用集中式控制方式,各子系统之间通过硬件连线相互控制,这种系统的缺点是系统的灵活性与扩展性比较差,相较而言基于网络拓扑结构分布式系统在系统的灵活性与可扩展性方面更具优势,如何解决分布式网络拓扑结构的实时性和时钟同步问题是本申请解决的重点。
目前,基于分布式网络拓扑结构的实时网络有EtherCat、PowerLink等网络拓扑架构,前述网络拓扑结构具有实时性特点和时钟同步的功能,能够提供100纳秒级的同步精度,但前述网络拓扑架构的时钟同步采用以太网帧的方式和传输延时补偿的方式来同步,上述两种方式引入了一定的计算误差,同时前述网络的时间同步采用定时同步的方式,无法做到按需同步。
发明内容
本申请实施例提供一种用于医用直线加速器控制系统的实时通讯网络,用于至少解决上述技术问题之一。
本申请实施例提供一种用于医用直线加速器控制系统的实时通讯网络,其包括:主控节点单元和多个通用节点单元,所述多个通用节点单元通过时序总线、以太网和CAN总线与所述主控节点单元通信连接;
所述主控节点单元配置为通过所述时序总线实现与所述多个通用节点单元之间的通信。
本申请实施例引入时序总线,采用硬件的连接方式,解决了现有实时网络依靠以太网帧进行同步带来的传输延时和计算误差。
在一些实施例中,所述主控节点单元和/或所述通用节点单元分别包括:运算单元和通讯时序控制单元;
所述通讯时序控制单元包括:
基本时钟单元,配置为产生时钟信号;
周期脉冲发生单元,配置为根据所述时钟信号产生与系统通讯周期一致的脉冲信号;
通讯同步控制单元,配置为根据所述脉冲信号实现与所述多个通用节点单元之间的通信;
延时单元,配置为将来自所述通讯同步控制单元的脉冲信号延时输出至所述运算单元。
在一些实施例中,所述根据所述脉冲信号实现与所述多个通用节点单元之间的通信包括:
所述主控节点单元的通讯同步控制单元通过所述时序总线向所述多个通用节点单元的通讯同步控制单元发送通讯触发信号;
所述多个通用节点单元的通讯同步控制单元为所述多个通用节点单元的延时单元配置不同的时延值,以使得所述多个通用节点单元的通讯同步控制单元在不同时间窗内占用网络进行通信。
在一些实施例中,所述主控节点单元的通讯同步控制单元还配置为根据所述脉冲信号对所述多个通用节点单元进行时钟同步控制。
在一些实施例中,所述根据所述脉冲信号对所述多个通用节点单元进行时钟同步控制包括:
所述主控节点单元的通讯同步控制单元向所述时序总线发出同步启动信号;
所述多个通用节点单元的通讯同步控制单元通过所述时序总线收到所述同步启动信号,并启动所述多个通用节点单元的基本时钟单元的时钟进行计数;
计数预定时长之后,所述主控节点单元的通讯同步控制单元发出计数停止信号,得到多个计数值;
根据所述多个计数值对所述多个通用节点单元的基本时钟单元进行同步控制。
本申请实施例中基于时序总线实现了对通用节点单元的时钟同步控制,避免了采用以太网帧的方式和传输延时补偿的方式来同步而引入的计算误差。而且,采用基于时序总线的控制能够进行按需同步,不必定时频繁的进行全网时钟同步,也避免了由此造成的网络总线资源的浪费。
在一些实施例中,所述根据所述多个计数值对所述多个通用节点单元的基本时钟单元进行同步控制包括:
根据所述预定时长和所述多个计数值确定所述多个通用节点单元的多个频率值,以用于对所述多个通用节点单元的基本时钟单元进行同步控制。
在一些实施例中,所述根据所述多个计数值对所述多个通用节点单元的基本时钟单元进行同步控制还包括:
采用分频器对所述多个频率值进行分频处理得到多个归一化频率值;
采用全数字锁相环对所述多个归一化频率值进行处理以得到多个时钟同步频率,用于对所述多个通用节点单元的基本时钟单元进行同步控制。
在一些实施例中,所述同步启动信号为持续预定时长的所述脉冲信号;
当所述多个通用节点单元检测到所述脉冲信号的上升沿时,启动所述多个通用节点单元的基本时钟单元的时钟进行计数;
当所述多个通用节点单元检测到所述脉冲信号的下降沿时,所述多个通用节点单元的基本时钟单元停止计数,得到多个计数值。
在一些实施例中还包括:当所述多个通用节点单元的运算单元检测到相应的延时单元延时输出的所述脉冲信号的下降沿时,对网络资源占用情况进行仲裁。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请的用于医用直线加速器控制系统的实时通讯网络的一个实施例的拓扑结构图;
图2为本申请的主控节点单元和通用节点单元的系统框图;
图3为本申请的一个实施例中的主控节点单元和通用节点单元之间的信号流向图;
图4为本申请的一个实施例中的时钟同步和通信仲裁信号图;
图5为本申请的一个实施例中的时钟校准原理图;
图6为本申请的一个实施例中的总线仲裁时距图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
在本申请中,“系统”、“装置”、“模块”等指应用于计算机的相关实体,如硬件、硬件和软件的组合、软件或执行中的软件等。详细地说,例如,元件可以、但不限于是运行于处理器的过程、处理器、对象、可执行元件、执行线程、程序和/或计算机。还有,运行于服务器上的应用程序或脚本程序、服务器都可以是元件。一个或多个元件可在执行的过程和/或线程中,并且元件可以在一台计算机上本地化和/或分布在两台或多台计算机之间,并可以由各种计算机可读介质运行。元件还可以根据具有一个或多个数据包的信号,例如,来自一个与本地系统、分布式系统中另一元件交互的,和/或在因特网的网络通过信号与其它系统交互的数据的信号通过本地和/或远程过程来进行通信。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”,不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为解决现有实时网络的缺点,本申请提出一种新的网络拓扑架构,采用以下方法来解决现有实时网络的缺点
1.引入时序总线,采用硬件的连接方式,解决了现有实时网络依靠以太网帧进行同步带来的传输延时和计算误差。
2.引入按需同步的方式,所谓按需同步是指在每次需要通信之前进行一次时钟同步,解决现有实时网络的定时时钟带来频繁数据通信。
3.引入时钟同步信号与通信仲裁信号相结合的方式,现有的实时网络将时钟同步与通信仲裁信号分离的方式,这是区别于现有实时网络的最大不同点。
本申请设计一种基于分布式网络拓扑结构,引入了时钟纠偏和总线仲裁功能,在保证分布式网络拓扑结构的灵活性和可扩展性的前提下,保证了网络拓扑的实时性和实现了时钟同步功能,并能由于节点单元采用现场可编程阵列,基本时钟单元高达百兆赫兹(0.01纳秒),对该时钟进行纠偏,能达到1纳秒的同步精度。
如图1所示,为本申请的用于医用直线加速器控制系统的实时通讯网络的一个实施例的拓扑结构图,本拓扑网络有一个主控节点单元和多个通用节点单元组成,主控节点单元是时钟同步和通信同步信号的发起者,通用节点单元是时钟同步和通信同步信号的接收者。主控节点单元和通用节点单元通过时序总线、以太网和CAN总线进行互联。主控节点单元配置为通过所述时序总线实现与所述多个通用节点单元之间的通信。
如图2所示,为本申请的一个实施例中的主控节点单元和通用节点单元的系统框图,主控节点单元和通用节点单元都由运算单元和通讯时序控制单元组成,所述运算单元是负责运算和数据通信的处理器或现场可编程门阵列,所述通讯时序控制单元是负责通信时钟同步和通信仲裁的逻辑模块,所述通讯时序控制单元由基本时钟单元、周期脉冲单元、通讯同步控制单元和延时单元组成。基本时钟单元提供基本时钟节拍,周期脉冲单元提供周期性同步信号,通讯同步控制单元是控制通讯时钟同步和通信仲裁的逻辑单元,延时模块是对通信仲裁信号做延时。
如图3所示,为本申请的一个实施例中的主控节点单元和通用节点单元之间的信号流向图,主控节点单元发出同步信号经由时序总线至通用节点单元。
在一些实施例中,所述主控节点单元和/或所述通用节点单元分别包括:运算单元和通讯时序控制单元;
所述通讯时序控制单元包括:
基本时钟单元,配置为产生时钟信号;
周期脉冲发生单元,配置为根据所述时钟信号产生与系统通讯周期一致的脉冲信号;
通讯同步控制单元,配置为根据所述脉冲信号实现与所述多个通用节点单元之间的通信;
延时单元,配置为将来自所述通讯同步控制单元的脉冲信号延时输出至所述运算单元。
在一些实施例中,所述根据所述脉冲信号实现与所述多个通用节点单元之间的通信包括:
所述主控节点单元的通讯同步控制单元通过所述时序总线向所述多个通用节点单元的通讯同步控制单元发送通讯触发信号;
所述多个通用节点单元的通讯同步控制单元为所述多个通用节点单元的延时单元配置不同的时延值,以使得所述多个通用节点单元的通讯同步控制单元在不同时间窗内占用网络进行通信。
在一些实施例中,所述主控节点单元的通讯同步控制单元还配置为根据所述脉冲信号对所述多个通用节点单元进行时钟同步控制。
在一些实施例中,所述根据所述脉冲信号对所述多个通用节点单元进行时钟同步控制包括:
所述主控节点单元的通讯同步控制单元向所述时序总线发出同步启动信号;
所述多个通用节点单元的通讯同步控制单元通过所述时序总线收到所述同步启动信号,并启动所述多个通用节点单元的基本时钟单元的时钟进行计数;
计数预定时长之后,所述主控节点单元的通讯同步控制单元发出计数停止信号,得到多个计数值;
根据所述多个计数值对所述多个通用节点单元的基本时钟单元进行同步控制。
本申请实施例中基于时序总线实现了对通用节点单元的时钟同步控制,避免了采用以太网帧的方式和传输延时补偿的方式来同步而引入的计算误差。而且,采用基于时序总线的控制能够进行按需同步,不必定时频繁的进行全网时钟同步,也避免了由此造成的网络总线资源的浪费。
在一些实施例中,所述根据所述多个计数值对所述多个通用节点单元的基本时钟单元进行同步控制包括:
根据所述预定时长和所述多个计数值确定所述多个通用节点单元的多个频率值,以用于对所述多个通用节点单元的基本时钟单元进行同步控制。
在一些实施例中,所述根据所述多个计数值对所述多个通用节点单元的基本时钟单元进行同步控制还包括:
采用分频器对所述多个频率值进行分频处理得到多个归一化频率值;
采用全数字锁相环对所述多个归一化频率值进行处理以得到多个时钟同步频率,用于对所述多个通用节点单元的基本时钟单元进行同步控制。
在一些实施例中,所述同步启动信号为持续预定时长的所述脉冲信号;当所述多个通用节点单元检测到所述脉冲信号的上升沿时,启动所述多个通用节点单元的基本时钟单元的时钟进行计数;
当所述多个通用节点单元检测到所述脉冲信号的下降沿时,所述多个通用节点单元的基本时钟单元停止计数,得到多个计数值。
在一些实施例中还包括:当所述多个通用节点单元的运算单元检测到相应的延时单元延时输出的所述脉冲信号的下降沿时,对网络资源占用情况进行仲裁。
图4是时钟同步和通信仲裁信号图,主控单元发出时长为DeltaT的脉冲,在脉冲的上升沿用基本时钟单元的时钟开始计数,在脉冲的下降沿用基本时钟单元的脉冲停止计数,定义为Count,此时获得基本时钟单元的频率;同时,在脉冲的下降沿作为通信仲裁信号。
本申请实施例中,在上升沿作为同步开始,在下降沿作为同步结束,同时脉冲的下降沿作为通信仲裁信号,先进行时钟同步然后通信仲裁,二合一,做到按需同步。
图5是时钟校准原理图,图中所述频率计数器应是前述计算结果Count,假设基本时钟单元的频率为Freal,应有Freal=Count/DeltaT,为方便锁相环的倍频处理,应归一化频率Fe,应有Fe=Freal/M=Cout/(Delta*M),通过周期的同步脉冲的不断发出,主控单元与通用节点单片的时钟不断得到同步。
本申请实施例中归一化处理是因为1是任何整数的公约数,后续锁相环能够倍频到任何频率。
图6是总线仲裁时距图,所述通用节点单元的通讯时序单元都含有延时单元,前述的延时被赋予不同延时值,图中仲裁信号经过不同的延时后向运算单元提出仲裁通知,达到按照时隙仲裁的功能。
需要说明的是,对于前述实施例中涉及的方法步骤,为了简单描述,故将其都表述为一系列的动作合并,但是本领域技术人员应该知悉,本申请并不受所描述的动作顺序的限制,因为依据本申请,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本申请所必须的。在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
最后应说明的是:以上实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (9)
1.一种用于医用直线加速器控制系统的实时通讯网络,其特征在于,包括:
主控节点单元和多个通用节点单元,所述多个通用节点单元通过时序总线、以太网和CAN总线与所述主控节点单元通信连接;
所述主控节点单元配置为通过所述时序总线实现与所述多个通用节点单元之间的通信。
2.根据权利要求1所述的实时通讯网络,其特征在于,所述主控节点单元和/或所述通用节点单元分别包括:运算单元和通讯时序控制单元;
所述通讯时序控制单元包括:
基本时钟单元,配置为产生时钟信号;
周期脉冲发生单元,配置为根据所述时钟信号产生与系统通讯周期一致的脉冲信号;
通讯同步控制单元,配置为根据所述脉冲信号实现与所述多个通用节点单元之间的通信;
延时单元,配置为将来自所述通讯同步控制单元的脉冲信号延时输出至所述运算单元。
3.根据权利要求2所述的实时通讯网络,其特征在于,所述根据所述脉冲信号实现与所述多个通用节点单元之间的通信包括:
所述主控节点单元的通讯同步控制单元通过所述时序总线向所述多个通用节点单元的通讯同步控制单元发送通讯触发信号;
所述多个通用节点单元的通讯同步控制单元为所述多个通用节点单元的延时单元配置不同的时延值,以使得所述多个通用节点单元的通讯同步控制单元在不同时间窗内占用网络进行通信。
4.根据权利要求2所述的实时通讯网络,其特征在于,所述主控节点单元的通讯同步控制单元还配置为根据所述脉冲信号对所述多个通用节点单元进行时钟同步控制。
5.根据权利要求4所述的实时通讯网络,其特征在于,所述根据所述脉冲信号对所述多个通用节点单元进行时钟同步控制包括:
所述主控节点单元的通讯同步控制单元向所述时序总线发出同步启动信号;
所述多个通用节点单元的通讯同步控制单元通过所述时序总线收到所述同步启动信号,并启动所述多个通用节点单元的基本时钟单元的时钟进行计数;
计数预定时长之后,所述主控节点单元的通讯同步控制单元发出计数停止信号,得到多个计数值;
根据所述多个计数值对所述多个通用节点单元的基本时钟单元进行同步控制。
6.根据权利要求5所述的实时通讯网络,其特征在于,所述根据所述多个计数值对所述多个通用节点单元的基本时钟单元进行同步控制包括:
根据所述预定时长和所述多个计数值确定所述多个通用节点单元的多个频率值,以用于对所述多个通用节点单元的基本时钟单元进行同步控制。
7.根据权利要求6所述的实时通讯网络,其特征在于,所述根据所述多个计数值对所述多个通用节点单元的基本时钟单元进行同步控制还包括:
采用分频器对所述多个频率值进行分频处理得到多个归一化频率值;
采用全数字锁相环对所述多个归一化频率值进行处理以得到多个时钟同步频率,用于对所述多个通用节点单元的基本时钟单元进行同步控制。
8.根据权利要求5所述的实时通讯网络,其特征在于,所述同步启动信号为持续预定时长的所述脉冲信号;
当所述多个通用节点单元检测到所述脉冲信号的上升沿时,启动所述多个通用节点单元的基本时钟单元的时钟进行计数;
当所述多个通用节点单元检测到所述脉冲信号的下降沿时,所述多个通用节点单元的基本时钟单元停止计数,得到多个计数值。
9.根据权利要求8所述的实时通讯网络,其特征在于,还包括:当所述多个通用节点单元的运算单元检测到相应的延时单元延时输出的所述脉冲信号的下降沿时,对网络资源占用情况进行仲裁。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910542035.0A CN110262343B (zh) | 2019-06-21 | 2019-06-21 | 用于医用直线加速器控制系统的实时通讯网络 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910542035.0A CN110262343B (zh) | 2019-06-21 | 2019-06-21 | 用于医用直线加速器控制系统的实时通讯网络 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110262343A true CN110262343A (zh) | 2019-09-20 |
CN110262343B CN110262343B (zh) | 2020-12-04 |
Family
ID=67920158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910542035.0A Active CN110262343B (zh) | 2019-06-21 | 2019-06-21 | 用于医用直线加速器控制系统的实时通讯网络 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110262343B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1578483A (zh) * | 2003-07-28 | 2005-02-09 | 中兴通讯股份有限公司 | 一种基站组控系统及其实现方法 |
CN101083523A (zh) * | 2007-07-27 | 2007-12-05 | 华南理工大学 | 一种实现集成时间戳时钟同步锁相环的方法及装置 |
CN102754369A (zh) * | 2010-02-11 | 2012-10-24 | 西门子公司 | 用于在通信网络中进行时间同步的方法 |
CN103326716A (zh) * | 2013-07-11 | 2013-09-25 | 杭州和利时自动化有限公司 | 一种时钟同步系统 |
CN104300969A (zh) * | 2014-05-12 | 2015-01-21 | 长沙理工大学 | 一种基于全数字锁相环的高精度同步时钟实现方法 |
WO2017128882A1 (zh) * | 2016-01-27 | 2017-08-03 | 海能达通信股份有限公司 | 数据传输的方法、终端设备、网络侧设备及系统 |
JP2018148338A (ja) * | 2017-03-03 | 2018-09-20 | 株式会社ジャパン・アイディー | クロック同期式シリアルデータ受信回路およびバスシステム |
CN109427276A (zh) * | 2017-08-30 | 2019-03-05 | 合肥捷达微电子有限公司 | 显示装置、时序控制电路及其信号重建方法 |
-
2019
- 2019-06-21 CN CN201910542035.0A patent/CN110262343B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1578483A (zh) * | 2003-07-28 | 2005-02-09 | 中兴通讯股份有限公司 | 一种基站组控系统及其实现方法 |
CN101083523A (zh) * | 2007-07-27 | 2007-12-05 | 华南理工大学 | 一种实现集成时间戳时钟同步锁相环的方法及装置 |
CN102754369A (zh) * | 2010-02-11 | 2012-10-24 | 西门子公司 | 用于在通信网络中进行时间同步的方法 |
CN103326716A (zh) * | 2013-07-11 | 2013-09-25 | 杭州和利时自动化有限公司 | 一种时钟同步系统 |
CN104300969A (zh) * | 2014-05-12 | 2015-01-21 | 长沙理工大学 | 一种基于全数字锁相环的高精度同步时钟实现方法 |
WO2017128882A1 (zh) * | 2016-01-27 | 2017-08-03 | 海能达通信股份有限公司 | 数据传输的方法、终端设备、网络侧设备及系统 |
JP2018148338A (ja) * | 2017-03-03 | 2018-09-20 | 株式会社ジャパン・アイディー | クロック同期式シリアルデータ受信回路およびバスシステム |
CN109427276A (zh) * | 2017-08-30 | 2019-03-05 | 合肥捷达微电子有限公司 | 显示装置、时序控制电路及其信号重建方法 |
Non-Patent Citations (1)
Title |
---|
赵博群: "基于FPGA的IEEE1588时钟同步系统的实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Also Published As
Publication number | Publication date |
---|---|
CN110262343B (zh) | 2020-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105680973B (zh) | 航空电子设备网络中的自由运转节点的时间同步方法 | |
JP3552250B2 (ja) | 複数のデータ処理装置間に情報を転送する方法および装置 | |
JP5598161B2 (ja) | クロック発生回路 | |
CN104375789B (zh) | 拼接屏的同步显示方法及系统 | |
US7383458B2 (en) | Method and device for synchronizing the cycle time of a plurality of TTCAN buses based on determined global time deviations and corresponding bus system | |
BRPI0009250B1 (pt) | aparelho de interface elástica, método para o mesmo e respectivo sistema | |
US10038547B2 (en) | Method for synchronising a server cluster and server cluster implementing said method | |
EP2512048A2 (en) | System and method to overcome wander accumulation to achieve precision clock distribution over large networks | |
CN110224778A (zh) | 一种分布式系统的时钟同步方法 | |
CN104486058B (zh) | 一种ptp系统时间同步方法以及装置 | |
US20140281036A1 (en) | Synchronizing Scheduler Interrupts Across Multiple Computing Nodes | |
CN109947030A (zh) | 伺服内部控制周期动态跟随EtherCat总线同步周期的方法 | |
WO2021142828A1 (zh) | 时间同步方法及装置、网络节点设备 | |
CN105426171B (zh) | 多个二取二系统的同步和切换方法、系统 | |
CN107800529B (zh) | 一种网络节点的时钟频率同步方法 | |
US8692596B1 (en) | Aligning multiple chip input signals using digital phase lock loops | |
EP1228412A1 (en) | System and method for fault-tolerant clock synchronization using interactive convergence | |
CN110262343A (zh) | 用于医用直线加速器控制系统的实时通讯网络 | |
Kinali et al. | Fault-tolerant clock synchronization with high precision | |
JP2001267890A (ja) | クロック発生装置、バスインタフェース制御装置及び情報処理装置 | |
TWI811515B (zh) | 由節點系統執行之使電子系統同步的方法及由節點系統同步之電子系統 | |
JP2001184210A (ja) | 情報処理装置および情報処理システム | |
US7219251B2 (en) | Programmable clock synchronizer | |
US9442511B2 (en) | Method and a device for maintaining a synchronized local timer using a periodic signal | |
TWI300892B (en) | Method of synchronizing dual clock frequencies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |