CN110260942A - 一种4路质量流量计显示系统 - Google Patents

Abstract

本发明公开了一种4路质量流量计显示系统，系统包括电源模块、控制模块、A/D转换模块、数码管显示模块。电源模块为系统提供电源、控制模块包括控制芯片STM8S207K及其外围电路，A/D转换模块包括A/D转换芯片ADS8341及其外围电路，数码管显示模块包括ZLG7289驱动芯片及6位数码管，A/D转换模块将采集到的模拟量转换为数字量再输入到STM8S207K单片机，此数字量经过单片机的处理再送到数码管显示质量流量的实际数值。系统基于高性能数字化控制器STM8S207K，实现对质量、流量的实时测量，显示精度可以达到千分之一。

Description

一种4路质量流量计显示系统

技术领域

本发明涉及质量、流量显示领域，具体涉及一种4路质量流量计显示系统。

背景技术

流体的体积是流体温度和压力的函数，是一个因变量，而流体的质量是一个不随时间、空间温度、压力的变化而变化的量，如前所述，常用的流量计中，如孔板流量计、层流质量流量计、涡轮流量计、涡街流量计、电磁流量计、转子流量计、超声波流量计和椭圆齿轮流量计等的流量测量值是流体的体积流量。

在科学研究、生产过程控制、质量管理、经济核算和贸易交接等活动中所涉及的流体量一般多为质量，采用上述流量计仅仅测得流体的体积流量往往不能满足人们的要求，通常还需要设法获得流体的质量流量。

以前只能在测量流体的温度、压力、密度和体积等参数后，通过修正、换算和补偿等方法间接地得到流体的质量，这种测量方法，中间环节多，质量流量测量的准确度难以得到保证和提高。

发明内容

为了解决上述问题，本发明提供了一种成本较低且便于使用的4路质量流量显示计系统，基于高性能数字化控制器、质量流量传感器和转换速率高的A/D转换芯片ADS8341，可同时实现多路流体质量流量的直接测量，满足实时性、可靠性，测量精度高达千分之一。

本发明采用以下技术方案。

一种4路质量流量计显示系统，系统包括电源模块、控制模块、A/D转换模块、数码管显示模块，电源模块为系统提供电源、控制模块包括控制芯片STM8S207K及其外围电路，A/D转换模块包括A/D转换芯片ADS8341及其外围电路，数码管显示模块包括ZLG7289驱动芯片及6位数码管，A/D转换模块将采集到的模拟量转换为数字量再输入到STM8S207K单片机，此数字量经过单片机的处理再送到数码管显示质量流量的实际数值。

进一步的，所述的控制模块包括控制芯片U2及其外围电路，芯片U2采用STM8S207K单片机，芯片U2的第一引脚接于下载接口P2的第四引脚，且分别通过电容C2接地、电阻R1接于+5V电源，芯片U2的第二引脚接于电阻R3、晶振X1、电容C4的一端，电容C4的另一端接于电容C5的一端且接地，电容C5的另一端、晶振X1的另一端和电阻R3的另一端接于电阻R9的一端，电阻R9的另一端接于芯片U2的第三引脚，芯片U2的第四和第十引脚接地，芯片U2的第五引脚通过电容C9接地，芯片U2的第六、第七、第九引脚接于+5V电源，电容C10、C11、C12一端接+5V电源，电容C10、C11、C12的另一端接地，芯片U2的第八、第十一、第十二、第十三、第十四引脚分别通过电阻R29、R28、R27、R7、R6接于+5V电源，芯片U2的第十五、第十六引脚接于数码管驱动芯片U1、U3、U6、U15的第八、第七引脚，芯片U2的第十七、第二十、第二十一、第二十二、第二十三、第二十四引脚分别接于驱动芯片U16的第一、第四、第五、第九、第十三、第十引脚，芯片U2的第十八、第十九、第二十五、第二十七、第二十八、第二十九、第三十、第三十一、第三十二引脚接于+5V电源。

进一步的，所述的A/D转换模块包括A/D转换芯片U8及其外围电路，芯片U8采用ADS8341，芯片U8的第一、第九引脚接于+5V电源且接于电容C33、C34、C44的一端，电容C33、C34、C44的另一端接地，芯片U8的第二引脚接于电阻R73、电容C27的一端，电阻R73的另一端接于二极管D12的第三引脚和运算放大器芯片U5的第七引脚，电容C27的另一端接于二极管D12的第一引脚且接地，芯片U5的第六、第七引脚相接，芯片U5的第四引脚接地，芯片U5的第八引脚接+5V电源，芯片U5的第五引脚接于电容C21、电阻R44、双向二极管D8、二极管D4的一端且接于端子P3的第七引脚，电容C21、电阻R44、双向二极管D8、二极管D4的另一端接地；芯片U8的第三引脚接于电阻R31、电容C26的一端，电阻R31的另一端接于二极管D11的第三引脚和运算放大器芯片U5的第一引脚，电容C26的另一端接于二极管D11的第一引脚且接地，芯片U5的第一、第二引脚相接，芯片U5的第四引脚接地，芯片U5的第八引脚接+5V电源，芯片U5的第五引脚接于电容C20、电阻R43、双向二极管D7、二极管D3的一端且接于端子P3的第五引脚，电容C20、电阻R43、双向二极管D7、二极管D3的另一端接地；芯片U8的第四引脚接于电阻R30、电容C25的一端，电阻R30的另一端接于二极管D10的第三引脚和运算放大器芯片U4的第七引脚，电容C25的另一端接于二极管D10的第一引脚且接地，芯片U4的第六、第七引脚相接，芯片U4的第四引脚接地，芯片U4的第八引脚接+5V电源，芯片U4的第五引脚接于电容C19、电阻R42、双向二极管D6、二极管D2的一端且接于端子P3的第三引脚，电容C19、电阻R42、双向二极管D6、二极管D2的另一端接地；芯片U8的第五引脚接于电阻R8、电容C24的一端，电阻R8的另一端接于二极管D9的第三引脚和运算放大器芯片U4的第一引脚，电容C24的另一端接于二极管D9的第一引脚且接地，芯片U4的第一、第二引脚相接，芯片U4的第四引脚接地，芯片U4的第八引脚接+5V电源，芯片U4的第三引脚接于电容C18、电阻R41、双向二极管D5、二极管D1的一端且接于端子P3的第一引脚，电容C18、电阻R41、双向二极管D5、二极管D1的另一端接地；芯片U8的第八引脚接于基准电压芯片U7的第六引脚且通过电容C32接地，芯片U7采用REF5050,芯片U7的第二引脚接AD-12V电源且通过电容C28接地，芯片U7的第四引脚接地；芯片U8的第六、第十、第十一引脚接地；芯片U8的第七引脚接功率驱动芯片U9的第十二引脚，芯片U9采用74HC14，芯片U9第十三引脚接芯片U17的第三引脚且通过电阻R4接地，芯片U17采用TLP181，芯片U17的第四引脚接+5V电源，芯片U17的第引脚通过电阻R5接+5V电源，芯片U17的第二引脚接芯片U16的第六引脚，芯片U16采用74HC14，芯片U16的第五引脚接芯片U2的第二十一引脚；芯片U8的第十三引脚接芯片U9的第一引脚，芯片U9的第十四引脚接+5V电源，芯片U9的第七引脚接地，芯片U9的第二引脚接芯片U14的第一引脚，芯片U14采用TLP181,芯片U14的第二引脚通过电阻R58接地，芯片U14的第四引脚接+5V电源，芯片U14的第三引脚接芯片U16的第三引脚且通过电阻R60接地，芯片U16的第四引脚接芯片U2的第二十引脚；芯片U8的第十五引脚接芯片U9的第十引脚芯片U9的第十一引脚接芯片U13的第三引脚且通过电阻R57接地，芯片U13采用TLP181，芯片U13的第四引脚接+5V电源，芯片U13的第一引脚通过电阻R59接+5V电源，芯片U13的第二引脚接芯片U16的第二引脚，芯片U16的第七引脚接地，芯片U16的第十四引脚接+5V电源，芯片 U16的第一引脚接芯片U2的第十七引脚；芯片U10、U11、U12采用6N137，芯片U8的第十二引脚接芯片U9的第九引脚，芯片U9的第八引脚接芯片U12的第三引脚，芯片U12的第二引脚通过电阻R56接于+5V电源，芯片U12的第八引脚接于+5V电源且接于电阻R63的一端，电阻R63的另一端接于芯片U12的第六引脚，芯片U12的第五引脚接地，芯片U12的第六引脚接芯片U16的第十一引脚，芯片U16的第十引脚接芯片U2的第二十四引脚；芯片U8的第十四引脚接芯片U9的第六引脚，芯片U9的第五引脚通过电阻R55接于+5V电源且接于芯片U11的第六引脚，芯片U11的第八引脚接于+5V电源，芯片U11的第五引脚接地，芯片U11的第二引脚通过电阻R62接于+5V电源，芯片U11的第三引脚接于芯片U16的第十二引脚，芯片U16的第十三引脚接芯片U2的第二十三引脚；芯片U8的第十六引脚接芯片U9的第四引脚，芯片U9的第三引脚通过电阻R54接于+5V电源且接于芯片U10的第六引脚，芯片U10的第八引脚接+5V电源，芯片U10的第五引脚接地，芯片U10的第二引脚通过电阻R61接于+5V电源，芯片U10的第三引脚接于芯片U16的第八引脚，芯片U16的第九引脚接芯片U2的第二十二引脚。

进一步的，所述的数码管显示模块包括ZLG7289驱动芯片U1、U3、U6、U15及6位数码管，芯片U1的第一、第二引脚接+5V电源且通过电容C1、C3接地，芯片U1的第四引脚接地，芯片U1的第六、第七、第八引脚分别接芯片U2的第十四、第十六、第十五引脚，芯片U1的第十六、第十五、第十四、第十三、第十二、第十一、第十、第十七引脚分别接数码管DS1、DS2的第七、第六、第四、第二、第一、第九、第十、第五引脚和第七、第六、第四、第二、第一、第九、第十、第五引脚，接数码管DS3的第十一、第四、第二 、第五、第七、第八、第九、第六引脚，芯片U1的第十八、第十九引脚分别接DS1、DS2的第三引脚和第三引脚，芯片U1的第二十、第二十一、第二十二、第二十三引脚分别接DS3的第一、第三、第十、第十二引脚，芯片U1的第二十六引脚接于晶振Y1、电容C6的一端，电容C6的另一端接电容C7的一端且接地，电容C7的另一端接晶振Y1的另一端且接芯片U1的第二十七引脚，芯片U1的第二十八引脚通过电阻R2接+5V电源且通过电容C8接地；芯片U3的第一、第二引脚接+5V电源且通过电容C13、C14接地，芯片U3的第四引脚接地，芯片U3的第六、第七、第八引脚分别接芯片U2的第十三、第十六、第十五引脚，芯片U3的第十六、第十五、第十四、第十三、第十二、第十一、第十、第十七引脚分别接数码管DS4、DS5的第七、第六、第四、第二、第一、第九、第十、第五引脚和第七、第六、第四、第二、第一、第九、第十、第五引脚，接数码管DS6的第十一、第四、第二 、第五、第七、第八、第九、第六引脚，芯片U3的第十八、第十九引脚分别接DS4、DS5的第三引脚和第三引脚，芯片U3的第二十、第二十一、第二十二、第二十三引脚分别接DS6的第一、第三、第十、第十二引脚，芯片U3的第二十六引脚接于晶振Y2、电容C15的一端，电容C15的另一端接电容C16的一端且接地，电容C16的另一端接晶振Y2的另一端且接芯片U3的第二十七引脚，芯片U3的第二十八引脚通过电阻R32接+5V电源且通过电容C17接地；芯片U6的第一、第二引脚接+5V电源且通过电容C22、C23接地，芯片U6的第四引脚接地，芯片U6的第六、第七、第八引脚分别接芯片U2的第十二、第十六、第十五引脚，芯片U6的第十六、第十五、第十四、第十三、第十二、第十一、第十、第十七引脚分别接数码管DS7、DS8的第七、第六、第四、第二、第一、第九、第十、第五引脚和第七、第六、第四、第二、第一、第九、第十、第五引脚，接数码管DS9的第十一、第四、第二、第五、第七、第八、第九、第六引脚，芯片U6的第十八、第十九引脚分别接DS7、DS8的第三引脚和第三引脚，芯片U6的第二十、第二十一、第二十二、第二十三引脚分别接DS9的第一、第三、第十、第十二引脚，芯片U6的第二十六引脚接于晶振Y3、电容C29的一端，电容C29的另一端接电容C30的一端且接地，电容C30的另一端接晶振Y3的另一端且接芯片U6的第二十七引脚，芯片U6第二十八引脚通过电阻R45接+5V电源且通过电容C31接地； 芯片U15的第一、第二引脚接+5V电源且通过电容C35、C36接地，芯片U15的第四引脚接地，芯片U15的第六、第七、第八引脚分别接芯片U2的第十一、第十六、第十五引脚，芯片U15的第十六、第十五、第十四、第十三、第十二、第十一、第十、第十七引脚分别接数码管DS10、DS11的第七、第六、第四、第二、第一、第九、第十、第五引脚和第七、第六、第四、第二、第一、第九、第十、第五引脚，接数码管DS12的第十一、第四、第二 、第五、第七、第八、第九、第六引脚，芯片U15的第十八、第十九引脚分别接DS10、DS11的第三引脚和第三引脚，芯片U15的第二十、第二十一、第二十二、第二十三引脚分别接DS12的第一、第三、第十、第十二引脚，芯片U15的第二十六引脚接于晶振Y4、电容C37的一端，电容C37的另一端接电容C38的一端且接地，电容C38的另一端接晶振Y4的另一端且接芯片U15的第二十七引脚，芯片U15的第二十八引脚通过电阻R64接+5V电源且通过电容C39接地。

本发明的有益效果是。

基于高性能数字化控制器、质量流量传感器和转换速率高的A/D转换芯片ADS8341的一种4路质量流量计显示系统，可同时实现多路流体质量流量的直接测量，减少了中间环节，便于测量，满足实时性、可靠性，测量精度高达千分之一。

整体电路设计简单，成本低，数字化、智能化高；采用该电路配以常规外围电路可组成仪表和功模块，可实现数字化显示，智能控制；采用该电路组成的仪表或模块对流体质量流量的精确测量起着重要的作用。

附图说明

图1是本发明系统原理结构框图。

图2是本发明电源模块的电路原理图。

图3是本发明控制模块的电路原理图。

图4是本发明A/D转换模块的电路原理图。

图5是本发明数码管显示模块通道1的电路原理图。

图6是本发明数码管显示模块通道2的电路原理图。

图7是本发明数码管显示模块通道3的电路原理图。

图8是本发明数码管显示模块通道4的电路原理图。

具体实施方式

为了更好的地理解本发明创造，下面结合具体结构对本发明的实现原理进行详细的阐述说明。

本发明采用质量流量传感器，该传感器采集到的电压信号经过运算放大器的放大后传给A/D转换芯片，A/D转换芯片可以将电压模拟量转换成数字量，A/D转换芯片转换出来的数字量传输给单片机，在单片机内部经过标度变换可以将得到的数字量转换成质量流量的实际值，同时单片机可以控制数码管将此质量流量的实际值显示出来。

为了实现上述功能，如图1所示给出了一种4路质量流量计显示系统，系统包括电源模块、控制模块、A/D转换模块、数码管显示模块。

对每一模块的具体结构和组成，下面结合附图进行详细说明。

如图3所示，控制模块包括控制芯片U2及其外围电路，芯片U2采用STM8S207K单片机，芯片U2的第一引脚接于下载接口P2的第四引脚，且分别通过电容C2接地、电阻R1接于+5V电源，芯片U2的第二引脚接于电阻R3、晶振X1、电容C4的一端，电容C4的另一端接于电容C5的一端且接地，电容C5的另一端、晶振X1的另一端和电阻R3的另一端接于电阻R9的一端，电阻R9的另一端接于芯片U2的第三引脚，芯片U2的第四和第十引脚接地，芯片U2的第五引脚通过电容C9接地，芯片U2的第六、第七、第九引脚接于+5V电源，电容C10、C11、C12一端接+5V电源，电容C10、C11、C12的另一端接地，芯片U2的第八、第十一、第十二、第十三、第十四引脚分别通过电阻R29、R28、R27、R7、R6接于+5V电源，芯片U2的第十五、第十六引脚接于数码管驱动芯片U1、U3、U6、U15的第八、第七引脚，芯片U2的第十七、第二十、第二十一、第二十二、第二十三、第二十四引脚分别接于驱动芯片U16的第一、第四、第五、第九、第十三、第十引脚，芯片U2的第十八、第十九、第二十五、第二十七、第二十八、第二十九、第三十、第三十一、第三十二引脚接于+5V电源。

在控制芯片STM8S207K单片机内部可以将A/D转换后得到的数字量标度变换为质量流量的实际模拟量数值。

如图4所示，A/D转换模块包括A/D转换芯片U8及其外围电路，芯片U8采用ADS8341，芯片U8的第一、第九引脚接于+5V电源且接于电容C33、C34、C44的一端，电容C33、C34、C44的另一端接地，芯片U8的第二引脚接于电阻R73、电容C27的一端，电阻R73的另一端接于二极管D12的第三引脚和运算放大器芯片U5的第七引脚，电容C27的另一端接于二极管D12的第一引脚且接地，芯片U5的第六、第七引脚相接，芯片U5的第四引脚接地，芯片U5的第八引脚接+5V电源，芯片U5的第五引脚接于电容C21、电阻R44、双向二极管D8、二极管D4的一端且接于端子P3的第七引脚，电容C21、电阻R44、双向二极管D8、二极管D4的另一端接地；芯片U8的第三引脚接于电阻R31、电容C26的一端，电阻R31的另一端接于二极管D11的第三引脚和运算放大器芯片U5的第一引脚，电容C26的另一端接于二极管D11的第一引脚且接地，芯片U5的第一、第二引脚相接，芯片U5的第四引脚接地，芯片U5的第八引脚接+5V电源，芯片U5的第五引脚接于电容C20、电阻R43、双向二极管D7、二极管D3的一端且接于端子P3的第五引脚，电容C20、电阻R43、双向二极管D7、二极管D3的另一端接地；芯片U8的第四引脚接于电阻R30、电容C25的一端，电阻R30的另一端接于二极管D10的第三引脚和运算放大器芯片U4的第七引脚，电容C25的另一端接于二极管D10的第一引脚且接地，芯片U4的第六、第七引脚相接，芯片U4的第四引脚接地，芯片U4的第八引脚接+5V电源，芯片U4的第五引脚接于电容C19、电阻R42、双向二极管D6、二极管D2的一端且接于端子P3的第三引脚，电容C19、电阻R42、双向二极管D6、二极管D2的另一端接地；芯片U8的第五引脚接于电阻R8、电容C24的一端，电阻R8的另一端接于二极管D9的第三引脚和运算放大器芯片U4的第一引脚，电容C24的另一端接于二极管D9的第一引脚且接地，芯片U4的第一、第二引脚相接，芯片U4的第四引脚接地，芯片U4的第八引脚接+5V电源，芯片U4的第三引脚接于电容C18、电阻R41、双向二极管D5、二极管D1的一端且接于端子P3的第一引脚，电容C18、电阻R41、双向二极管D5、二极管D1的另一端接地；芯片U8的第八引脚接于基准电压芯片U7的第六引脚且通过电容C32接地，芯片U7采用REF5050,芯片U7的第二引脚接AD-12V电源且通过电容C28接地，芯片U7的第四引脚接地；芯片U8的第六、第十、第十一引脚接地；芯片U8的第七引脚接功率驱动芯片U9的第十二引脚，芯片U9采用74HC14，芯片U9第十三引脚接芯片U17的第三引脚且通过电阻R4接地，芯片U17采用TLP181，芯片U17的第四引脚接+5V电源，芯片U17的第引脚通过电阻R5接+5V电源，芯片U17的第二引脚接芯片U16的第六引脚，芯片U16采用74HC14，芯片U16的第五引脚接芯片U2的第二十一引脚；芯片U8的第十三引脚接芯片U9的第一引脚，芯片U9的第十四引脚接+5V电源，芯片U9的第七引脚接地，芯片U9的第二引脚接芯片U14的第一引脚，芯片U14采用TLP181,芯片U14的第二引脚通过电阻R58接地，芯片U14的第四引脚接+5V电源，芯片U14的第三引脚接芯片U16的第三引脚且通过电阻R60接地，芯片U16的第四引脚接芯片U2的第二十引脚；芯片U8的第十五引脚接芯片U9的第十引脚芯片U9的第十一引脚接芯片U13的第三引脚且通过电阻R57接地，芯片U13采用TLP181，芯片U13的第四引脚接+5V电源，芯片U13的第一引脚通过电阻R59接+5V电源，芯片U13的第二引脚接芯片U16的第二引脚，芯片U16的第七引脚接地，芯片U16的第十四引脚接+5V电源，芯片 U16的第一引脚接芯片U2的第十七引脚；芯片U10、U11、U12采用6N137，芯片U8的第十二引脚接芯片U9的第九引脚，芯片U9的第八引脚接芯片U12的第三引脚，芯片U12的第二引脚通过电阻R56接于+5V电源，芯片U12的第八引脚接于+5V电源且接于电阻R63的一端，电阻R63的另一端接于芯片U12的第六引脚，芯片U12的第五引脚接地，芯片U12的第六引脚接芯片U16的第十一引脚，芯片U16的第十引脚接芯片U2的第二十四引脚；芯片U8的第十四引脚接芯片U9的第六引脚，芯片U9的第五引脚通过电阻R55接于+5V电源且接于芯片U11的第六引脚，芯片U11的第八引脚接于+5V电源，芯片U11的第五引脚接地，芯片U11的第二引脚通过电阻R62接于+5V电源，芯片U11的第三引脚接于芯片U16的第十二引脚，芯片U16的第十三引脚接芯片U2的第二十三引脚；芯片U8的第十六引脚接芯片U9的第四引脚，芯片U9的第三引脚通过电阻R54接于+5V电源且接于芯片U10的第六引脚，芯片U10的第八引脚接+5V电源，芯片U10的第五引脚接地，芯片U10的第二引脚通过电阻R61接于+5V电源，芯片U10的第三引脚接于芯片U16的第八引脚，芯片U16的第九引脚接芯片U2的第二十二引脚。

在A/D转换模块中，A/D转换芯片ADS8341有4个模拟量输入通道，分别为CH0(通道1)、CH1（通道2）、CH2（通道3）、CH3（通道4）,端子排P3的第一、第三、第五、第七引脚分别接一个质量流量传感器，即端子排P3的第一引脚接通道1的传感器，端子排P3的第三引脚接通道2的传感器，端子排P3的第五引脚接通道3的传感器，端子排P3的第七引脚接通道4的传感器，该质量流量传感器置于流体中，将采集到的电压信号传给运算放大器OPA2333，经放大器放大后的电压信号传给A/D转换芯片ADS8341，经过A/D转换之后得到数字量，此数字量传输给STM8S207K单片机。

如图5、图6、图7、图8所示，数码管显示模块包括ZLG7289驱动芯片U1、U3、U6、U15及6位数码管，芯片U1的第一、第二引脚接+5V电源且通过电容C1、C3接地，芯片U1的第四引脚接地，芯片U1的第六、第七、第八引脚分别接芯片U2的第十四、第十六、第十五引脚，芯片U1的第十六、第十五、第十四、第十三、第十二、第十一、第十、第十七引脚分别接数码管DS1、DS2的第七、第六、第四、第二、第一、第九、第十、第五引脚和第七、第六、第四、第二、第一、第九、第十、第五引脚，接数码管DS3的第十一、第四、第二 、第五、第七、第八、第九、第六引脚，芯片U1的第十八、第十九引脚分别接DS1、DS2的第三引脚和第三引脚，芯片U1的第二十、第二十一、第二十二、第二十三引脚分别接DS3的第一、第三、第十、第十二引脚，芯片U1的第二十六引脚接于晶振Y1、电容C6的一端，电容C6的另一端接电容C7的一端且接地，电容C7的另一端接晶振Y1的另一端且接芯片U1的第二十七引脚，芯片U1的第二十八引脚通过电阻R2接+5V电源且通过电容C8接地；芯片U3的第一、第二引脚接+5V电源且通过电容C13、C14接地，芯片U3的第四引脚接地，芯片U3的第六、第七、第八引脚分别接芯片U2的第十三、第十六、第十五引脚，芯片U3的第十六、第十五、第十四、第十三、第十二、第十一、第十、第十七引脚分别接数码管DS4、DS5的第七、第六、第四、第二、第一、第九、第十、第五引脚和第七、第六、第四、第二、第一、第九、第十、第五引脚，接数码管DS6的第十一、第四、第二 、第五、第七、第八、第九、第六引脚，芯片U3的第十八、第十九引脚分别接DS4、DS5的第三引脚和第三引脚，芯片U3的第二十、第二十一、第二十二、第二十三引脚分别接DS6的第一、第三、第十、第十二引脚，芯片U3的第二十六引脚接于晶振Y2、电容C15的一端，电容C15的另一端接电容C16的一端且接地，电容C16的另一端接晶振Y2的另一端且接芯片U3的第二十七引脚，芯片U3的第二十八引脚通过电阻R32接+5V电源且通过电容C17接地；芯片U6的第一、第二引脚接+5V电源且通过电容C22、C23接地，芯片U6的第四引脚接地，芯片U6的第六、第七、第八引脚分别接芯片U2的第十二、第十六、第十五引脚，芯片U6的第十六、第十五、第十四、第十三、第十二、第十一、第十、第十七引脚分别接数码管DS7、DS8的第七、第六、第四、第二、第一、第九、第十、第五引脚和第七、第六、第四、第二、第一、第九、第十、第五引脚，接数码管DS9的第十一、第四、第二 、第五、第七、第八、第九、第六引脚，芯片U6的第十八、第十九引脚分别接DS7、DS8的第三引脚和第三引脚，芯片U6的第二十、第二十一、第二十二、第二十三引脚分别接DS9的第一、第三、第十、第十二引脚，芯片U6的第二十六引脚接于晶振Y3、电容C29的一端，电容C29的另一端接电容C30的一端且接地，电容C30的另一端接晶振Y3的另一端且接芯片U6的第二十七引脚，芯片U6第二十八引脚通过电阻R45接+5V电源且通过电容C31接地；芯片U15的第一、第二引脚接+5V电源且通过电容C35、C36接地，芯片U15的第四引脚接地，芯片U15的第六、第七、第八引脚分别接芯片U2的第十一、第十六、第十五引脚，芯片U15的第十六、第十五、第十四、第十三、第十二、第十一、第十、第十七引脚分别接数码管DS10、DS11的第七、第六、第四、第二、第一、第九、第十、第五引脚和第七、第六、第四、第二、第一、第九、第十、第五引脚，接数码管DS12的第十一、第四、第二 、第五、第七、第八、第九、第六引脚，芯片U15的第十八、第十九引脚分别接DS10、DS11的第三引脚和第三引脚，芯片U15的第二十、第二十一、第二十二、第二十三引脚分别接DS12的第一、第三、第十、第十二引脚，芯片U15的第二十六引脚接于晶振Y4、电容C37的一端，电容C37的另一端接电容C38的一端且接地，电容C38的另一端接晶振Y4的另一端且接芯片U15的第二十七引脚，芯片U15的第二十八引脚通过电阻R64接+5V电源且通过电容C39接地。

在数码管显示模块中DS1、DS2两位数码管显示通道1，DS3的4位一体数码管显示通道1的具体数值；DS4、DS5两位数码管显示通道2，DS6的4位一体数码管显示通道2的具体数值；DS7、DS8两位数码管显示通道3，DS9的4位一体数码管显示通道3的具体数值；DS10、DS11两位数码管显示通道4，DS12的4位一体数码管显示通道4的具体数值。

应当指出，以上所述具体实施方式可以使本领域的技术人员更全面地理解本发明的具体结构，但不以任何方式限制本发明创造，因此尽管说明书及附图和实施例对本发明创造已进行了详尽的说明，但是本领域技术人员应当理解，仍然可以对本发明创造进行修改或者同等替换；而一切不脱离本发明创造的精神和范围的技术方案及其改进，其均涵盖在本发明创造专利的保护范围当中。

Claims (4)

1.一种4路质量流量计显示系统，其特征在于，包括电源模块、控制模块、A/D转换模块、数码管显示模块，电源模块为系统提供电源、控制模块包括控制芯片STM8S207K及其外围电路，A/D转换模块包括A/D转换芯片ADS8341及其外围电路，数码管显示模块包括ZLG7289驱动芯片及6位数码管，A/D转换模块将采集到的模拟量转换为数字量再输入到STM8S207K单片机，此数字量经过单片机的处理再送到数码管显示质量流量的实际数值。

2.根据权利要求1所述的一种4路质量流量计显示系统，其特征在于，所述的控制模块包括控制芯片U2及其外围电路，芯片U2采用STM8S207K单片机，芯片U2的第一引脚接于下载接口P2的第四引脚，且分别通过电容C2接地、电阻R1接于+5V电源，芯片U2的第二引脚接于电阻R3、晶振X1、电容C4的一端，电容C4的另一端接于电容C5的一端且接地，电容C5的另一端、晶振X1的另一端和电阻R3的另一端接于电阻R9的一端，电阻R9的另一端接于芯片U2的第三引脚，芯片U2的第四和第十引脚接地，芯片U2的第五引脚通过电容C9接地，芯片U2的第六、第七、第九引脚接于+5V电源，电容C10、C11、C12一端接+5V电源，电容C10、C11、C12的另一端接地，芯片U2的第八、第十一、第十二、第十三、第十四引脚分别通过电阻R29、R28、R27、R7、R6接于+5V电源，芯片U2的第十五、第十六引脚接于数码管驱动芯片U1、U3、U6、U15的第八、第七引脚，芯片U2的第十七、第二十、第二十一、第二十二、第二十三、第二十四引脚分别接于驱动芯片U16的第一、第四、第五、第九、第十三、第十引脚，芯片U2的第十八、第十九、第二十五、第二十七、第二十八、第二十九、第三十、第三十一、第三十二引脚接于+5V电源。

3.根据权利要求1所述的一种4路质量流量计显示系统，其特征在于，所述的A/D转换模块包括A/D转换芯片U8及其外围电路，芯片U8采用ADS8341，芯片U8的第一、第九引脚接于+5V电源且接于电容C33、C34、C44的一端，电容C33、C34、C44的另一端接地，芯片U8的第二引脚接于电阻R73、电容C27的一端，电阻R73的另一端接于二极管D12的第三引脚和运算放大器芯片U5的第七引脚，电容C27的另一端接于二极管D12的第一引脚且接地，芯片U5的第六、第七引脚相接，芯片U5的第四引脚接地，芯片U5的第八引脚接+5V电源，芯片U5的第五引脚接于电容C21、电阻R44、双向二极管D8、二极管D4的一端且接于端子P3的第七引脚，电容C21、电阻R44、双向二极管D8、二极管D4的另一端接地；芯片U8的第三引脚接于电阻R31、电容C26的一端，电阻R31的另一端接于二极管D11的第三引脚和运算放大器芯片U5的第一引脚，电容C26的另一端接于二极管D11的第一引脚且接地，芯片U5的第一、第二引脚相接，芯片U5的第四引脚接地，芯片U5的第八引脚接+5V电源，芯片U5的第五引脚接于电容C20、电阻R43、双向二极管D7、二极管D3的一端且接于端子P3的第五引脚，电容C20、电阻R43、双向二极管D7、二极管D3的另一端接地；芯片U8的第四引脚接于电阻R30、电容C25的一端，电阻R30的另一端接于二极管D10的第三引脚和运算放大器芯片U4的第七引脚，电容C25的另一端接于二极管D10的第一引脚且接地，芯片U4的第六、第七引脚相接，芯片U4的第四引脚接地，芯片U4的第八引脚接+5V电源，芯片U4的第五引脚接于电容C19、电阻R42、双向二极管D6、二极管D2的一端且接于端子P3的第三引脚，电容C19、电阻R42、双向二极管D6、二极管D2的另一端接地；芯片U8的第五引脚接于电阻R8、电容C24的一端，电阻R8的另一端接于二极管D9的第三引脚和运算放大器芯片U4的第一引脚，电容C24的另一端接于二极管D9的第一引脚且接地，芯片U4的第一、第二引脚相接，芯片U4的第四引脚接地，芯片U4的第八引脚接+5V电源，芯片U4的第三引脚接于电容C18、电阻R41、双向二极管D5、二极管D1的一端且接于端子P3的第一引脚，电容C18、电阻R41、双向二极管D5、二极管D1的另一端接地；芯片U8的第八引脚接于基准电压芯片U7的第六引脚且通过电容C32接地，芯片U7采用REF5050,芯片U7的第二引脚接AD-12V电源且通过电容C28接地，芯片U7的第四引脚接地；芯片U8的第六、第十、第十一引脚接地；芯片U8的第七引脚接功率驱动芯片U9的第十二引脚，芯片U9采用74HC14，芯片U9第十三引脚接芯片U17的第三引脚且通过电阻R4接地，芯片U17采用TLP181，芯片U17的第四引脚接+5V电源，芯片U17的第引脚通过电阻R5接+5V电源，芯片U17的第二引脚接芯片U16的第六引脚，芯片U16采用74HC14，芯片U16的第五引脚接芯片U2的第二十一引脚；芯片U8的第十三引脚接芯片U9的第一引脚，芯片U9的第十四引脚接+5V电源，芯片U9的第七引脚接地，芯片U9的第二引脚接芯片U14的第一引脚，芯片U14采用TLP181,芯片U14的第二引脚通过电阻R58接地，芯片U14的第四引脚接+5V电源，芯片U14的第三引脚接芯片U16的第三引脚且通过电阻R60接地，芯片U16的第四引脚接芯片U2的第二十引脚；芯片U8的第十五引脚接芯片U9的第十引脚芯片U9的第十一引脚接芯片U13的第三引脚且通过电阻R57接地，芯片U13采用TLP181，芯片U13的第四引脚接+5V电源，芯片U13的第一引脚通过电阻R59接+5V电源，芯片U13的第二引脚接芯片U16的第二引脚，芯片U16的第七引脚接地，芯片U16的第十四引脚接+5V电源，芯片U16的第一引脚接芯片U2的第十七引脚；芯片U10、U11、U12采用6N137，芯片U8的第十二引脚接芯片U9的第九引脚，芯片U9的第八引脚接芯片U12的第三引脚，芯片U12的第二引脚通过电阻R56接于+5V电源，芯片U12的第八引脚接于+5V电源且接于电阻R63的一端，电阻R63的另一端接于芯片U12的第六引脚，芯片U12的第五引脚接地，芯片U12的第六引脚接芯片U16的第十一引脚，芯片U16的第十引脚接芯片U2的第二十四引脚；芯片U8的第十四引脚接芯片U9的第六引脚，芯片U9的第五引脚通过电阻R55接于+5V电源且接于芯片U11的第六引脚，芯片U11的第八引脚接于+5V电源，芯片U11的第五引脚接地，芯片U11的第二引脚通过电阻R62接于+5V电源，芯片U11的第三引脚接于芯片U16的第十二引脚，芯片U16的第十三引脚接芯片U2的第二十三引脚；芯片U8的第十六引脚接芯片U9的第四引脚，芯片U9的第三引脚通过电阻R54接于+5V电源且接于芯片U10的第六引脚，芯片U10的第八引脚接+5V电源，芯片U10的第五引脚接地，芯片U10的第二引脚通过电阻R61接于+5V电源，芯片U10的第三引脚接于芯片U16的第八引脚，芯片U16的第九引脚接芯片U2的第二十二引脚。

4.根据权利要求1所述的一种4路质量流量计显示系统，其特征在于，所述的数码管显示模块包括ZLG7289驱动芯片U1、U3、U6、U15及6位数码管，芯片U1的第一、第二引脚接+5V电源且通过电容C1、C3接地，芯片U1的第四引脚接地，芯片U1的第六、第七、第八引脚分别接芯片U2的第十四、第十六、第十五引脚，芯片U1的第十六、第十五、第十四、第十三、第十二、第十一、第十、第十七引脚分别接数码管DS1、DS2的第七、第六、第四、第二、第一、第九、第十、第五引脚和第七、第六、第四、第二、第一、第九、第十、第五引脚，接数码管DS3的第十一、第四、第二 、第五、第七、第八、第九、第六引脚，芯片U1的第十八、第十九引脚分别接DS1、DS2的第三引脚和第三引脚，芯片U1的第二十、第二十一、第二十二、第二十三引脚分别接DS3的第一、第三、第十、第十二引脚，芯片U1的第二十六引脚接于晶振Y1、电容C6的一端，电容C6的另一端接电容C7的一端且接地，电容C7的另一端接晶振Y1的另一端且接芯片U1的第二十七引脚，芯片U1的第二十八引脚通过电阻R2接+5V电源且通过电容C8接地；芯片U3的第一、第二引脚接+5V电源且通过电容C13、C14接地，芯片U3的第四引脚接地，芯片U3的第六、第七、第八引脚分别接芯片U2的第十三、第十六、第十五引脚，芯片U3的第十六、第十五、第十四、第十三、第十二、第十一、第十、第十七引脚分别接数码管DS4、DS5的第七、第六、第四、第二、第一、第九、第十、第五引脚和第七、第六、第四、第二、第一、第九、第十、第五引脚，接数码管DS6的第十一、第四、第二 、第五、第七、第八、第九、第六引脚，芯片U3的第十八、第十九引脚分别接DS4、DS5的第三引脚和第三引脚，芯片U3的第二十、第二十一、第二十二、第二十三引脚分别接DS6的第一、第三、第十、第十二引脚，芯片U3的第二十六引脚接于晶振Y2、电容C15的一端，电容C15的另一端接电容C16的一端且接地，电容C16的另一端接晶振Y2的另一端且接芯片U3的第二十七引脚，芯片U3的第二十八引脚通过电阻R32接+5V电源且通过电容C17接地；芯片U6的第一、第二引脚接+5V电源且通过电容C22、C23接地，芯片U6的第四引脚接地，芯片U6的第六、第七、第八引脚分别接芯片U2的第十二、第十六、第十五引脚，芯片U6的第十六、第十五、第十四、第十三、第十二、第十一、第十、第十七引脚分别接数码管DS7、DS8的第七、第六、第四、第二、第一、第九、第十、第五引脚和第七、第六、第四、第二、第一、第九、第十、第五引脚，接数码管DS9的第十一、第四、第二 、第五、第七、第八、第九、第六引脚，芯片U6的第十八、第十九引脚分别接DS7、DS8的第三引脚和第三引脚，芯片U6的第二十、第二十一、第二十二、第二十三引脚分别接DS9的第一、第三、第十、第十二引脚，芯片U6的第二十六引脚接于晶振Y3、电容C29的一端，电容C29的另一端接电容C30的一端且接地，电容C30的另一端接晶振Y3的另一端且接芯片U6的第二十七引脚，芯片U6第二十八引脚通过电阻R45接+5V电源且通过电容C31接地；芯片U15的第一、第二引脚接+5V电源且通过电容C35、C36接地，芯片U15的第四引脚接地，芯片U15的第六、第七、第八引脚分别接芯片U2的第十一、第十六、第十五引脚，芯片U15的第十六、第十五、第十四、第十三、第十二、第十一、第十、第十七引脚分别接数码管DS10、DS11的第七、第六、第四、第二、第一、第九、第十、第五引脚和第七、第六、第四、第二、第一、第九、第十、第五引脚，接数码管DS12的第十一、第四、第二、第五、第七、第八、第九、第六引脚，芯片U15的第十八、第十九引脚分别接DS10、DS11的第三引脚和第三引脚，芯片U15的第二十、第二十一、第二十二、第二十三引脚分别接DS12的第一、第三、第十、第十二引脚，芯片U15的第二十六引脚接于晶振Y4、电容C37的一端，电容C37的另一端接电容C38的一端且接地，电容C38的另一端接晶振Y4的另一端且接芯片U15的第二十七引脚，芯片U15的第二十八引脚通过电阻R64接+5V电源且通过电容C39接地。