CN110246889A - 一种双栅型真空场发射三极管结构及其制作方法 - Google Patents

一种双栅型真空场发射三极管结构及其制作方法 Download PDF

Info

Publication number
CN110246889A
CN110246889A CN201910387801.0A CN201910387801A CN110246889A CN 110246889 A CN110246889 A CN 110246889A CN 201910387801 A CN201910387801 A CN 201910387801A CN 110246889 A CN110246889 A CN 110246889A
Authority
CN
China
Prior art keywords
source
insulating layer
drain electrode
gated
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910387801.0A
Other languages
English (en)
Other versions
CN110246889B (zh
Inventor
吴胜利
龙铭刚
张劲涛
刘逸为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN201910387801.0A priority Critical patent/CN110246889B/zh
Publication of CN110246889A publication Critical patent/CN110246889A/zh
Application granted granted Critical
Publication of CN110246889B publication Critical patent/CN110246889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

本发明公开了一种双栅型真空场发射三极管结构及其制备方法,属于信息技术领域和真空微电子器件领域。三极管结构包括底栅极、底栅绝缘层、源漏电极、导电薄膜、顶栅绝缘层、顶栅极和纳米级的真空沟道。双栅型真空场发射三极管可实现对器件电流的双栅调控,增强了器件的栅压调制能力和调制灵活性,具有更好的电子发射性能;器件真空沟道上方被顶栅绝缘层和顶栅极覆盖,有效降低了在电子传输过程中大气粒子对电子的碰撞散射作用,使得器件可以直接工作于大气环境中,并具有良好的电子传输性能;本发明制备所得的真空沟道尺寸在纳米级别且均匀性较好,有利于实现器件的大规模低成本制备。

Description

一种双栅型真空场发射三极管结构及其制作方法
技术领域
本发明属于信息技术领域和真空微电子器件领域,涉及一种双栅型真空场发射三极管的结构及其制作方法,特别涉及一种具有双栅调制能力且对工作环境真空度要求较低或可工作于大气环境的真空场发射三极管的结构及其制作方法。
背景技术
美国海军实验室的Gray等基于硅材料场致电子发射阵列制备的真空场发射三极管(Vacuum Field Emission Triode,VFET),是一种真空微电子器件,兼具有固态电子器件和真空电子器件的优点。
不同于传统真空管使用热阴极作为电子发射源,VFET以场发射冷阴极作为电子发射源,解决了传统真空管发热严重且尺寸大等问题,并且兼容半导体微加工工艺,有利于电路集成。同时,VFET以纳米级的真空沟道传输电子,无晶格碰撞散射,具有更好的电子传输特性。当真空沟道尺寸小于大气中电子的平均自由程(约60nm)时,器件在大气环境中工作时也可以近似认为工作在真空中。
国内外研究者针对VFET的器件材料、结构设计和制备工艺等方面开展了大量实验探究,但制备工艺往往比较复杂或不利于电路集成,并且器件对工作环境真空度要求较高。日本佳能公司在研究表面传导电子发射显示器件(Surface-conduction Electron-emitter Display,SED)时提出了一种“电形成”工艺,可通过加电产生的焦耳热使薄膜龟裂获得较窄的裂缝,但未在VFET研究中进行应用。目前,VFET研究的核心和难点在于,如何降低纳米级真空沟道的制备难度和成本,并使得器件能在大气环境下实现良好的工作性能。
发明内容
本发明提出了一种双栅型真空场发射三极管结构及其制备方法;该结构能实现真空场发射三极管对电子传输的双栅调制能力,提高器件的电子发射性能和栅压调控的灵活性;该结构可有效降低在电子传输过程中大气粒子对电子的碰撞散射作用,提高器件的电子传输性能,可在大气环境中工作;该制备方法操作简单,对设备要求低,制备所得的真空沟道尺寸在纳米量级且均匀性较好。
为实现上述目的,本发明是通过以下技术方案来实现:
一种双栅型真空场发射三极管结构,包括:
衬底,
底栅极,所述底栅极沉积在衬底上,
底栅绝缘层,所述底栅绝缘层沉积在底栅极上,
源漏电极,所述源漏电极沉积在底栅绝缘层上,所述源漏电极包括对称设置的源电极和漏电极,源电极和漏电极之间设有电极间隙;
导电薄膜,所述导电薄膜沉积在源漏电极和电极间隙上,导电薄膜在所述电极间隙处设置有真空沟道;
顶栅绝缘层,所述顶栅绝缘层沉积在导电薄膜上,
顶栅极,顶栅极沉积在顶栅绝缘层上。
作为本发明的进一步改进,所述的真空沟道宽度为20~200nm,处于导电薄膜中部、源漏电极间隙之间。
作为本发明的进一步改进,源漏电极之间设有5~15μm的电极间隙,源漏电极处于底栅极的正上方。
作为本发明的进一步改进,所述的底栅极的厚度为50~200nm;所述底栅极由镍、铜、铂、银、铬、钼中的一种或几种材料制成。
作为本发明的进一步改进,所述的底栅绝缘层的厚度为50~250nm;所述底栅绝缘层采用氧化硅、氮化硅、氧化铪中的一种或几种制成。
作为本发明的进一步改进,所述的源漏电极的厚度为50~200nm;所述源漏电极由镍、铜、铂、银、铬、钼中的一种或几种材料制成。
作为本发明的进一步改进,所述的导电薄膜的厚度为20~150nm;所述导电薄膜由氧化钯、氧化锌、氧化锡、氧化铝、氧化钛中的一种或几种材料制成;导电薄膜正中央与源漏电极间隙中央对齐。
作为本发明的进一步改进,所述的顶栅绝缘层的厚度为50~250nm;所述顶栅绝缘层采用氧化硅、氮化硅、氧化铪中的一种或几种制成。
作为本发明的进一步改进,所述的顶栅极的厚度为50~200nm;所述顶栅极由镍、铜、铂、银、铬、钼中的一种或几种材料制成;顶栅极与底栅极水平位置对齐。
一种双栅型真空场发射三极管的制作方法,包括以下步骤:
在衬底上制作底栅极;
在底栅极上制作底栅绝缘层;
在底栅绝缘层上制作对称的源漏电极,并使得对称的源漏电极之间设有电极间隙;
在源漏电极之间制作导电薄膜,导电薄膜正中央与源漏电极间隙中央对齐;
在导电薄膜上制作顶栅绝缘层;
在顶栅绝缘层上制作顶栅极;
在导电薄膜上制作纳米级真空沟道。
作为本发明的进一步改进,所述的真空沟道通过对导电薄膜采用电形成工艺使导电薄膜龟裂制成,或通过纳米压印技术、光刻技术、FIB技术制成。
与现有技术相比,本发明具有以下有益的技术效果:
本发明的双栅型真空场发射三极管结构,具有底栅极和顶栅极两个栅极。在器件工作时,电子由源极发射,通过真空沟道被漏极所接收,实现电子传输。通过在栅极上施加电压,可以改变源极表面和真空沟道内的电场强度分布,进而影响电子的发射数目和传输轨迹,实现对器件电流的调制作用。相比于现有的单栅型结构而言,双栅极结构的设计不仅增强了器件的栅压调制能力,使器件具有更好的电子发射性能,也可以通过设置不同的底栅压和顶栅压组合,提高栅压调制的灵活性。
本发明的双栅型真空场发射三极管结构,真空沟道上方被顶栅绝缘层和顶栅极覆盖,避免了真空沟道与外界环境直接接触,电子在真空沟道中传输时不会受到大气中粒子的碰撞散射,使得器件可以直接工作于大气环境中,并具有良好的电子传输性能。
本发明方法采用“电形成”工艺制作真空沟道,可在保证顶栅绝缘层和顶栅极不受影响的情况下,使导电薄膜龟裂产生真空沟道,具有制备工艺简单,对设备要求低,制备所得的真空沟道尺寸在纳米量级且均匀性较好等优点,有利于实现器件的大规模低成本制备。
附图说明
图1是现有技术的单栅型VFET器件的一种典型结构的主视图;
图2是图1的俯视图;
图3是本发明公开的一种双栅型VFET器件结构的主视图;
图4是图3的俯视图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明,所述是对本发明的解释而不是限定。
如图3和图4所示,本发明公开了一种双栅型真空场发射三极管结构,包括:
衬底100,
底栅极110,所述底栅极110沉积在衬底100上,
底栅绝缘层130,所述底栅绝缘层130沉积在底栅极110上,
源漏电极150,所述源漏电极150沉积在底栅绝缘层130上,所述源漏电极150包括对称设置的源电极和漏电极,源电极和漏电极之间设有电极间隙;
导电薄膜250,所述导电薄膜250沉积在源漏电极150和电极间隙上,导电薄膜250在所述电极间隙处设置有真空沟道260;
顶栅绝缘层170,所述顶栅绝缘层170沉积在导电薄膜250上,
顶栅极120,顶栅极120沉积在顶栅绝缘层170上。
所述的双栅型真空场发射三极管的工作原理,可概述如下:
双栅型真空场发射三极管工作时,在对称的源漏电极150、底栅极110和顶栅极120上施加电压。源漏电极150两端的电压称为源漏电压,当器件工作时,源漏电压产生的电场将使得器件源极表面的势垒高度降低、宽度变窄,电子由于隧穿效应穿过势垒,由源极表面发射,通过真空沟道被漏极所接收,实现电子传输。通过在底栅极110和顶栅极120上施加电压,可以改变源极表面和真空沟道内的电场强度分布,进而影响电子的发射数目和传输轨迹,对器件电流的大小进行调制。
本发明还提供了一种双栅型真空场发射三极管的制作方法,包括以下步骤:
在衬底100上制作底栅极110;
在底栅极110上制作底栅绝缘层130;
在底栅绝缘层130上制作对称的源漏电极150,并使得对称的源漏电极之间设有电极间隙;
在源漏电极150之间制作导电薄膜250,导电薄膜250正中央与源漏电极150间隙中央对齐;
在导电薄膜250上制作顶栅绝缘层170;
在顶栅绝缘层170上制作顶栅极120;
在导电薄膜250上制作纳米级真空沟道260。
其中,真空沟道260通过对导电薄膜250采用电形成工艺使导电薄膜250龟裂制成,或通过纳米压印技术、光刻技术、FIB技术制成。
实施例1
一种双栅型真空场发射三极管结构,包括沉积在衬底100上的底栅极110,在底栅极110上沉积有底栅绝缘层130,在底栅绝缘层130上沉积有对称的源漏电极150,在源漏电极150上沉积有导电薄膜250,在导电薄膜250上沉积有顶栅绝缘层170,在顶栅绝缘层上沉积有顶栅极120;在对称的源漏电极150之间设有5~15μm的电极间隙;在导电薄膜250的正中部具有纳米级的真空沟道260。
所述的底栅极110的厚度为50~200nm;且底栅极110由镍、铜、铂、银、铬、钼中的一种或几种材料制成。
所述的底栅绝缘层130的厚度为50~250nm;且底栅绝缘层130采用氧化硅、氮化硅、氧化铪中的一种或几种制成。
所述的源漏电极150的厚度为50~200nm;且源漏电极150由镍、铜、铂、银、铬、钼中的一种或几种材料制成;源漏电极150之间设有5~15μm的电极间隙,且源漏电极150处于底栅极110的正上方。
所述的导电薄膜250的厚度为20~150nm;且导电薄膜250由氧化钯、氧化锌、氧化锡、氧化铝、氧化钛中的一种或几种材料制成;导电薄膜250正中央与源漏电极150间隙中央对齐。
所述的顶栅绝缘层170的厚度为50~250nm;且顶栅绝缘层170采用氧化硅、氮化硅、氧化铪中的一种或几种制成。
所述的顶栅极120的厚度为50~200nm;且顶栅极120由镍、铜、铂、银、铬、钼中的一种或几种材料制成;顶栅极120与底栅极130水平位置对齐。
所述的真空沟道260宽度为20~200nm,处于导电薄膜中部,源漏电极间隙之间。
对比例:
参见图1和图2,是现有技术的单栅型VFET器件的一种典型结构的示意图。单栅型VFET器件制作在衬底100上,包括栅极110、栅绝缘层130、源漏电极150和真空沟道260;真空沟道260通常采用复杂的光刻技术制作;这种结构通常直接采用源漏电极作为电子发射源。
实施例2:
参见图3和图4,是本发明公开的一种双栅型VFET器件结构的示意图,包括底栅极110、底栅绝缘层130、源漏电极150、导电薄膜250、顶栅绝缘层170、顶栅极120和真空沟道260。
该结构的制作过程,具体步骤如下:
1)采用磁控溅射法或电子束蒸发法在衬底100上制作底栅极110,底栅极厚度为50~200nm,长度为300~500μm,宽度为20~50μm;
2)采用化学气相沉积法或磁控溅射法在底栅极110上制作底栅绝缘层130,底栅绝缘层厚度为50~250nm;
3)采用磁控溅射法或电子束蒸发法在底栅绝缘层130上制作对称的源漏电极150,源漏电极的厚度为50~200nm;对称的源漏电极之间设有5~15μm的电极间隙;源漏电极间距位置位于底栅极正上方;
4)采用磁控溅射法在源漏电极150之间制作导电薄膜250,导电薄膜的厚度为20~150nm;导电薄膜的正中部与源漏电极间隙的正中部对齐;
5)采用化学气相沉积法或磁控溅射法在导电薄膜250上制作顶栅绝缘层170,顶栅绝缘层的厚度为50~250nm;
6)采用磁控溅射法或电子束蒸发法在顶栅绝缘层170上制作顶栅极120,顶栅极厚度为50~200nm,长度为300~500μm,宽度为20~50μm;顶栅极与底栅极水平位置对齐。
7)对导电薄膜250采用电形成工艺,使导电薄膜龟裂制作纳米级真空沟道260;真空沟道宽度为20~200nm,处于导电薄膜中部,源漏电极间隙之间。本实施例中采用电形成工艺制备纳米级真空沟道,也可通过纳米压印技术、光刻技术、FIB技术制作纳米级真空沟道。
所述的底栅极的厚度为50~200nm;且底栅极由镍、铜、铂、银、铬、钼中的一种或几种材料制成;所述的底栅绝缘层的厚度为50~250nm;且底栅绝缘层采用氧化硅、氮化硅、氧化铪中的一种或几种制成;所述的源漏电极的厚度为50~200nm;且源漏电极由镍、铜、铂、银、铬、钼中的一种或几种材料制成;所述的导电薄膜的厚度为20~150nm;且导电薄膜由氧化钯、氧化锌、氧化锡、氧化铝、氧化钛中的一种或几种材料制成;所述的顶栅绝缘层的厚度为50~250nm;且顶栅绝缘层采用氧化硅、氮化硅、氧化铪中的一种或几种制成;所述的顶栅极的厚度为50~200nm;且顶栅极由镍、铜、铂、银、铬、钼中的一种或几种材料制成。所述的真空沟道宽度为20~200nm,处于导电薄膜中部,源漏电极间隙之间。
综上所述,本发明的双栅型真空场发射三极管结构包括底栅极、底栅绝缘层、源漏电极、导电薄膜、顶栅绝缘层、顶栅极和纳米级的真空沟道。双栅型真空场发射三极管可实现对器件电流的双栅调控,增强了器件的栅压调制能力和调制灵活性,具有更好的电子发射性能;器件真空沟道上方被顶栅绝缘层和顶栅极覆盖,有效降低了在电子传输过程中大气粒子对电子的碰撞散射作用,使得器件可以直接工作于大气环境中,并具有良好的电子传输性能。
本发明方法采用“电形成”工艺制作真空沟道,具有制备工艺简单,对设备要求低,制备所得的真空沟道尺寸在纳米级别且均匀性较好等优点,有利于实现器件的大规模低成本制备。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施方式仅限于此,对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单的推演或替换,都应当视为属于本发明由所提交的权利要求书确定专利保护范围。

Claims (10)

1.一种双栅型真空场发射三极管结构,其特征在于,包括:
衬底(100),
底栅极(110),所述底栅极(110)沉积在衬底(100)上,
底栅绝缘层(130),所述底栅绝缘层(130)沉积在底栅极(110)上,
源漏电极(150),所述源漏电极(150)沉积在底栅绝缘层(130)上,所述源漏电极(150)包括对称设置的源电极和漏电极,源电极和漏电极之间设有电极间隙;
导电薄膜(250),所述导电薄膜(250)沉积在源漏电极(150)和电极间隙上,导电薄膜(250)在所述电极间隙处设置有真空沟道(260);
顶栅绝缘层(170),所述顶栅绝缘层(170)沉积在导电薄膜(250)上;
及顶栅极(120),所述顶栅极(120)沉积在顶栅绝缘层(170)上。
2.根据权利要求1所述的一种双栅型真空场发射三极管结构,其特征在于,所述的真空沟道(260)宽度为20~200nm,处于导电薄膜中部、源漏电极间隙之间。
3.根据权利要求1所述的一种双栅型真空场发射三极管结构,其特征在于,源漏电极(150)之间设有5~15μm的电极间隙,源漏电极(150)处于底栅极(110)的正上方。
4.根据权利要求1所述的一种双栅型真空场发射三极管结构,其特征在于,所述的底栅极(110)的厚度为50~200nm;所述底栅极(110)由镍、铜、铂、银、铬、钼中的一种或几种材料制成。
5.根据权利要求1所述的一种双栅型真空场发射三极管结构,其特征在于,所述的底栅绝缘层(130)的厚度为50~250nm;所述底栅绝缘层(130)采用氧化硅、氮化硅、氧化铪中的一种或几种制成。
6.根据权利要求1所述的一种双栅型真空场发射三极管结构,其特征在于,所述的源漏电极(150)的厚度为50~200nm;所述源漏电极(150)由镍、铜、铂、银、铬、钼中的一种或几种材料制成。
7.根据权利要求1所述的一种双栅型真空场发射三极管结构,其特征在于,所述的导电薄膜(250)的厚度为20~150nm;所述导电薄膜(250)由氧化钯、氧化锌、氧化锡、氧化铝、氧化钛中的一种或几种材料制成;导电薄膜(250)正中央与源漏电极(150)间隙中央对齐。
8.根据权利要求1所述的一种双栅型真空场发射三极管结构,其特征在于,所述的顶栅绝缘层(170)的厚度为50~250nm;所述顶栅绝缘层(170)采用氧化硅、氮化硅、氧化铪中的一种或几种制成。
9.根据权利要求1所述的一种双栅型真空场发射三极管结构,其特征在于,所述的顶栅极(120)的厚度为50~200nm;所述顶栅极(120)由镍、铜、铂、银、铬、钼中的一种或几种材料制成;顶栅极(120)与底栅极(130)水平位置对齐。
10.一种双栅型真空场发射三极管的制作方法,其特征在于,包括以下步骤:
在衬底(100)上制作底栅极(110);
在底栅极(110)上制作底栅绝缘层(130);
在底栅绝缘层(130)上制作对称的源漏电极(150),并使得对称的源漏电极之间设有电极间隙;
在源漏电极(150)之间制作导电薄膜(250),导电薄膜(250)正中央与源漏电极(150)间隙中央对齐;
在导电薄膜(250)上制作顶栅绝缘层(170);
在顶栅绝缘层(170)上制作顶栅极(120);
在导电薄膜(250)上制作纳米级真空沟道(260);所述的真空沟道(260)通过对导电薄膜(250)采用电形成工艺使导电薄膜(250)龟裂制成,或通过纳米压印技术、光刻技术、FIB技术制成。
CN201910387801.0A 2019-05-10 2019-05-10 一种双栅型真空场发射三极管结构及其制作方法 Active CN110246889B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910387801.0A CN110246889B (zh) 2019-05-10 2019-05-10 一种双栅型真空场发射三极管结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910387801.0A CN110246889B (zh) 2019-05-10 2019-05-10 一种双栅型真空场发射三极管结构及其制作方法

Publications (2)

Publication Number Publication Date
CN110246889A true CN110246889A (zh) 2019-09-17
CN110246889B CN110246889B (zh) 2021-05-28

Family

ID=67884000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910387801.0A Active CN110246889B (zh) 2019-05-10 2019-05-10 一种双栅型真空场发射三极管结构及其制作方法

Country Status (1)

Country Link
CN (1) CN110246889B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259428A (zh) * 2020-10-23 2021-01-22 陕西科技大学 一种平面型纳米沟道真空场发射三极管装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245247A (en) * 1990-01-29 1993-09-14 Mitsubishi Denki Kabushiki Kaisha Microminiature vacuum tube
CN1327610A (zh) * 1999-07-26 2001-12-19 先进图像技术公司 真空场效应器件及其制作工艺
CN1202576C (zh) * 1998-03-25 2005-05-18 韩国科学技术院 真空场效应晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245247A (en) * 1990-01-29 1993-09-14 Mitsubishi Denki Kabushiki Kaisha Microminiature vacuum tube
CN1202576C (zh) * 1998-03-25 2005-05-18 韩国科学技术院 真空场效应晶体管
CN1327610A (zh) * 1999-07-26 2001-12-19 先进图像技术公司 真空场效应器件及其制作工艺

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
龙铭刚等: "真空场发射三极管电学特性研究及大气工作性能探究", 《中国电子学会真空电子学分会第二十一届学术年会论文集》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259428A (zh) * 2020-10-23 2021-01-22 陕西科技大学 一种平面型纳米沟道真空场发射三极管装置
WO2022083161A1 (zh) * 2020-10-23 2022-04-28 陕西科技大学 一种平面型纳米沟道真空场发射三极管装置

Also Published As

Publication number Publication date
CN110246889B (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
She et al. Fabrication of vertically aligned Si nanowires and their application in a gated field emission device
Lipovskii et al. Bleaching versus poling: Comparison of electric field induced phenomena in glasses and glass-metal nanocomposites
CN104218096B (zh) 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管
Zhang et al. High-performance, fully transparent, and flexible zinc-doped indium oxide nanowire transistors
CN105118854B (zh) 金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置
CN103545221B (zh) 金属氧化物薄膜晶体管及其制备方法
Nirantar et al. Electron emission devices for energy‐efficient systems
CN103985762A (zh) 超低欧姆接触电阻石墨烯晶体管及其制备方法
Xu et al. Outstanding field emission properties of wet-processed titanium dioxide coated carbon nanotube based field emission devices
Chang et al. Sn-doped In 2 O 3 nanowires: enhancement of electrical field emission by a selective area growth
CN105895704B (zh) 一种石墨烯场效应晶体管及其制造方法
CN101494144B (zh) 一种带栅极的纳米线冷阴极电子源阵列的结构及其制作
CN107818899A (zh) 可行列寻址的共面聚焦纳米冷阴极电子源阵列及制作方法
Feng et al. Excellent field emission properties of vertically oriented CuO nanowire films
CN110246889A (zh) 一种双栅型真空场发射三极管结构及其制作方法
Choi et al. In situ observation of vacancy dynamics during resistance changes of oxide devices
Li et al. Highly stable field emission from ZnO nanowire field emitters controlled by an amorphous indium–gallium–zinc-oxide thin film transistor
Ji et al. Study on electrical properties and structure optimization of side-gate nanoscale vacuum channel transistor
CN102629589B (zh) 一种阵列基板及其制作方法和显示装置
CN105977306A (zh) 一种自对准薄膜晶体管及其制备方法
CN104078293B (zh) 一种场发射电子源及其制备方法
CN104091743A (zh) 一种自对准栅极结构纳米线冷阴极电子源阵列的制作方法及其结构
CN202275794U (zh) 基于石墨烯的场发射三极结构
Li et al. Zinc oxide nanowire lateral field emission devices and its application as display pixel structures
CN103236496B (zh) 一种叠层结构的三端有源器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant