CN110239575B - 基于二乘二取二的逻辑控制设备及系统 - Google Patents

Abstract

本申请实施例提供一种基于二乘二取二的逻辑控制设备及系统，涉及交通控制技术领域，先通过输入输出模块对接收到的多个控制信号进行判断，在判断无误后在输入至主控板模块，然后通过主控板模块对接收的控制信号进行判断，当多个控制信号中的至少一个控制信号满足预设条件时，主控板模块可以根据多个控制信号中的至少一个控制信号准确地生成对应的控制指令，输入输出模块再将控制指令输出至目标设备，以控制目标设备执行与控制信号对应的操作，由此，在下发控制信号时，可以通过多个模块对该控制信号进行判断，在保证无误后生成对应的控制指令，以保证控制指令的准确性，进而可以保证列车的安全行驶。

Description

基于二乘二取二的逻辑控制设备及系统

技术领域

本申请涉及交通控制技术领域，具体而言，涉及一种基于二乘二取二的逻辑控制设备及系统。

背景技术

随着轨道交通的发展，越来越多的轨道交通方式在人们的生活中出现，如地铁、列车等，由于轨道交通一般都存在有多节车厢，因此在轨道交通的控制系统中，需要对多节车厢进行控制，现有技术中继电器主要通过触点的闭合及断开对控制电路进行控制，因此现有常用的方式是在列车多个车厢设置多个继电器以实现对地铁的控制，但是由于继电器的电气特性，继电器在地铁运行的高温运行环境下容易出现故障，从而难以保证地铁控制系统的安全，进而对列车的安全行驶产生极大的威胁。

发明内容

有鉴于此，本申请实施例的目的在于提供一种基于二乘二取二的逻辑控制设备及系统，以改善现有技术中无法保证基于二乘二取二的逻辑控制系统安全性的问题。

第一方面，本申请实施例提供了一种基于二乘二取二的逻辑控制设备，所述基于二乘二取二的逻辑控制设备包括电源板模块、主控板模块和输入输出模块，所述输入输出模块与所述主控板模块连接，所述输入输出模块与所述电源板模块连接，所述主控板模块与所述电源板模块连接；所述输入输出模块，用于获取控制目标设备进行操作的多个控制信号，判断所述控制信号是否有误，并将判断无误的多个所述控制信号输出至所述主控板模块；所述主控板模块，用于接收所述无误的控制信号，在所述无误的控制信号中的至少一个控制信号满足预设条件时，根据所述至少一个控制信号生成对应的控制指令；所述输入输出模块，还用于将所述控制指令输出至所述目标设备，以控制所述目标设备执行所述控制指令对应的操作。

在上述实现过程中，先通过输入输出模块对接收到的多个控制信号进行判断，在判断无误后在输入至主控板模块，然后通过主控板模块对接收的控制信号进行判断，当多个控制信号中的至少一个控制信号满足预设条件时，主控板模块可以根据多个控制信号中的至少一个控制信号准确地生成对应的控制指令，输入输出模块再将控制指令输出至目标设备，以控制目标设备执行与控制信号对应的操作，由此，在下发控制信号时，可以通过多个模块对该控制信号进行判断，在保证无误后生成对应的控制指令，以保证控制指令的准确性，进而可以保证列车的安全行驶。

可选地，所述主控板模块和所述输入输出模块为二乘二取二结构。

在上述实现过程中，基于二乘二取二的逻辑控制设备的主控板模块和输入输出模块为二乘二取二结构，从而可以提高主控板模块和输入输出模块的安全性，进而保证地铁的安全行驶。

可选地，所述主控板模块包括处理单元、时钟单元和信号收发单元，所述时钟单元与所述处理单元连接，所述处理单元与所述信号收发单元连接；所述时钟单元用于为所述处理单元提供时钟信号；所述信号收发单元用于接收所述输入输出模块发送的多个所述控制信号，并将多个所述控制信号发送至所述处理单元；所述处理单元用于接收所述时钟信号以及多个所述控制信号，并根据所述时钟信号判断多个所述控制信号中的所述至少一个控制信号是否满足预设条件，若满足，则根据所述至少一个控制信号生成对应的所述控制指令；所述信号收发单元还用于接收所述控制指令，并发送所述控制指令至所述输入输出模块。

在上述实现过程中，主控板模块中的信号收发单元用于接收输入输出模块发送的多个控制信号，然后将多个控制信号发送至处理单元，以使处理单元可以根据时钟信号对多个控制信号进行判断，处理单元可以根据判断出的满足预设条件的至少一个控制信号准确地生成控制指令，信号收发单元再将控制指令发送至输入输出模块，以使输入输出模块将控制指令发送至目标设备，从而保证目标设备可以根据控制指令执行相应的操作，进而保证地铁的安全运行。

可选地，所述处理单元包括第一处理单元和第二处理单元，所述第一处理单元与所述第二处理单元连接；所述第一处理单元，用于接收所述第二处理单元生成的所述控制指令，并比对所述第二处理单元生成的所述控制指令与所述第一处理单元生成的所述控制指令是否一致，若比对不一致，则所述第一处理单元对所述第一处理单元进行故障点检测；所述第二处理单元，用于接收所述第一处理单元生成的所述控制指令，并比对所述第一处理单元生成的所述控制指令与所述第二处理单元生成的所述控制指令是否一致，若比对不一致，则所述第二处理单元对所述第二处理单元进行故障点检测。

在上述实现过程中，处理单元包括第一处理单元和第二处理单元，第一处理单元可以对多个控制信号进行判断并生成控制指令，第二处理单元可以对相同的多个控制信号进行判断并生成与第一处理单元生成的相同的控制指令，处理单元对第一处理单元生成的控制指令和第二处理单元生成的控制指令进行判断，若判断不一致，则说明处理单元中有故障点存在，处理单元可以进行故障点检查，从而可以保证主控板模块工作的准确性，进而提高基于二乘二取二的逻辑控制设备的可靠性。

可选地，所述第一处理单元包括第一微处理器和第二微处理器，所述第二处理单元包括第三微处理器和第四微处理器；所述第一微处理器与所述时钟单元连接，所述第一微处理器还与所述信号收发单元连接；所述第二微处理器与所述时钟单元连接，所述第二微处理器还与所述信号收发单元连接；所述第三微处理器与所述时钟单元连接，所述第三微处理器还与所述信号收发单元连接；所述第四微处理器与所述时钟单元连接，所述第四微处理器还与所述信号收发单元连接。

在上述实现过程中，第一处理单元包括第一微处理器和第二微处理器，第二处理单元包括第三微处理器和第四微处理器，每一个微处理器都与信号收发单元以及时钟单元连接，保证每个微处理器接收到的控制信号是相同的，若处理单元没有出现故障，则每个微处理器根据控制信号以及时钟信号生成的控制指令是一致的，若一个微处理器出现故障，则可以用其他正常的微处理器生成的控制指令作为处理单元生成的控制指令，因此可以保证处理单元具有一定的容错性，从而保证了基于二乘二取二的逻辑控制设备的安全性，进而保证地铁的安全行驶。

可选地，所述输入输出模块包括输入单元、输入输出处理单元、输出单元和通讯单元，所述输入单元与所述输入输出处理单元连接，所述输入输出处理单元与所述输出单元连接，所述输入输出处理单元通过所述通讯单元与所述主控板模块连接；所述输入单元，用于获取控制所述目标设备进行操作的多个所述控制信号，并将多个所述控制信号发送至所述输入输出处理单元；所述输入输出处理单元，用于判断多个所述控制信号是否有误，并将判断无误的多个所述控制信号通过所述通讯单元发送至所述主控板模块；所述输入输出处理单元，还用于接收所述主控板模块通过所述通讯单元发送的所述控制指令，并判断所述控制指令是否无误，并将判断无误的所述控制指令发送至所述输出单元；所述输出单元，用于接收所述输入输出处理单元发送的判断无误的所述控制指令，并将所述控制指令发送至所述目标设备，以控制所述目标设备执行所述控制指令对应的操作。

在上述实现过程中，输入单元用于获取控制目标设备的多个控制信号，然后输入输出处理单元判断通过输入单元获取的控制信号是否无误，若无误，则可以将控制信号发送至主控板模块，以使主控板模块准确的生成控制指令，输入输出处理单元还可以判断主控板模块生成的控制指令是否无误，并将判断为无误的控制指令通过输出单元发送至目标设备，以保证目标设备可以根据无误的控制指令执行正确的操作，从而可以保证地铁的安全行驶。

可选地，所述输入单元包括第一输入电路、第二输入电路、第三输入电路、第四输入电路、第一输入输出处理器、第二输入输出处理器、第三输入输出处理器、第四输入输出处理器、第一通讯电路、第二通讯电路、第三通讯电路、第四通讯电路、第一输出电路、第二输出电路、第三输出电路和第四输出电路；所述第一输入电路与所述第一输入输出处理器连接，所述第一输入输出处理器与所述第一输出电路连接，所述第一输入输出处理器还与所述第一通讯电路连接；所述第二输入电路与所述第二输入输出处理器连接，所述第二输入输出处理器与所述第二输出电路连接，所述第二输入输出处理器还与所述第二通讯电路连接；所述第三输入电路与所述第三输入输出处理器连接，所述第三输入输出处理器与所述第三输出电路连接，所述第三输入输出处理器还与所述第三通讯电路连接；所述第四输入电路与所述第四输入输出处理器连接，所述第四输入输出处理器与所述第四输出电路连接，所述第四输入输出处理器还与所述第四通讯电路连接。

可选地，所述输出单元还包括第一反馈电路和第二反馈电路，所述第一反馈电路的一端与所述第一输出电路和所述第二输出电路连接，所述第一反馈电路的另一端与所述第一输入输出处理器和所述第二输入输出处理器连接，所述第二反馈电路的一端与所述第三输出电路和所述第四输出电路连接，所述第二反馈电路的另一端与所述第三输入输出处理器和所述第四输入输出处理器连接；所述第一反馈电路，用于在所述第一输出电路输出的所述控制指令和所述第二输出电路输出的所述控制指令比对不一致时，根据所述第一输出电路输出的所述控制指令和所述第二输出电路输出的所述控制指令向所述第一输入输出处理器和所述第二输入输出处理器发送反馈信号；所述第二反馈电路用于在所述第三输出电路输出的所述控制指令和所述第四输出电路输出的所述控制指令的比对不一致时，根据所述第三输出电路输出的所述控制指令和所述第四输出电路输出的所述控制指令向所述第三输入输出处理器和所述第四输入输出处理器发送反馈信号。

在上述实现过程中，输出单元还包括有第一反馈电路和第二反馈电路，第一反馈电路在第一输出电路和第二输出电路输出的控制指令不一致时，可以根据第一输出电路输出的控制指令和第二输出电路输出的控制指令生成反馈信号，并将反馈信号发送至第一输入输出处理器，以保证输出单元可以输出准确的控制指令，从而可以保证基于二乘二取二的逻辑控制设备的准确性，进而保证地铁的安全行驶。

可选地，所述电源板模块包括抗干扰防护单元和电源转换单元，所述抗干扰防护单元一端与电源连接，所述电源转换单元与所述抗干扰防护单元连接；所述抗干扰防护单元，用于对电源的第一电源进行抗干扰处理，并将处理后的第一电源送至所述电源转换单元和所述输入输出模块；所述电源转换单元，用于将所述第一电源转换为第二电源，并将所述第二电源送至所述抗干扰防护单元进行抗干扰处理后发送至所述主控板模块。

在上述实现过程中，电源模块中的抗干扰防护单元可以对地铁上的电源进行抗干扰处理，以使电源模块可以为主控板模块以及输入输出模块提供稳定的工作电源，从而保证基于二乘二取二的逻辑控制设备稳定的工作状态，进而保证地铁的安全行驶。

第二方面，本申请实施例提供了一种基于二乘二取二的逻辑控制系统，所述基于二乘二取二的逻辑控制系统包括列车控制管理系统以及多个上述基于二乘二取二的逻辑控制设备，所述多个基于二乘二取二的逻辑控制设备包括多个司机室基于二乘二取二的逻辑控制设备和多个乘客室基于二乘二取二的逻辑控制设备，多个所述司机室基于二乘二取二的逻辑控制设备之间相互连接，多个所述司机室基于二乘二取二的逻辑控制设备还与所述列车控制管理系统连接，多个所述司机室基于二乘二取二的逻辑控制设备和多个所述乘客室基于二乘二取二的逻辑控制设备之间相互连接。

在上述实现过程中，基于二乘二取二的逻辑控制系统中的列车控制管理系统可以与司机室基于二乘二取二的逻辑控制设备之间进行通讯，以保证地铁在行驶过程中信息的传递，司机室基于二乘二取二的逻辑控制设备与乘客室基于二乘二取二的逻辑控制设备之间相互连接，可以进行相互通信，以保证基于二乘二取二的逻辑控制系统的安全运行，从而保证地铁的安全行驶。

本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的一种基于二乘二取二的逻辑控制设备的结构框图；

图2为本申请实施例提供的一种主控板模块的结构框图；

图3为本申请实施例提供的一种处理单元的结构框图；

图4为本申请实施例提供的另一种处理单元的结构框图；

图5为本申请实施例提供的另一种主控板模块的结构框图；

图6为本申请实施例提供的一种输入输出模块的结构框图；

图7为本申请实施例提供的另一种输入输出模块的结构框图；

图8为本申请实施例提供的一种输出单元的结构框图；

图9为本申请实施例提供的一种电源板模块的结构框图；

图10为本申请实施例提供的另一种电源板模块的结构框图；

图11为本申请实施例提供的一种基于二乘二取二的逻辑控制系统的结构框图。

图标：10-基于二乘二取二的逻辑控制设备；100-电源板模块；110-抗干扰防护单元；1110-第一浪涌保护器；1120-第二浪涌保护器；1130-第一电磁兼容连接器；1140-第二电磁兼容连接器；1150-第三电磁兼容连接器；1160-第四电磁兼容连接器；120-电源转换单元；1210-第一电源转换单元；1220-第二电源转换单元；200-主控板模块；210-时钟单元；2110-第一时钟电路；2120-第二时钟电路；2130-第三时钟电路；2140-第四时钟电路；220-处理单元；2210-第一处理单元；2211-第一微处理器；2212-第二微处理器；2220-第二处理单元；2221-第三微处理器；2222-第四微处理器；230-信号收发单元；231-第一信号收发电路；232-第二信号收发电路；233-第三信号收发电路；234-第四信号收发电路；241-第一看门狗电路；242-第二看门狗电路；243-第三看门狗电路；244-第四看门狗电路；300-输入输出模块；310-输入单元；311-第一输入电路；312-第二输入电路；313-第三输入电路；314-第四输入电路；320-输入输出处理单元；321-第一输入输出处理器；322-第二输入输出处理器；323-第三输入输出处理器；324-第四输入输出处理器；330-输出单元；331-第一输出电路；332-第二输出电路；333-第三输出电路；334-第四输出电路；335-第一反馈电路；336-第二反馈电路；340-通讯单元；341-第一通讯电路；342-第二通讯电路；343-第三通讯电路；344-第四通讯电路；20-电源。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

请参看图1，图1为本申请实施例提供的一种基于二乘二取二的逻辑控制设备10的结构框图，该基于二乘二取二的逻辑控制设备10包括电源板模块100、主控板模块200和输入输出模块300，所述输入输出模块300与所述主控板模块200连接，所述输入输出模块300与所述电源板模块100连接，所述主控板模块200与所述电源板模块100连接；所述输入输出模块300，用于获取控制目标设备进行操作的多个控制信号，然后判断所述控制信号是否有误，并将判断无误的多个所述控制信号输出至所述主控板模块200；所述主控板模块200，用于接收所述无误的控制信号，在所述无误的控制信号中的至少一个控制信号满足预设条件时，根据所述至少一个控制信号生成对应的控制指令；所述输入输出模块300，还用于将所述控制指令输出至所述目标设备，以控制所述目标设备执行所述控制指令对应的操作。

示例性地，输入输出模块300获取多个控制信号，其中多个控制信号包括控制信号A、控制信号B、控制信号C、控制信号D、控制信号E、控制信号F……输入输出模块300会判断获取到的多个控制信号是否有误，例如，输入输出模块300获取到控制信号A是否为准确的，若判断控制信号A无误，则可以将控制信号A输入至主控板模块200，若输入输出模块300判断多个控制信号包括控制信号A、控制信号B、控制信号C、控制信号D、控制信号E、控制信号F……均无误，则将控制信号A、控制信号B、控制信号C、控制信号D、控制信号E、控制信号F……输入至主控板模块200。

主控板模块200判断多个所述控制信号中的至少一个控制信号是否满足预设条件，如，主控板模块200判断出控制信号A、控制信号B、控制信号C三个控制信号为满足预设条件，则主控板模块200可以根据控制信号A、控制信号B、控制信号C三个控制信号生成对应的控制指令a，接着主控板模块200将控制指令a通过输入输出模块300输出至目标设备，以使目标设备根据执行控制指令a对应的操作。

例如，在地铁实际的运行中，基于二乘二取二的逻辑控制设备10的输入输出模块300获取到左侧一号门关闭好的信号A、左侧二号门关闭好的信号B、第一停放制动缓解信号C、第二停放制动缓解信号D以及牵引列车信号E五个控制信号，输入输出模块300先判断该五个控制信号为无误，接着将五个控制信号输入至主控板模块200，主控板模块200对五个控制信号进行判断，其中，若预设条件为左侧一号门关闭好的信号A、左侧二号门关闭好的信号B、第二停放制动缓解信号D以及牵引列车信号E同时满足，则主控板模块200判断接受到的五个控制信号中四个控制信号满足预设条件，则主控板模块200就可以根据四个控制信号生成启动列车的控制指令a，控制指令a被输入输出模块300发送至相应的目标设备，如，控制指令a被发送至列车启动控制设备，以使列车启动控制设备根据控制指令a进行启动列车的操作，可以理解地，若预设条件为左侧一号门关闭好的信号A、左侧二号门关闭好的信号B、第一停放制动缓解信号C、第二停放制动缓解信号D以及牵引列车信号E同时满足，则主控板模块200判断接受到的五个控制信号中五个控制信号满足预设条件，则主控板模块200就可以根据五个控制信号生成启动列车的控制指令b，控制指令b被输入输出模块300发送至相应的目标设备，如，控制指令b被发送至列车启动控制设备，以使列车启动控制设备根据控制指令b进行启动列车的操作，显然，若预设条件为左侧一号门关闭好的信号A、左侧二号门关闭好的信号B、第一停放制动缓解信号C、第二停放制动缓解信号D、牵引列车信号E以及第二牵引列车信号F同时满足，则主控板模块200判断接受到的五个控制信号没有满足预设条件的控制信号，因此主控板模块200不会生成相应的控制指令。

此外，电源板模块100可以对电源20输出的第一电源进行抗干扰处理，为输入输出模块300提供稳定的第一电源，保证输入输出模块300可以稳定的工作，电源板模块100还可以对电源20的第一电源进行转换，将第一电源转换为稳定的第二电源，以使电源板模块100可以为主控板模块200提供稳定的第二电源，从而保证主控板模块200稳定的工作。

在上述实现过程中，先通过输入输出模块300对接收到的多个控制信号进行判断，在判断无误后在输入至主控板模块200，然后通过主控板模块200对接收的控制信号进行判断，先对多个控制信号进行判断，当多个控制信号中的至少一个控制信号满足预设条件时，主控板模块200可以根据多个控制信号中的至少一个控制信号准确地生成对应的控制指令，输入输出模块300再将控制指令输出至目标设备，以控制目标设备执行与控制信号对应的操作，由此，在下发控制信号时，可以通过多个模块对该控制信号进行判断，在保证无误后生成对应的控制指令，以保证控制指令的准确性，进而可以保证列车的安全行驶。

其中，所述主控板模块200和所述输入输出模块300为二乘二取二结构。二乘二取二结构简单来说就是通过两个控制模块同步处理同一个任务并建立良好的同步机制，只有在两个控制模块处理结果一致时，才会对结果进行输出，在以保证实现安全的目的，二乘二取二结构具有良好的安全性以及可靠性。在上述实现过程中，基于二乘二取二的逻辑控制设备10的主控板模块200和输入输出模块300为二乘二取二结构，从而可以提高主控板模块200和输入输出模块300的安全性，进而保证地铁的安全行驶。

请参看图2，图2为本申请实施例提供的一种主控板模块200的结构框图，该主控板模块200包括处理单元220、时钟单元210和信号收发单元230，所述时钟单元210与所述处理单元220连接，所述处理单元220与所述信号收发单元230连接；所述时钟单元210用于为所述处理单元220提供时钟信号；所述信号收发单元230用于接收所述输入输出模块300发送的多个所述控制信号，并将多个所述控制信号发送至所述处理单元220；所述处理单元220用于接收所述时钟信号以及多个所述控制信号，并根据所述时钟信号判断多个所述控制信号中的所述至少一个控制信号是否满足预设条件，若满足，则根据所述至少一个控制信号生成对应的所述控制指令；所述信号收发单元230还用于接收所述控制指令，并发送所述控制指令至所述输入输出模块300。

实例性地，信号收发单元230可以接受输入输出模块300发送的多个控制信号，如，信号收发单元230接受到输入输出模块300获取到的左侧一号门关闭好的信号A、左侧二号门关闭好的信号B、第一停放制动缓解信号C、第二停放制动缓解信号D以及牵引列车信号E五个控制信号，信号收发单元230将五个控制信号发送至处理单元220，处理单元220对五个控制信号进行判断并在判断满足预设条件时，根据满足条件的控制信号生成控制指令，可参见上述具体实施例。此外主控板模块200还包括时钟单元210，时钟单元210可以产生时钟信号，使得处理单元220可以根据时钟信号对控制信号进行判断或者根据时钟信号以及控制信号生成控制指令，从而保证处理单元220进行稳定的工作。

在上述实现过程中，主控板模块200中的信号收发单元230用于接收输入输出模块300发送的多个控制信号，然后将多个控制信号发送至处理单元220，以使处理单元220可以根据时钟信号对多个控制信号进行判断，处理单元220可以根据判断出的满足预设条件的至少一个控制信号准确地生成控制指令，信号收发单元230再将控制指令发送至输入输出模块300，以使输入输出模块300将控制指令发送至目标设备，从而保证目标设备可以根据控制指令执行相应的操作，进而保证地铁的安全运行。

请参看图3，图3为本申请实施例提供的一种处理单元220的结构框图，处理单元220包括第一处理单元2210和第二处理单元2220，所述第一处理单元2210与所述第二处理单元2220连接；所述第一处理单元2210，用于接收所述第二处理单元2220生成的所述控制指令，并比对所述第二处理单元2220生成的所述控制指令与所述第一处理单元2210生成的所述控制指令是否一致，若比对不一致，则所述第一处理单元2210对所述第一处理单元2210进行故障点检测；所述第二处理单元2220，用于接收所述第一处理单元2210生成的所述控制指令，并比对所述第一处理单元2210生成的所述控制指令与所述第二处理单元2220生成的所述控制指令是否一致，若比对不一致，则所述第二处理单元2220对所述第二处理单元2220进行故障点检测。

处理单元220包括第一处理单元2210以及第二处理单元2220，在没有出现故障的情况下，第一处理单元2210和第二处理单元2220对从输入输出模块300获取的控制信号进行相同的处理操作，并可以得到相同的控制指令，如，第一处理单元2210无故障的情况下第一处理单元2210对控制信号A、控制信号B以及控制信号C进行判断，可以判断出控制信号A、控制信号B以及控制信号C满足预设条件，则第一处理单元2210可以根据控制信号A、控制信号B以及控制信号C生成控制指令b，同时，第二处理单元2220对控制信号A、控制信号B以及控制信号C进行判断，第二处理单元2220对控制信号A、控制信号B以及控制信号C进行判断，然后根据判断结果，第二处理单元2220可以根据控制信号A、控制信号B以及控制信号C生成控制指令c，此时，若第二处理单元2220无故障，那么第二处理单元2220可以对控制信号A、控制信号B以及控制信号C做出相同的判断结果，并根据控制信号A、控制信号B以及控制信号C生成控制指令c，此时的控制指令c与控制指令b相同。

例如，第一处理单元2210接收到第二处理单元2220生成的控制指令c，第一处理单元2210将控制指令c与第一处理单元2210生成的控制指令b进行比对，若控制指令b与控制指令c比对一致，这说明第一处理单元2210与第二处理单元2220的工作无故障出现，第二处理单元2220可以接收到第一处理单元2210生成的控制指令b，第二处理单元2220将控制指令b与第二处理单元2220生成的控制指令c进行比对，若控制指令b与控制指令c比对一致，这说明第一处理单元2210与第二处理单元2220的工作无故障出现。

可以理解地，可以只需第一处理单元2210接收第二处理单元2220生成的控制指令c，并将控制指令c与控制指令b进行比对，若比对一致，这可以说明第一处理单元2210以及第二处理单元2220的工作无故障出现，也可以只需第二处理单元2220接收第一处理单元2210生成的控制指令b，并将控制指令c与控制指令b进行比对，若比对一致，这可以说明第一处理单元2210以及第二处理单元2220的工作无故障出现，此外，也可以是第一处理单元2210和第二处理单元2220同时接收另外一方发送的控制指令，并将对方发送的控制指令与本身生成的控制指令进行比对，双方的比对都无误时，则可以说明第一处理单元2210以及第二处理单元2220的工作都为准确的。

例如，只第一处理单元2210接收第二处理单元2220生成的控制指令c，并将控制指令c与控制指令b进行比对，若比对一致，则可以说明第一处理单元2210以及第二处理单元2220的工作无故障出现，若比对不一致，则说明第一处理单元2210和第二处理单元2220中至少一个出现了故障。若只第二处理单元2220接收第一处理单元2210生成的控制指令b，并将控制指令c与控制指令b进行比对，若比对一致，则可以说明第一处理单元2210以及第二处理单元2220的工作无故障出现，若比对不一致，则说明第一处理单元2210和第二处理单元2220中至少一个出现了故障。若第一处理单元2210和第二处理单元2220同时接收另外一方发送的控制指令，也就是说，第一处理单元2210接收第二处理单元2220生成的控制指令c，同时第二处理单元2220接收第一处理单元2210生成的控制指令b，接着第一处理单元2210对接收到的控制指令c及第一处理单元2210生成的控制指令b进行比对，同时第二处理单元2220对接收到的控制指令b及第二处理单元2220生成的控制指令c进行比对，若第一处理单元2210比对结果为两者一致，且第二处理单元2220比对结果为两者一致，则可以说明第一处理单元2210以及第二处理单元2220的工作无故障出现，若第一处理单元2210比对结果为两者一致，但是第二处理单元2220比对结果为两者不一致，则可以说明第一处理单元2210以及第二处理单元2220的工作有故障出现。

在上述实现过程中，处理单元220包括第一处理单元2210和第二处理单元2220，第一处理单元2210可以对多个控制信号进行判断并生成控制指令，第二处理单元2220可以对相同的多个控制信号进行判断并生成与第一处理单元2210生成的相同的控制指令，处理单元220对第一处理单元2210生成的控制指令和第二处理单元2220生成的控制指令进行判断，若判断不一致，则说明处理单元220中有故障点存在，处理单元220可以进行个张店检查，从而可以保证主控板模块200工作的准确性，进而提高基于二乘二取二的逻辑控制设备10的可靠性。

请参看图4，图4为本申请实施例提供的另一种处理单元220的结构框图，所述第一处理单元2210包括第一微处理器2211和第二微处理器2212，所述第二处理单元2220包括第三微处理器2221和第四微处理器2222；所述第一微处理器2211与所述时钟单元210连接，所述第一微处理器2211还与所述信号收发单元230连接；所述第二微处理器2212与所述时钟单元210连接，所述第二微处理器2212还与所述信号收发单元230连接；所述第三微处理器2221与所述时钟单元210连接，所述第三微处理器2221还与所述信号收发单元230连接；所述第四微处理器2222与所述时钟单元210连接，所述第四微处理器2222还与所述信号收发单元230连接。

可以理解地，第一微处理器2211、第二微处理器2212、第三微处理器2221和第四微处理器2222可以从信号收发单元230处接收到多个控制信号，第一微处理器2211、第二微处理器2212、第三微处理器2221和第四微处理器2222对多个控制信号进行相同的处理，第一微处理器2211的处理结果与第二微处理器2212的处理结果可以通过第一微处理器2211和第二微处理器2212之间的通信进行通信和比对，例如，第一微处理器2211接收到第二微处理器2212的处理结果A2，第一微处理器2211将自己的处理结果A1与处理结果A2进行比对，比对一致，也就是说处理结果A1与处理结果A2相同，则说明第一微处理器2211和第二微处理器2212的工作无故障且处理结果为准确的，第三微处理器2221和第四微处理器2222的工作原理与第一微处理器2211和第二微处理器2212的工作原理相同，此处不作赘述，此外，可以理解的，第二微处理器2212可以接收第一微处理器2211的处理结果A1，也可以是第一微处理器2211接收到第二微处理器2212的处理结果A2的同时，第二微处理器2212接收第一微处理器2211的处理结果A1。

此外，第一微处理器2211、第二微处理器2212、第三微处理器2221和第四微处理器2222对多个控制信号进行相同的处理后输出处理结果可以有一定的容错性，如，经过比对发现，第一微处理器2211的处理结果为B1，第二微处理器2212、第三微处理器2221和第四微处理器2222的处理结果相同都为B2，那么经过比对，处理单元220可以将第二微处理器2212、第三微处理器2221和第四微处理器2222的处理结果B2作为最终的输出，而出现错误的处理结果B1被舍弃掉，不作为输出，从而使基于二乘二取二的逻辑控制设备10具有一定的容错性。

在上述实现过程中，第一处理单元2210包括第一微处理器2211和第二微处理器2212，第二处理单元2220包括第三微处理器2221和第四微处理器2222，每一个微处理器都与信号收发单元230以及时钟单元210连接，保证每个微处理器接收到的控制信号是相同的，若处理单元220没有出现故障，则每个微处理器根据控制信号以及时钟信号生成的控制指令是一致的，若一个微处理器出现故障，则可以用其他正常的微处理器生成的控制指令作为处理单元220生成的控制指令，因此可以保证处理单元220具有一定的容错性，从而保证了基于二乘二取二的逻辑控制设备10的安全性，进而保证地铁的安全行驶。

请参看图5，图5为本申请实施例提供的另一种主控板模块200的结构框图，主控板模块200中还包括第一看门狗电路241、第二看门狗电路242、第三看门狗电路243、第四看门狗电路244、第一时钟电路2110、第二时钟电路2120、第三时钟电路2130、第四时钟电路2140、第一信号收发电路231、第二信号收发电路232、第三信号收发电路233以及第四信号收发电路234，第一看门狗电路241与第一微处理器2211连接，第一微处理器2211还分别与第一时钟电路2110以及第一信号收发电路231连接，同样地，第二看门狗电路242与第二微处理器2212连接，第二微处理器2212还分别与第二时钟电路2120以及第二信号收发电路232连接，第三看门狗电路243与第三微处理器2221连接，第三微处理器2221还分别与第三时钟电路2130以及第三信号收发电路233连接，第四看门狗电路244与第四微处理器2222连接，第四微处理器2222还分别与第四时钟电路2140以及第四信号收发电路234连接，这样的连接方式可以保证每一个微处理器都能够进行与其他微处理器互相不影响的独立工作，从而保证了主控板模块200对控制信号处理的准确性。

可以理解地，主控板模块200的结构对于其处理工作具有一定的容错性，可以参见上述处理单元220的具体实施例部分，此处不作赘述。

请参看图6，图6为本申请实施例提供的一种输入输出模块300的结构框图，所述输入输出模块300包括输入单元310、输入输出处理单元320、输出单元330和通讯单元340，所述输入单元310与所述输入输出处理单元320连接，所述输入输出处理单元320与所述输出单元330连接，所述输入输出处理单元320通过所述通讯单元340与所述主控板模块200连接；所述输入单元310，用于获取控制所述目标设备进行操作的多个所述控制信号，并将多个所述控制信号发送至所述输入输出处理单元320；所述输入输出处理单元320，用于判断多个所述控制信号是否有误，并将判断无误的多个所述控制信号通过所述通讯单元340发送至所述主控板模块200；所述输入输出处理单元320，还用于接收所述主控板模块200通过所述通讯单元340发送的所述控制指令，并判断所述控制指令是否无误，并将判断无误的所述控制指令发送至所述输出单元330；所述输出单元330，用于接收所述输入输出处理单元320发送的判断无误的所述控制指令，并将所述控制指令发送至所述目标设备，以控制所述目标设备执行所述控制指令对应的操作。

其中，输入输出处理单元320用于对输入单元310输入的控制信号进行简单的判断，如输入单元310输入的控制信号为控制信号A、控制信号B以及控制信号C，则输入输出处理单元320对控制信号A、控制信号B以及控制信号C分别进行判断，判断控制信号A是否有误、判断控制信号B是否有误以及判断控制信号C是否有误，判断无误的控制信号可以被输入输出处理单元320通过通讯单元340发送至主控板模块200，判断有误的控制信号则不会被输入至主控板模块200。

此外，输入输出处理单元320还用于对通过通讯单元340从主控板模块200发送来的控制指令进行判断，如，输入输出处理单元320接收到的控制指令为控制指令a、控制指令b以及控制指令c，输入输出处理单元320对控制指令a、控制指令b以及控制指令c分别进行判断，判断控制指令a是否有误、判断控制指令b是否有误以及判断控制指令c是否有误，判断无误的控制指令可以被输入输出处理单元320通过输出单元330发送至目标设备，判断有误的控制信号则不会被输入至目标设备。

在上述实现过程中，输入单元310用于获取控制目标设备的多个控制信号，然后输入输出处理单元320判断通过输入单元310获取的控制信号是否无误，若无误，则可以将控制信号发送至主控板模块200，以使主控板模块200准确的生成控制指令，输入输出处理单元320还可以判断主控板模块200生成的控制指令是否无误，并将判断为无误的控制指令通过输出单元330发送至目标设备，以保证目标设备可以根据无误的控制指令执行正确的操作，从而可以保证地铁的安全行驶。

请参看图7，图7为本申请实施例提供的另一种输入输出模块300的结构框图，所述输入单元310包括第一输入电路311、第二输入电路312、第三输入电路313、第四输入电路314、第一输入输出处理器321、第二输入输出处理器322、第三输入输出处理器323、第四输入输出处理器324、第一通讯电路341、第二通讯电路342、第三通讯电路343、第四通讯电路344、第一输出电路331、第二输出电路332、第三输出电路333和第四输出电路334；所述第一输入电路311与所述第一输入输出处理器321连接，所述第一输入输出处理器321与所述第一输出电路331连接，所述第一输入输出处理器321还与所述第一通讯电路341连接；所述第二输入电路312与所述第二输入输出处理器322连接，所述第二输入输出处理器322与所述第二输出电路332连接，所述第二输入输出处理器322还与所述第二通讯电路342连接；所述第三输入电路313与所述第三输入输出处理器323连接，所述第三输入输出处理器323与所述第三输出电路333连接，所述第三输入输出处理器323还与所述第三通讯电路343连接；所述第四输入电路314与所述第四输入输出处理器324连接，所述第四输入输出处理器324与所述第四输出电路334连接，所述第四输入输出处理器324还与所述第四通讯电路344连接。

例如，通过第一输入电路311向第一输入输出处理器321输入控制信号A，通过第二输入电路312向第二输入输出处理器322输入控制信号A，第一输入输出处理器321可以接收到第二输入输出处理器322的控制信号A，因此，第一输入输出处理器321可以将第一输入输出处理器321从第一输入电路311接收的控制信号A以及从第二输入输出处理器322接收的控制信号A进行比对，如，若通过第一输入电路311向第一输入输出处理器321输入控制信号A的内容为123456，通过第二输入电路312向第二输入输出处理器322输入控制信号A内容为124567，此时，第一输入输出处理器321可以判断从第一输入电路311输入的控制信号A以及第二输入输出处理器322的控制信号A为错误的，也就是说，输入单元310可以判断输入的控制信号A为有误的，若通过第一输入电路311向第一输入输出处理器321输入控制信号A的内容为123456，通过第二输入电路312向第二输入输出处理器322输入控制信号A内容为123456，此时，第一输入输出处理器321可以判断从第一输入电路311输入的控制信号A以及第二输入输出处理器322的控制信号A为无误的，也就是说，输入单元310可以判断输入的控制信号A为无误的。

输入输出模块300的结构可以保证每一路输入信号以及输出信号都能够进行与其他路输入信号以及输出信号互相不影响的独立工作，从而保证了输入输出模块300对能够准确的对控制信号或者控制指令进行输入输出处理。

请参看图8，图8为本申请实施例提供的一种输出单元330的结构框图，所述输出单元330还包括第一反馈电路335和第二反馈电路336，所述第一反馈电路335的一端与所述第一输出电路331和所述第二输出电路332连接，所述第一反馈电路335的另一端与所述第一输入输出处理器321和所述第二输入输出处理器322连接，所述第二反馈电路336的一端与所述第三输出电路333和所述第四输出电路334连接，所述第二反馈电路336的另一端与所述第三输入输出处理器323和所述第四输入输出处理器324连接；所述第一反馈电路335，用于在所述第一输出电路331输出的所述控制指令和所述第二输出电路332输出的所述控制指令比对不一致时，根据所述第一输出电路331输出的所述控制指令和所述第二输出电路332输出的所述控制指令向所述第一输入输出处理器321和所述第二输入输出处理器322发送反馈信号；所述第二反馈电路336用于在所述第三输出电路333输出的所述控制指令和所述第四输出电路334输出的所述控制指令的比对不一致时，根据所述第三输出电路333输出的所述控制指令和所述第四输出电路334输出的所述控制指令向所述第三输入输出处理器323和所述第四输入输出处理器324发送反馈信号。

例如，若第一输出电路331输出的为控制指令a，第二输出电路332输出的为控制指令a，则第一反馈电路335不需向第一输入输出处理器321以及第二输入输出处理器322发送反馈信息，若第三输出电路333输出的为控制指令a，第四输出电路334输出的为控制指令b，则第二反馈电路336需要向第三输入输出处理器323以及第四输入输出处理器324发送反馈信息，以使第三输入输出处理器323以及第四输入输出处理器324可以根据反馈信息检测故障点的出现点，或者以使第三输入输出处理器323以及第四输入输出处理器324可以根据反馈信息对输出的控制指令进行纠错处理。

在上述实现过程中，输出单元330还包括有第一反馈电路335和第二反馈电路336，第一反馈电路335在第一输出电路331和第二输出电路332输出的控制指令不一致时，可以根据第一输出电路331输出的控制指令和第二输出电路332输出的控制指令生成反馈信号，并将反馈信号发送至第一输入输出处理器321，以保证输出单元330可以输出准确的控制指令，从而可以保证基于二乘二取二的逻辑控制设备10的准确性，进而保证地铁的安全行驶。

请参看图9，图9为本申请实施例提供的一种电源板模块100的结构框图，所述电源板模块100包括抗干扰防护单元110和电源转换单元120，所述抗干扰防护单元110一端与电源20连接，所述电源转换单元120与所述抗干扰防护单元110连接；所述抗干扰防护单元110，用于对电源20的第一电源进行抗干扰处理，并将处理后的第一电源送至所述电源转换单元120和所述输入输出模块300；所述电源转换单元120，用于将所述第一电源转换为第二电源，并将所述第二电源送至所述抗干扰防护单元110进行抗干扰处理后发送至所述主控板模块200。

电源20经过抗干扰防护单元110的抗干扰处理，得到稳定的第一电源，并将第一电源发送至输入输出模块300，第一电源还可以经过电源转换单元120的处理转换为第二电源，第二电源需经过抗干扰防护单元110进行抗干扰处理后以得到稳定的第二电源，稳定的第二电源被发送至主控板模块200，从而可以保证输入输出模块300以及主控板模块200在稳定的工作电源支持下进行稳定的工作，进而保证基于二乘二取二的逻辑控制设备10工作的准确性。

在上述实现过程中，电源模块中的抗干扰防护单元110可以对地铁上的电源20进行抗干扰处理，以使电源模块可以为主控板模块200以及输入输出模块300提供稳定的工作电源，从而保证基于二乘二取二的逻辑控制设备10稳定的工作状态，进而保证地铁的安全行驶。

请参看图10，图10为本申请实施例提供的另一种电源板模块100的结构框图，电源20经过第一浪涌保护器1110以及第一电磁兼容连接器1130的处理后，可以得到稳定的第一电源，稳定的第一电源可以保证输入输出模块300处于稳定的工作状态，稳定的第一电源经过第一电源转换单元1210后被转换为第二电源，第二电源再经过第二电磁兼容连接器1140的处理后，可以得到稳定的第二电源，稳定的第二电源可以保证主控板模块200处于稳定的工作状态。此外，若电源板模块100中的出现一个故障点，则电源板模块100可以切换为无故障的部分继续为主控板模块200以及输入输出模块300提供稳定的工作电源，例如，第一电磁兼容连接器1130出现故障，则电源板模块100就自动切换为电源20至第三电磁兼容连接器1150、第二电源转换单元1220、第四电磁兼容连接器1160以实现为主控板模块200以及输入输出模块300提供稳定的工作电源。

可以理解的，本申请中还设置有强制转换开关，如上述例子，电源板模块100自动切换工作线路后，电源20至第二浪涌保护器1120、第三电磁兼容连接器1150、第二电源转换单元1220、第四电磁兼容连接器1160的工作线路也出现了问题，并且其中第三电磁兼容连接器1150以及第二电源转换单元1220都出现了严重的故障，则可以通过强制转换开关将工作线路转换为电源20至第一电磁兼容连接器1130、第一电源转换单元1210、第二电磁兼容连接器1140的工作线路，从而保证主控板模块200以及输入输出模块300进行相对稳定的工作。

请参看图11，图11为本申请实施例提供的一种基于二乘二取二的逻辑控制系统的结构框图，本申请实施例提供了一种基于二乘二取二的逻辑控制系统，所述基于二乘二取二的逻辑控制系统包括列车控制管理系统以及多个上述基于二乘二取二的逻辑控制设备10，所述多个基于二乘二取二的逻辑控制设备10包括多个司机室基于二乘二取二的逻辑控制设备和多个乘客室基于二乘二取二的逻辑控制设备，多个所述司机室基于二乘二取二的逻辑控制设备之间相互连接，多个所述司机室基于二乘二取二的逻辑控制设备还与所述列车控制管理系统连接，多个所述司机室基于二乘二取二的逻辑控制设备和多个所述乘客室基于二乘二取二的逻辑控制设备之间相互连接。

列车控制管理系统可以与司机室基于二乘二取二的逻辑控制设备通过多功能车辆总线进行通信，例如，司机室基于二乘二取二的逻辑控制设备可以向列车控制管理系统发送列车行驶的状态信息，从而保证列车在运行时的正常通信，进而保证列车的正常运行，司机室基于二乘二取二的逻辑控制设备与乘客室基于二乘二取二的逻辑控制设备之间可以通过以太网进行连接，从而可以从互联网对安全软件进行下载和更新操作，司机室基于二乘二取二的逻辑控制设备与乘客室基于二乘二取二的逻辑控制设备之间还可以通过控制器局域网络进行连接，保证控制信号以及控制指令的传送，例如，司机室的司机通过某些操作产生的控制信号或者司机室某些设备发送的控制信号，被司机室基于二乘二取二的逻辑控制设备获取，司机室基于二乘二取二的逻辑控制设备对控制信号进行处理后得到控制指令1，司机室基于二乘二取二的逻辑控制设备通过控制器局域网络将控制指令1发送至乘客室的乘客室基于二乘二取二的逻辑控制设备，乘客室基于二乘二取二的逻辑控制设备将控制指令1输入后进行处理输出控制指令2，并将控制指令2发送至相应的位置，如，可以将控制指令2发送至车门开关处，以使车门开关可以根据控制指令2进行开门或者关门操作。

在上述实现过程中，基于二乘二取二的逻辑控制系统中的列车控制管理系统可以与司机室基于二乘二取二的逻辑控制设备之间进行通讯，以保证地铁在行驶过程中信息的传递，司机室基于二乘二取二的逻辑控制设备与乘客室基于二乘二取二的逻辑控制设备之间相互连接，可以进行相互通信，以保证基于二乘二取二的逻辑控制系统的安全运行，从而保证地铁的安全行驶。

综上所述，本申请提供一种基于二乘二取二的基于二乘二取二的逻辑控制设备及系统，先通过输入输出模块300对接收到的多个控制信号进行判断，在判断无误后在输入至主控板模块200，然后通过主控板模块200对接收的控制信号进行判断，先对多个控制信号进行判断，当多个控制信号中的至少一个控制信号满足预设条件时，主控板模块200可以根据多个控制信号中的至少一个控制信号准确地生成对应的控制指令，输入输出模块300再将控制指令输出至目标设备，以控制目标设备执行与控制信号对应的操作，由此，在下发控制信号时，可以通过多个模块对该控制信号进行判断，在保证无误后生成对应的控制指令，以保证控制指令的准确性，进而可以保证列车的安全行驶。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (5)

1.一种基于二乘二取二的逻辑控制设备，其特征在于，所述基于二乘二取二的逻辑控制设备包括电源板模块、主控板模块和输入输出模块，所述输入输出模块与所述主控板模块连接，所述输入输出模块与所述电源板模块连接，所述主控板模块与所述电源板模块连接；

所述输入输出模块，用于获取控制目标设备进行操作的多个控制信号，判断所述控制信号是否有误，并将判断无误的所述控制信号输出至所述主控板模块；

所述主控板模块，用于接收所述无误的控制信号，在所述无误的控制信号中的至少一个控制信号满足预设条件时，根据所述至少一个控制信号生成对应的控制指令；

所述输入输出模块，还用于将所述控制指令输出至所述目标设备，以控制所述目标设备执行所述控制指令对应的操作；

其中，所述输入输出模块包括：第一输入电路、第二输入电路、第三输入电路、第四输入电路、第一输入输出处理器、第二输入输出处理器、第三输入输出处理器、第四输入输出处理器、第一通讯电路、第二通讯电路、第三通讯电路、第四通讯电路、第一输出电路、第二输出电路、第三输出电路和第四输出电路；所述第一输入电路与所述第一输入输出处理器连接，所述第一输入输出处理器与所述第一输出电路连接，所述第一输入输出处理器还与所述第一通讯电路连接；所述第二输入电路与所述第二输入输出处理器连接，所述第二输入输出处理器与所述第二输出电路连接，所述第二输入输出处理器还与所述第二通讯电路连接；所述第三输入电路与所述第三输入输出处理器连接，所述第三输入输出处理器与所述第三输出电路连接，所述第三输入输出处理器还与所述第三通讯电路连接；所述第四输入电路与所述第四输入输出处理器连接，所述第四输入输出处理器与所述第四输出电路连接，所述第四输入输出处理器还与所述第四通讯电路连接；

所述第一输入电路、第二输入电路、第三输入电路和第四输入电路用于分别获取所述多个控制信号，并发送给相连的一个输入输出处理器，所述第一输入输出处理器、第二输入输出处理器、第三输入输出处理器和第四输入输出处理器分别用于独立地判断获得的每一控制信号是否无误；第一输入输出处理器或第二输入输出处理器用于通过彼此间的通信获得对方的判断结果，并将对方的判断结果与自身的判断结果进行对比，以输出无误的控制信号；第三输入输出处理器或第四输入输出处理器用于通过彼此间的通信获得对方的判断结果，并将对方的判断结果与自身的判断结果进行对比，以输出无误的控制信号；

所述第一输入输出处理器、第二输入输出处理器、第三输入输出处理器和第四输入输出处理器用于将无误的控制信号通过相连的一个通讯电路发送至所述主控板模块；

所述输入输出模块还包括：第一反馈电路和第二反馈电路，所述第一反馈电路的一端与所述第一输出电路和所述第二输出电路连接，所述第一反馈电路的另一端与所述第一输入输出处理器和所述第二输入输出处理器连接，所述第二反馈电路的一端与所述第三输出电路和所述第四输出电路连接，所述第二反馈电路的另一端与所述第三输入输出处理器和所述第四输入输出处理器连接；所述第一反馈电路，用于在所述第一输出电路输出的所述控制指令和所述第二输出电路输出的所述控制指令比对不一致时，根据所述第一输出电路输出的所述控制指令和所述第二输出电路输出的所述控制指令向所述第一输入输出处理器和所述第二输入输出处理器发送反馈信号；所述第二反馈电路用于在所述第三输出电路输出的所述控制指令和所述第四输出电路输出的所述控制指令的比对不一致时，根据所述第三输出电路输出的所述控制指令和所述第四输出电路输出的所述控制指令向所述第三输入输出处理器和所述第四输入输出处理器发送反馈信号；所述反馈信号用于使第一输入输出处理器以及第二输入输出处理器，或者第三输入输出处理器以及第四输入输出处理器，根据所述反馈信号检测故障点的出现点或者根据所述反馈信号对输出的控制指令进行纠错处理；

所述主控板模块包括处理单元、时钟单元和信号收发单元，所述时钟单元与所述处理单元连接，所述处理单元与所述信号收发单元连接；

所述时钟单元用于为所述处理单元提供时钟信号；

所述信号收发单元用于接收所述输入输出模块发送的多个所述控制信号，并将多个所述控制信号发送至所述处理单元；

所述处理单元用于接收所述时钟信号以及多个所述控制信号，并根据所述时钟信号判断多个所述控制信号中的所述至少一个控制信号是否满足预设条件，若满足，则根据所述至少一个控制信号生成对应的所述控制指令；

所述信号收发单元还用于接收所述控制指令，并发送所述控制指令至所述输入输出模块；

所述处理单元包括第一处理单元和第二处理单元，所述第一处理单元包括第一微处理器和第二微处理器，所述第二处理单元包括第三微处理器和第四微处理器；所述第一微处理器与所述时钟单元连接，所述第一微处理器还与所述信号收发单元连接；所述第二微处理器与所述时钟单元连接，所述第二微处理器还与所述信号收发单元连接；所述第三微处理器与所述时钟单元连接，所述第三微处理器还与所述信号收发单元连接；所述第四微处理器与所述时钟单元连接，所述第四微处理器还与所述信号收发单元连接；

所述第一微处理器、所述第二微处理器、所述第三微处理器和所述第四微处理器用于从信号收发单元处接收多个所述控制信号，且所述第一微处理器、所述第二微处理器、所述第三微处理器和所述第四微处理器对多个所述控制信号进行相同的处理，各自获得一个处理结果；

所述第一微处理器和所述第二微处理器用于通过彼此间的通信获得对方的处理结果，并将对方的处理结果与自身的处理结果进行对比；

所述第三微处理器和所述第四微处理器用于通过彼此间的通信获得对方的处理结果，并将对方的处理结果与自身的处理结果进行对比。

2.根据权利要求1所述的基于二乘二取二的逻辑控制设备，其特征在于，所述主控板模块和所述输入输出模块为二乘二取二结构。

3.根据权利要求1所述的基于二乘二取二的逻辑控制设备，其特征在于，所述第一处理单元与所述第二处理单元连接；

所述第一处理单元，用于接收所述第二处理单元生成的所述控制指令，并比对所述第二处理单元生成的所述控制指令与所述第一处理单元生成的所述控制指令是否一致，若比对不一致，则所述第一处理单元对所述第一处理单元进行故障点检测；

所述第二处理单元，用于接收所述第一处理单元生成的所述控制指令，并比对所述第一处理单元生成的所述控制指令与所述第二处理单元生成的所述控制指令是否一致，若比对不一致，则所述第二处理单元对所述第二处理单元进行故障点检测。

4.根据权利要求2所述的基于二乘二取二的逻辑控制设备，其特征在于，所述电源板模块包括抗干扰防护单元和电源转换单元，所述抗干扰防护单元一端与电源连接，所述电源转换单元与所述抗干扰防护单元连接；

所述抗干扰防护单元，用于对电源的第一电源进行抗干扰处理，并将处理后的第一电源送至所述电源转换单元和所述输入输出模块；

所述电源转换单元，用于将所述第一电源转换为第二电源，并将所述第二电源送至所述抗干扰防护单元进行抗干扰处理后发送至所述主控板模块。

5.一种基于二乘二取二的逻辑控制系统，其特征在于，所述基于二乘二取二的逻辑控制系统包括列车控制管理系统以及多个权利要求1-4任意一项所述的基于二乘二取二的逻辑控制设备，所述多个基于二乘二取二的逻辑控制设备包括多个司机室基于二乘二取二的逻辑控制设备和多个乘客室基于二乘二取二的逻辑控制设备，多个所述司机室基于二乘二取二的逻辑控制设备之间相互连接，多个所述司机室基于二乘二取二的逻辑控制设备还与所述列车控制管理系统连接，多个所述司机室基于二乘二取二的逻辑控制设备和多个所述乘客室基于二乘二取二的逻辑控制设备之间相互连接。

Images