CN110233948A

CN110233948A - 扫描设备、图像形成装置、扫描方法及存储介质

Info

Publication number: CN110233948A
Application number: CN201910634273.4A
Authority: CN
Inventors: 余成柱; 张军
Original assignee: Zhuhai Pantum Electronics Co Ltd
Current assignee: Zhuhai Pantum Electronics Co Ltd
Priority date: 2019-07-15
Filing date: 2019-07-15
Publication date: 2019-09-13
Anticipated expiration: 2039-07-15

Abstract

本发明涉及一种扫描设备、图像形成装置、扫描方法及存储介质，该扫描设备包括：两个图像读取器，分别被配置为读取待扫描文件并输出与待扫描文件对应的图像数据；数据处理器，与图像读取器通过第一信号传输线连接，数据处理器被配置为通过第一信号传输线获取图像数据并缓存至其内部的缓存单元中；及成像控制器，被配置为通过第二信号传输线读取缓存单元的图像数据，其中，第二信号传输线对应的线的数量小于第一信号传输线对应的线的数量。该扫描设备的成像控制器接收扫描数据的端口数量能够匹配所配置的扫描单元的输出接口的数量。

Description

扫描设备、图像形成装置、扫描方法及存储介质

技术领域

本发明涉及图像形成技术领域，具体涉及一种扫描设备、图像形成装置、扫描方法及存储介质。

背景技术

目前，为了提高读取文件的生产率和改进安静性等，现有技术中采用了具有双面扫描功能的扫描设备。

请参阅图1，其为现有技术中用于双面扫描的图像形成装置的结构示意图，如图1所示，现有技术中的图像形成装置的扫描设备为了支持双面功能对应设置了配套的硬件模块，例如ADF(Automatic Document Feeder，自动进纸器)扫描单元110、FB(Flat Panel，平板)扫描单元120及端口等，但是由于现有的SoC(System on Chip，片上系统)用于接收扫描数据的端口数量不能完全匹配所配置的扫描单元输出端口的数量，而增加SoC的端口数量会对SoC的硬件设计及芯片面积提出了更高的要求，甚至可能对SoC的其他模块造成影响，因此，不利于扫描技术的发展。

发明内容

本发明实施例提供一种扫描设备、图像形成装置、扫描方法及存储介质，能够解决现有技术中成像控制器接收扫描数据的端口数量不能完全匹配所配置的扫描单元的输出接口的数量的问题。

第一方面，本发明实施例提供了一种扫描设备，包括：

两个图像读取器，分别被配置为读取待扫描文件并输出与所述待扫描文件对应的图像数据；

数据处理器，与所述图像读取器通过第一信号传输线连接，所述数据处理器被配置为通过所述第一信号传输线获取所述图像数据并缓存至其内部的缓存单元中；及

成像控制器，被配置为通过第二信号传输线读取所述缓存单元的图像数据，其中，所述第二信号传输线对应的线的数量小于所述第一信号传输线对应的线的数量。

可选地，所述数据处理器为可编程逻辑器件，所述可编程逻辑器件具体被配置为通过所述第一信号传输线获取所述图像数据并对每个所述图像数据进行重映射处理，以获得第二图像数据，并将所述第二图像数据缓存至所述缓存单元中。

可选地，所述图像读取器包括：

传感器，被配置为读取所述待扫描文件并输出与所述待扫描文件对应的图像数据，其中，所述图像数据包括至少一个第一图像数据；及

第一低电压差分信号发送器，与所述传感器连接，被配置为接收所述至少一个第一图像数据并在每个第一周期内通过所述第一信号传输线以差分传输的方式输出一个所述第一图像数据，其中，每个第一图像数据对应一个像素点数据。

可选地，所述可编程逻辑器件还包括第一低电压差分信号接收器及第二低电压差分信号发送器，所述成像控制器包括第二低电压差分信号接收器；

所述第一低电压差分信号接收器通过所述第一信号传输线与所述第一低电压差分信号发送器连接，所述可编程逻辑器件通过所述第一低电压差分信号接收器接收所述第一图像数据；

所述第二低电压差分信号发送器与所述缓存单元连接以及通过所述第二信号传输线与所述第二低电压差分信号接收器连接，所述第二低电压差分信号发送器被配置为通过所述第二信号传输线以差分传输的方式输出所述缓存单元内缓存的第二图像数据至所述成像控制器，所述成像控制器通过所述第二低电压差分信号接收器接收所述第二图像数据。

可选地，所述可编程逻辑器件具体被配置为在每个所述第一周期内通过所述第一低电压差分信号接收器接收一次所述第一图像数据并按照其对所述第一图像数据的接收顺序对所述第一图像数据进行第一重映射处理及量化压缩处理，以依次获得具有第一预设格式及第一预设位数的所述第二图像数据，并将所述第二图像数据缓存至所述缓存单元中，其中，所述第二图像数据与所述第一图像数据为一一对应关系。

可选地，所述缓存单元数量为两个，两个缓存单元被构建为乒乓Buffer结构；

所述可编程逻辑器件具体被配置为在每个所述第一周期内通过所述第一低电压差分信号接收器接收一次所述第一图像数据并按照其对所述第一图像数据的接收顺序对所述第一图像数据进行第二重映射处理，以依次获得具有第二预设格式及第二预设位数的所述第二图像数据，并将生成的所述第二图像数据缓存至两个缓存单元中的其中一个缓存单元内，每三个第二图像数据对应两个第一图像数据。

第二方面，本发明实施例提供了一种图像形成装置，包括上述任一项所述的扫描设备，以及与所述扫描设备连接的成像设备。

第三方面，本发明实施例提供了一种扫描方法，包括：

两个图像读取器分别读取待扫描文件并输出与所述待扫描文件对应的图像数据；

数据处理器通过第一信号传输线获取所述图像数据并缓存至其内部的缓存单元中；

成像控制器通过第二信号传输线读取所述缓存单元的图像数据，其中，所述第二信号传输线对应的线的数量小于所述第一信号传输线对应的线的数量。

第四方面，本发明实施例提供了一种存储介质，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备执行上述方法。

第五方面，本发明实施例提供了一种扫描设备，包括存储器和处理器，所述存储器用于存储包括程序指令的信息，所述处理器用于控制程序指令的执行，所述程序指令被处理器加载并执行时实现上述方法的步骤。

可以理解，本发明通过在图像读取器与成像控制器之间设置数据处理器，通过数据处理器完成扫描数据的转换处理，使得成像控制器接收扫描数据的端口数量能够匹配所配置的数据处理器输出接口的数量，解决了现有技术中成像控制器接收扫描数据的端口数量不能完全匹配所配置的扫描单元的输出接口的数量的问题，并且充分利用了成像控制器的现有第二信号传输线对应端口的资源，同时数据处理器不需要额外配置存储器，减少了开发生产成本，有利于扫描技术的进一步发展。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1为现有技术中图像形成装置的结构示意图；

图2为现有技术的图像形成装置中的扫描设备的剖视图；

图3为本发明一实施例提供的扫描设备的示意性框图；

图4为图3中的扫描设备进一步的示意性框图；

图5为本发明又一实施例提供的扫描设备的示意性框图；

图6为本发明又一实施例提供的扫描设备的示意性框图；

图7为本发明实施例提供的图像读取器输出的图像数据的信号时序图；

图8为本发明又一实施例提供的扫描设备的示意性框图；

图9为图8中提供的扫描设备中的成像控制器对第二图像数据进行处理的过程示意图；

图10为本发明实施例提供的图像形成装置的示意性框图；

图11为本发明实施例提供的扫描方法的流程图；

图12为本发明又一实施例提供的扫描设备的示意性框图。

具体实施例

为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其它含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

请参阅附图1～2，现有技术提供了一种图像形成装置，图像形成装置包括扫描设备及位于所述扫描设备下方的成像设备，其中，扫描设备包括但不限于ADF(AutomaticDocument Feeder，自动进纸器)扫描单元110和FB(FlatBed，平板)扫描单元120，成像设备包括但不限于包括成像单元(例如显影盒)、定影单元、纸张搬动单元以及纸盒130。

进一步地，图像形成装置还包括触摸屏140，用户可以在上面点击或按压扫描或者复印图标以进行扫描或者复印操作，也可以通过该触摸屏设置图像形成装置的成像参数(例如扫描的分辨率、纸盒130内纸张的尺寸等)。

进一步地，ADF扫描单元110包括进纸口112、两个纸幅调整片111及搓纸轮113，通过调整两个纸幅调整片111之间的距离，可以调整允许放入进纸口112内纸张的尺寸，例如如果需要扫描或复印的纸张是A4，那么就把两个纸幅调整片111之间的距离调整成对应为A4的尺寸，扫描命令发送后，马达会带动搓纸轮113，搓纸轮113按张将需要扫描的纸张送入到ADF扫描单元110中的纸路通道，纸张就会被纸路上的两个传递辊轮(114，115)传送到第一传感器116或者第二传感器121的位置，第一传感器116获取到纸张上的图像，然后将纸张沿着传递辊轮117继续移动，通过排纸辊118将纸张排除到纸盘中。

本发明实施例中，对第一传感器116和第二传感器121的型号不做特别限定。优选地，第一传感器116和第二传感器121可以设置为接触式图像传感器(Contact ImageSensor，CIS)；或者，第一传感器116和第二传感器121也可以部分或者全部设置为电荷耦合器件(Charge Coupled Device，CCD)。

进一步地，FB扫描单元120设置有文稿盖，文稿盖下方设置有玻璃文稿台122，玻璃文稿台122下方有可被马达带动的第二传感器121，把文稿盖打开之后，将要扫描或者复印的纸张放在玻璃文稿台122上，马达带动第二传感器从左往右移动，进而完成扫描。

双面扫描时，第一传感器116和第二传感器121全部点亮，纸张进入纸路后，第一传感器116和第二传感器121同时获取纸张的正反面数据，以实现双面扫描。

请参阅附图3，本发明实施例提供一种扫描设备，包括：

两个图像读取器1，分别被配置为读取待扫描文件并输出与待扫描文件对应的图像数据；

数据处理器2，与图像读取器1通过第一信号传输线连接，数据处理器2被配置为通过第一信号传输线获取图像数据并缓存至其内部的缓存单元21中；及

成像控制器3，被配置为通过第二信号传输线读取缓存单元21的图像数据，其中，第二信号传输线对应的线的数量小于第一信号传输线对应的线的数量。

本实施例中，上述提及“第一信号传输线”是指第一种信号传输协议对应的传输线，第一种信号传输协议对应类型包括但不限于下文中提及的“低电压差分信号(LowVoltage Differential Signaling，LVDS)”，第一信号传输线具体地形式包括但不限于“软排线”、“束线”。上述提及的“第二信号传输线”是指第二种信号传输协议对应的传输线，第二种信号传输协议对应类型可以是与第一种信号传输协议对应类型相同，也可以不同，本实施例优选的实施方式为相同，例如都是“低电压差分信号(Low Voltage DifferentialSignaling，LVDS)；而第二信号传输线具体地形式包括但不限于PCB板中的信号传输线(例如，微带线或带状线)。优选的方式中，采用相同的信号传输协议，所以数据处理器2无需经过复杂的信号转换，也无需额外配置存储器来协助数据处理器2完成信号协议转换；仅仅使用数据处理器2内部的缓存即可完成图像数据的调整和传输。

本实施例中，上述提及第一信号传输线对应的线的数量是指：数据处理器2为了接收图像读取器1输出的图像数据，而设置的图像数据端口(或通道)数量和时钟控制信号端口(或通道)数量。第二信号传输线对应的线的数量是指：成像控制器3为了接收数据处理器2输出的图像数据，而设置的图像数据端口(或通道)数量和时钟控制信号端口(或通道)数量。而且本实施例中，图像读取器1作为单独部件销售，已经提前预制需要通过第一数量(例如X)的端口来输出扫描图像数据，并且第一数量的端口需要用第一种信号传输协议将信号输出。而成像控制器3作为单独部件销售，也已经提前预制了第二数量(例如Y)的端口来接收扫描图像数据，并且第二数量的端口需要通过第二种信号传输协议接收信号；但是预制的第一数量X<第二数量Y。

可以理解，本发明通过在图像读取器1与成像控制器3之间设置数据处理器2，通过数据处理器2完成扫描数据的转换处理，使得成像控制器3接收扫描数据的端口数量能够匹配所配置的数据处理器2输出接口的数量，解决了现有技术中成像控制器3接收扫描数据的端口数量不能完全匹配所配置的扫描单元的输出接口的数量的问题，并且充分利用了成像控制器3的现有第二信号传输线对应端口的资源，同时数据处理器2不需要额外配置存储器，减少了开发生产成本，有利于扫描技术的进一步发展。

具体地，两个图像读取器1可以分别读取待扫描文件的正面图像数据及反面图像数据，也可以是两个图像读取器1均读取待扫描文件的正面图像数据或者两个图像读取器1均读取待扫描文件的反面图像数据，可以理解的是，本发明实施例所提供的扫描设备还可以用于单面扫描，此时，两个图像读取器1位于待扫描文件的同侧，此时，根据待扫描文件需要进行扫描的一面，两个图像读取器1输出的图像数据均为待扫描文件的正面图像数据，或者，两个图像读取器1输出的图像数据均为待扫描文件的反面图像数据。

具体地，本发明实施例中，待扫描文件可以包括但不限于：文档、证件、图像和照片中至少一个，本发明实施例对此不进行特别限定。

具体地，成像控制器3为SoC(System on Chip，片上系统)，SoC是一个微型的系统，由多个系统的部件组成，被配置为控制扫描设备的扫描图像的成像处理操作，例如对图像数据进行线性纠正、降噪、坏点去除、细节增强等处理，从而提高图像输出的质量，成像控制器3还用于执行数据收发、命令收发、打印画像的引擎控制相关的处理操作，例如通过接口单元(包括但不限于USB端口、有线网络端口、无线网络端口或者其他接口等)来收发数据、打印引擎不见控制命令、状态等。本实施例中，成像控制器3同时控制扫描设备的扫描操作和成像设备的成像操作，但是本实施不限于此，例如，可以为扫描设备和成像设备分别配置一个独立的成像控制器，这些都属于本实施例的保护范围。

在本实施方式中，数据处理器2的数量为两个，两个数据处理器2分别通过两组第一信号传输线与两个图像读取器1连接以及分别通过两组第二信号传输线与成像控制器3连接，两个数据处理器2分别处理两个图像读取器1输出的图像数据。在其它实施方式中，数据处理器2还可以为由两个或者多个数据处理器2集成在一起构成，当然，数据处理器2的设置还有其它实施方式，只要符合本发明的技术方案均在本发明的保护范围内。

具体地，在本实施例中，数据处理器2为可编程逻辑器件，具体为FPGA(Field-Programmable Gate Array，现场可编程门阵列)，在其它实施方式中，数据处理器2还可以为CPLD(Complex Programmable Logic Device，复杂数据处理器2)等可编程器件。

进一步地，数据处理器2被配置为通过第一信号传输线获取图像数据并对每个图像数据进行重映射(Remapping)处理，以获得第二图像数据，并将第二图像数据缓存至缓存单元21中。

需要理解的是，由于第二信号传输线对应的线的数量小于第一信号传输线对应的线的数量，因此需要对图像数据进行重映射处理，以获得具有预设格式的第二图像数据，使得成像控制器3能够在满足自身接收频率的前提下获得连续、不间断地获得图像数据，并对图像数据进行处理。为了本领域技术人员更容易理解本实施例，下文中将图像读取器在一个输出周期内输出的图像数据称为第一图像数据，将成像控制器3在一个获得周期内获得的图像数据，称为第二图像数据。

请参阅附图4，进一步地，图像读取器1包括：

传感器11，被配置为读取待扫描文件并输出与待扫描文件对应的图像数据，其中，图像数据包括至少一个第一图像数据；及

第一低电压差分信号(Low Voltage Differential Signaling，LVDS)发送器12，与传感器11连接，被配置为接收至少一个第一图像数据并在每个第一周期内通过第一信号传输线以差分传输的方式输出一个第一图像数据，其中，每个第一图像数据对应一个像素点数据。

具体地，两个传感器11可以分别为上文的第一传感器(例如CIS或者CCD)116及第二传感器(例如CIS或者CCD)121，在本实施方式中，传感器11被构造为以逐行扫描的方式将各个像素转化为对应的模拟信号，其中，一行图像包括若干个像素点，例如1024个像素点。

具体地，图像读取器1还包括模数转换单元(图未示)，模数转换单元连接于传感器11与第一低电压差分信号发送器12之间，用于将传感器11输出的模拟信号转换为数字信号并输出给第一低电压差分信号发送器12。更具体地，图像读取器1按照行同步信号逐行输出图像数据，同时还设置有图像数据发送时钟(TCLK)，每个图像数据发送时钟(TCLK)输出一个像素点对应的数据。第一低电压差分信号发送器12用于将接收到的数字信号按照预设的时钟周期以逐像素的方式通过第一信号传输线输出给数据处理器2，即第一低电压差分信号发送器12在每个时钟脉冲周期(在本文中，第一低电压差分信号发送器12的时钟脉冲周期为“第一周期”)内输出一个像素点对应的第一图像数据至数据处理器2。

需要知道的是，第一图像数据与生成的第二图像数据可以是一一对应关系，或者，第一图像数据对应生成多个第二图像数据，或者，多个第一图像数据对应生成一个第二图像数据，或者，多个第一图像数据对应生成多个第二图像数据。

请参阅附图4，数据处理器2还包括第一低电压差分信号(Low VoltageDifferential Signaling，LVDS)接收器22及第二低电压差分信号(Low VoltageDifferential Signaling，LVDS)发送器23，成像控制器3包括第二低电压差分信号(LowVoltage Differential Signaling，LVDS)接收器31。

第一低电压差分信号接收器22通过第一信号传输线与第一低电压差分信号发送器12连接，数据处理器2通过第一低电压差分信号接收器22接收第一图像数据。

第二低电压差分信号发送器23与缓存单元21连接以及通过第二信号传输线与第二低电压差分信号接收器31连接，第二低电压差分信号发送器23被配置为通过第二信号传输线以差分传输的方式输出缓存单元21内缓存的第二图像数据至成像控制器3，成像控制器3通过第二低电压差分信号接收器31接收第二图像数据。

需要知道的是，第一信号传输线的数量与第一图像数据的数据位数相关联，第二信号传输线的数量与第二图像数据的数据位数相关联。第一低电压差分信号发送器被配置为以逐像素的方式输出传感器11生成的第一图像数据。

在本实施方式中，一个像素点采用24位RGB数据表示，24位RGB数据包括8位R(红色)像素数据(R7、R6、R5、R4、R3、R2、R1、R0)、8位G(蓝色)像素数据(G7、G6、G5、G4、G3、G2、G1、G0)及8位B(绿色)像素数据(B7、B6、B5、B4、B3、B2、B1、B0)，在本实施方式中，一个像素点对应的第一图像数据由24位RGB数据及控制信号构成，根据LVDS传输机制，LVDS将并行像素信号和控制信号转换为串行比特流，通过多组导线传输，时钟脉冲信号单独采用一组导线传输。由于第一低电压差分信号发送器12在一个时钟脉冲周期内，每个数据通道都输出7bit的串行数据信号，因此，每个第一低电压差分信号发送器12对应一组传输线，每组传输线需要数据线的数量为5对及时钟线的数量为1对，通过数据线和时钟线组成的第一信号传输线对第一图像数据进行传输，在本实施方式中，每个第一低电压差分信号发送器12具有6对低电压差分信号端口(数据传输端口的数量为5及时钟信号传输端口的数量为1，因为LVDS信号输出线是按照“对”来排布的，每个通道对应1对信号线，所以端口的数量单位也可以为“对”)；每个数据处理器分别需要6对低电压差分信号接收端口，整个扫描设备的数据处理器就至少对应需要12对低电压差分信号接收端口。

还需要知道的是，在本实施方式中，重映射处理具体为将第一图像数据对应的RGB像素数据、时钟信号及控制信号的排列顺序按照预设映射规则进行重新排列的过程。

还需要知道的是，成像控制器3的第二低电压差分信号接收器31预制的低电压差分信号端口的数量小于第一信号传输线对应的线的数量，两个图像读取器1的第一低电压差分信号发送器12预制的低电压差分信号端口的数量大于或等于第一信号传输线对应的线的数量。因此，本实施例中的预设规则主要是为了满足数据处理器的LVDS输入端口数量大于LVDS输出端口数量的需求而设置的，并且为了满足这种需求，预设规则包括数据处理器输出的图像数据的数据量(bit位数)小于或等于输入的图像数据的数据(bit位数)，并且按照输出端口数量小于输入端口数量，进行重新排列。本实施例中，一个像素点对应的第一图像数据由24位RGB数据及控制信号构成，三种颜色各自对应8位；并且每8位数据合成一种颜色的像素值，三种颜色的像素值再进行合成作为该像素点的像素值；预设规则中进行重新排列包括：仅保留有效的控制信号和有效的图像数据，有效的图像数据包括但不限于把RGB颜色错序排列的输出，按照能够正确反映每个像素点不同颜色像素值对应的数据顺序(也称先后顺序)进行排列；因此，能够按照预设规则将图像数据按照先后顺序依次排列，再输入至成像控制器3，以便成像控制器3能更高效完成后续的图像处理操作。

还需要知道的是，在本实施方式中，数据处理器2的数量为2，对应地，成像控制器3的第二低电压差分信号接收器31的数量为两个，两个第二低电压差分信号接收器31分别通过两组第二信号传输线与两个第二低电压差分信号发送器23连接，或者，第二低电压差分信号接收器31由两个或两个以上的第二低电压差分信号接收器31集成在一起构成。

进一步地，数据处理器2对图像数据的重映射处理包括但不限于以下三种方式：

方式一：

请参阅附图5，数据处理器2(数据处理器2可以有多种，附图5中所示的FPGA为其中一种)被配置为在每个第一周期内通过第一信号传输线(附图5中所示的LVDS1-TA、LVDS1-TB、LVDS1-TC、LVDS1-TD、LVDS1-TE及TCLK)接收一次第一图像数据并按照其对第一图像数据的接收顺序对第一图像数据进行第一重映射处理及量化压缩处理，以依次获得具有第一预设格式及第一预设位数的第二图像数据，并将第二图像数据缓存至缓存单元21中，其中，每个第二图像数据对应一个像素点数据。

举例来说，请参见下文的表一、表二及表三：

表一：

表二：

bit6

bit5

bit4

bit3

bit2

bit1

bit0

TLCK

H

L

H

LVDS2-TA

HSYHQ

R7

R6

R5

R4

R3

LVDS2-TB

VD

G7

G6

G5

G4

G3

G2

LVDS2-TC

HD

B7

B6

B5

B4

B3

表三：

bit6

bit5

bit4

bit3

bit2

bit1

bit0

TLCK

H

L

H

LVDS2-TA

HSYHQ

R7

R6

R5

R4

R3

0

LVDS2-TB

VD

G7

G6

G5

G4

G3

G2

LVDS2-TC

HD

B7

B6

B5

B4

B3

0

如表一所示，表一为第一低电压差分信号接收器23在一个时钟脉冲周期内接收到的第一图像数据的数据格式表，可以知道，在第一低电压差分信号发送器12的一个时钟脉冲周期内，第一信号传输线对应的TCLK线传输信号表示为：H、H、L、L、L、H、H；第一信号传输线对应的LVDS1-TA线传输数据表示为：R4、R5、R6、R7、0、0、HSYHQ；第一信号传输线对应的LVDS1-TB线传输数据表示为：B3、B4、B5、B6、B7、0、0；第一信号传输线对应的LVDS1-TC线传输数据表示为：0、VD、HD、R0、R1、R2、R3；第一信号传输线对应的LVDS1-TD线传输数据表示为：G6、G7、0、0、B0、B1、B2；第一信号传输线对应的LVDS1-TE线传输数据表示为：0、G0、G1、G2、G3、G4、G5。

需要说明的是，表一中R表示红色像素数据、G表示蓝色像素数据、B表示绿色像素数据，0表示没有数据，HSYHQ、VD及HD分别表示控制信号，其中，HSYHQ表示行同步信号，VD表示有效数据使能信号，HD表示页同步信号。例如，当HSYHQ对应的信号为“1”时，表示该第一图像数据对应的像素为一个像素行中的起始像素点或者末端像素点，当VD对应的信号为“0”时，表示该第一图像数据对应的像素为有效像素。以上仅为示例，在其它实施方式中，一个第一图像数据对应的控制信号不限于以上几种。

还需要说明的是，不同厂家生产的第一低电压差分信号发送器12输出数据的排列方式可能是不同的，表一仅代表其中的一种示例性的第一图像数据的排列格式，第一低电压差分信号发送器12的输出的第一图像数据还可以是其他的排列方式，不同的数据排列方式匹配不同的重映射规则，具体根据第一低电压差分信号发送器12生产厂家的预设的传输协议来定，本发明对此不做限定。

如表二所示，表二为本实施例中的数据处理器2对表一中列举的一个第一图像数据进行第一重映射处理及量化压缩处理之后生成的一个第二图像数据的数据格式表。

结合表二及附图5，在本实施方式中，第二低电压差分信号发送器23(图5中未示出)对应的低电压差分信号端口的数量为4组，第二信号传输线包括3对数据线(如附图5中的LVDS2-TA、LVDS2-TB及LVDS2-TC)及1对时钟线(如附图5中的TCLK)，在第二低电压差分信号接收器31的一个时钟脉冲周期(在方式一中，第一低电压差分信号发送器12的时钟脉冲周期为“第一周期”)内，第二信号传输线对应的TCLK线传输信号表示为：H、H、L、L、L、H、H；第二信号传输线对应的LVDS2-TA线传输数据表示为：HSYHQ、R7、R6、R5、R4、R3；第二信号传输线对应的LVDS2-TB线传输数据表示为：VD、G7、G6、G5、G4、G3、G2；第二信号传输线对应的LVDS3-TC线传输数据表示为：HD、B7、B6、B5、B4、B3。

需要说明的是，在本实施方式中，量化压缩处理具体为将24位的RGB数据转化为16位的RGB数据，即，将具有RGB888格式(即包括8位R像素数据、8位G像素数据及8位B像素数据)的第一图像数据转换为RGB565格式(即包括5位R像素数据、6位G像素数据及5位B像素数据)的第二图像数据，在其它实施方式中，也可以由RGB888格式的第一图像数据转换为RGB555格式(即包括5位R像素数据、5位G像素数据及5位B像素数据)的第二图像数据，由于第二低电压差分信号发送器23包括3对数据线，在第二低电压差分信号发送器23的一个发送周期中，每对数据线传输7bit的数据，即第二低电压差分信号发送器23除时钟信号以外最多支持传输21bit的数据，因此对第一图像数据进行量化压缩处理，使得第二低电压差分信号发送器23同样以第一周期输出一个像素点对应的第二图像数据至成像控制器3的第二低电压差分信号接收器31(图5中未示出)。

可以理解，由于第一信号传输线对应线的数量大于第二信号传输线对应线的数量，因此，第二信号传输线在相同时间内传输的数据位数少于第一信号传输线传输的数据位数，而本发明通过将第一图像数据进行第一重映射处理及量化压缩处理，使得第二低电压差分信号发送器23能够在一个时钟脉冲下输出一个像素点对应的第二图像数据，且第一低电压差分信号发送器12与第二低电压差分信号发送器23的时钟频率可以设置为相同，因此，第一低电压差分信号发送器12与第二低电压差分信号发送器23可以做到同频传输，并且，第一低电压差分信号发送器12的时钟频率为66.38Mhz，而目前成像控制器3的第二低电压差分信号接收器31预制的低电压差分信号端口的时钟频率最大支持100Mhz，因此完全满足业务需求。

在本实施方式中，数据处理器2依次对第一图像数据进行第一重映射处理及量化压缩处理后，依次生成第二图像数据，并按照第二图像数据的生成顺序依次将第二图像数据缓存至其内部的缓存单元21(如附图5中所示的Buffer A)里，待缓存单元21缓存的第二图像数据的数量到N时，第二低电压差分信号发送器23(图5中未示出)开始通过第二信号传输线发送第二图像数据至第二低电压差分信号接收器31(图5中未示出)，其中，N为一行图像对应的像素点的个数，也就是说，缓存单元21按行缓存第二图像数据，当第二图像数据对应的像素点的个数到达一行图像对应的像素点的个数时(例如，N为1024)，第二低电压差分信号接收器31按第二周期依次输出第二图像数据。

请继续参阅附图5，在本实施方式中，成像控制器3还包括控制模块(控制模块可以为多种，附图5中所示的CPU为其中的一种)及图像数据处理器，其中，图像数据处理器包括但不限于CISX模块(CISX模块被配置以对R、G、B图像数据进行分离)、PIC(Pixel ImageCorrection，图像像素修正)模块、PIE(Pixel Image Enhancement，图像像素增强)模块及存储模块(存储模块可以为多种，如附图5中所示的DDR(Double Data Rate SDRAM，双倍速率SDRAM))为其中的一种)，CISX模块连接于第二低电压差分信号接收器31与PIC模块之间，PIC模块与PIE模块连接且PIC模块与PIE模块分别与存储模块连接。

成像控制器3的控制模块被配置为生成控制指令，图像数据处理器被配置为在每个第二周期内通过第二信号传输线读取一次缓存单元21内缓存的第二图像数据，并根据控制指令对第二图像数据进行量化补偿处理，其中，第二周期等于第一周期。可以理解地，目前PC(personal computer，个人计算机)的显示端只支持输入RGB888格式的图像数据，因此在将图像数据发送给PC之前，需要通过图像数据处理器对第二图像数据进行量化补偿处理，使得第二图像数据的数据格式为RGB888格式。

在本实施方式中，PIC模块通过第二低电压差分信号接收器31及CISX模块接收第二图像数据，PIC模块用于在CPU的干预下对第二图像数据进行量化补偿处理，并将量化补偿处理后的第二图像数据存储于DDR中，然后CPU将存储模块内存储的第二图像数据处理为平面(plane)格式，然后控制DDR以平面格式将量化补偿处理后的第二图像数据发送给PIE模块进行进一步处理，PIE模块处理后将处理后的图像数据保存至DDR内，接着图像数据处理器通过USB接口(在其它实施方式中，还可以是其它接口，例如网络接口)将处理后的图像数据发送给PC(personal computer，个人计算机)完成扫描操作。

具体地，根据控制指令对第二图像数据进行量化补偿处理具体为将第二图像数据进行RGB565格式或者RGB555格式到RGB888格式的转换，具体实现过程为在每个第二图像数据的低位进行补0，补0后的第二图像数据的格式如表3所示。

可以理解，本实施方式通过数据处理器2依次对接收到的第一图像数据进行重映射及量化压缩处理，使得成像控制器3在接口资源不够的前提下，能够不间断地、连续地接收两个图像读取器1输出的图像数据，无需改变成像控制器3的现有构造且充分利用了成像控制器3的现有资源，有利于扫描技术的进一步发展。

方式二：

请参阅附图6，在本实施方式中，缓存单元21(如附图6中所示的Buffer B及BufferC)数量为两个，两个缓存单元21被构建为乒乓Buffer(双缓存)结构；数据处理器2(控制模块可以为多种，附图6中所示的FPGA为其中的一种)被配置为在每个第一周期内通过第一信号传输线(如附图6中所示的LVDS1-TA、LVDS1-TB、LVDS1-TC、LVDS1-TD、LVDS1-TE及TCLK)接收一次第一图像数据并按照其对第一图像数据的接收顺序对第一图像数据进行第二重映射处理，以依次获得具有第二预设格式及第二预设位数的第二图像数据，并将生成的第二图像数据缓存至两个缓存单元21中的其中一个缓存单元21内，其中，每三个第二图像数据对应两个第一图像数据。

举例来说，请参见下文的表四及表五：

表四：

表五：

如表四所示，表四为第一低电压差分信号接收器22在相邻的两个时钟脉冲周期(1TCLK及2TCLK)内接收到的两个第一图像数据的数据格式表。

结合表四及附图6，在第一低电压差分信号发送器12的一个时钟脉冲周期内，第一信号传输线对应的TCLK线传输信号表示为：H、H、L、L、L、H、H；第一信号传输线对应的LVDS1-TA线传输数据表示为：R4、R5、R6、R7、0、0、HSYHQ；第一信号传输线对应的LVDS1-TB线传输数据表示为：B3、B4、B5、B6、B7、0、0；第一信号传输线对应的LVDS1-TC线传输数据表示为：0、VD、HD、R0、R1、R2、R3；第一信号传输线对应的LVDS1-TD线传输数据表示为：G6、G7、0、0、B0、B1、B2；第一信号传输线对应的LVDS1-TE线传输数据表示为：0、G0、G1、G2、G3、G4、G5。

需要说明的是，表一中R表示红色像素数据、G表示蓝色像素数据、B表示绿色像素数据，0表示没有数据，HSYHQ、VD及HD分别表示控制信号，其中，HSYHQ表示行同步信号，VD表示有效数据使能信号，HD表示页同步信号。例如，当HSYHQ对应的信号为“1”时，表示该第一图像数据对应的像素为一个像素行中的起始像素或者末端像素，当VD对应的信号为“0”时，表示该第一图像数据对应的像素为有效像素。以上仅为示例，在其它实施方式中，一个第一图像数据对应的控制信号不限于以上几种。

如表五所示，表五为本实施例中的数据处理器2对表四中的第一图像数据进行第二重映射处理之后生成的三个第二图像数据的数据格式表，其中，第二低电压差分信号发送器23在每个时钟脉冲周期(在本实施方式中，第二低电压差分信号发送器23在每个时钟脉冲周期为第二周期)内发送一个第二图像数据给成像控制器3。

具体地，乒乓Buffer(双缓存)结构意指当其中一个缓存单元21在写入数据的时候，另一个缓存单元21同时在输出数据，到下一个周期写好数据的缓存单元21输出数据，而另一个缓存单元21缓存写入数据，总而言之，两个缓存单元21交替输出和发送数据。在本实施方式中，当其中一个缓存单元21缓存一行像素点对应的第二图像数据后切换至另一个缓存单元21缓存数据，如此反复。

在本实施方式中，第二低电压差分信号发送器23(附图6中未示)对应的低电压差分信号端口的数量为4对，第二信号传输线包括3对数据线(如附图8中的LVDS2-TA、LVDS2-TB及LVDS2-TC)及1对时钟线(如附图6中的TCLK)，

进一步地，成像控制器3被配置为在每个第三周期内获取一次两个缓存单元21中的其中一个缓存单元21的第二图像数据，其中，第一周期可以为第三周期的1.5倍。

可以理解，由于第一信号传输线对应线的数量大于第二信号传输线对应线的数量，因此，第二信号传输线在相同时间内传输的数据位数少于第一信号传输线传输的数据位数，通过对第一数据进行第二重映射处理使得第二图像数据的位数可以为第一图像数据位数的2/3倍，本实施例通过提高第二低电压差分信号发送器23的输出频率的方式来减少成像控制器3对应的第二低电压差分信号接收器31的端口数量，进而保证图像数据的正常接收和处理。在本实施方式中，第二低电压差分信号发送器23的输出频率为第一低电压差分信号发送器12的输出频率的3/2倍。

可以理解，方式二相较于方式一而言，无需对第一图像数据进行量化压缩处理，可以使得所形成的图像具有更高的精度。

在其它实施方式中，数据处理器2还包括数据筛选单元(图未示)，具体地，数据筛选单元用于去除无用数据(无效数据)。具体地，数据筛选单元去除无用数据可以包括但不限于以下两种方式：

第一种：提取第一图像数据中的第一控制信号(VD)，当第一控制信号为预设信号(例如为“0”)时，确认该第一图像数据为无用数据，将该第一图像数据删除。

第二种：确定第一时刻和第二时刻；以及，将第一时刻两个传感器11中的一个传感器获取到的第一图像数据删除，以及将第二时刻后两个传感器中的另一个传感器获取到的第一图像数据删除。

需要说明的是，本发明实施例提供的扫描设备用于双面扫描时，两个传感器11可以为上下不完全正对的位置关系，这样可以避免两个传感器11在获取图像数据时对彼此造成的干扰。这种将两个传感器11错开布局的设计，使得两个传感器11在获取待扫描文件的第一图像数据的时刻不同，用于双面扫描时，假设首先对扫描待处理文件的正面数据进行扫描，则需要将传感器11采集到的图像数据中扫描正面数据之后采集到的无用数据进行删除，还需要将传感器11采集到的图像数据中扫描背面数据前采集到的多余数据去掉。

基于以上所述，第一时刻为待扫描文件离开其中一个传感器11的时刻，第二时刻为待扫描文件达到另一个传感器11的时刻。

本发明实施例中，经数据筛选单元对第一低电压差分信号接收器22获取到的数据进行筛选，可以将筛选后保留的第一图像数据进行重映射处理，进而将生成的第二图像数据缓存至缓存单元21中。

可以理解，通过对第一图像数据进行筛选，可以节约缓存单元21的空间，同时降低成像控制器3的第二低电压差分信号接收器31的时钟频率，以满足成像控制器3的第二低电压差分信号接收器31时钟频率要求，需要知道的是，目前的成像控制器3的第二低电压差分信号接收器31中低电压差分信号端口只支持100Mhz的速度，在不减少现有的图像读取器的输出频率(66.38MHz)的前提下，通过数据筛选单元对第一图像数据进行筛选，可以使得成像控制器3的第二低电压差分信号接收器31的时钟频率能够满足等于或低于100Mhz的要求。

举例来说，请参见下文的表六：

表六：

请参阅附图7，附图7示出了本发明实施例中图像读取器1输出的图像数据的信号时序图，其中，第一低电压差分信号发送器12输出数据包括像素信号(DATA)、控制信号(HCYNC、HD及VD)及时钟信号(TCLK)，作为有效数据使能信号的HD，当为低电平时，像素信号为有效信号，结合表六及附图6，、图像读取器1每扫描一行，图像读取器1通过第一低电压差分信号发送器12输出11218个Pixel(像素)的数据，而实际有用的数据只有7500个pixel。这样在图像读取器1到数据处理器2(FPGA)的LVDS CLK(第一低电压差分信号接收器22的时钟信号)频率一定的情况下，数据处理器2到成像控制器3的LVDS CLK可以根据实际传输的有效数据个数来决定。假设实际传输的有效数据点数是8000个点，一个TR(repetition time，回波时间)的周期是11218*15.1ns＝169.4us，在一个TR的周期内需要传输的数据是8000个点，每个像素点为24bit RGB数据(3Byte)，则一行像素需要传输的总数据量为8000*3＝24000Byte，按1个LVDS CLK传输2个Byte计算，则需要24000/2＝12000个LVDS CLK，一行像素传输的时间是169.4uS，因此LVDS CLK的频率为169.4/12000＝14.1nS，即70.9Mhz，图像读取器1到数据处理器2的LVDS CLK频率是66.38Mhz，这样成像控制器3的LVDS CLK的频率完全满足小于100Mhz的需求。

需要知道的是，数据筛选单元不限于应用在如上的方式二中，还可以应用方式一、方式三以及本发明的其他实施例中的任一实施例中。

进一步地，成像控制器3被配置为在每个第三周期内获取一次两个缓存单元21中的其中一个缓存单元21的第二图像数据，其中，第一周期可以为第三周期的1.5倍，可以理解，在采用了数据筛选单元后，第一周期还可以为第三周期1倍、1.2倍或者其它。

请再次参阅附图6，进一步地，成像控制器3还包括控制模块(控制模块可以为多种，附图6中所示的CPU为其中一种)及图像数据处理器等，图像数据处理器包括但不限于CISX模块(CISX模块被配置以对R、G、B图像数据进行分离)、PIC(Pixel Image Correction，图像像素修正)模块、PIE(Pixel Image Enhancement，图像像素增强)模块及存储模块(存储模块可以有多种，附图6所示的DDR(Double Data Rate SDRAM，双倍速率SDRAM)为其中一种)，CISX模块连接于第二低电压差分信号接收器31(图6中未示出)与PIC模块之间，PIC模块与PIE模块连接且PIC模块与PIE模块分别与存储模块连接。

在本实施方式中，PIC模块通过第二低电压差分信号接收器31获得第二图像数据，PIC模块接收到第二图像数据后，对第二图像数据进行像素效正处理，然后将处理后的第二图像数据存储于DDR中，然后CPU将DDR内存储的第二图像数据处理为平面(plane)格式，然后控制DDR以平面(plane)格式将量化补偿处理后的第二图像数据发送给PIE模块进行进一步处理，PIE模块处理后将处理后的图像数据保存至DDR内，然后第二图像数据处理器通过USB接口(在其它实施方式中，还可以是其它接口，例如网络接口)将处理后的图像数据发送给PC(personal computer，个人计算机)完成扫描操作。

方式三：

请参阅附图8，在本实施方式中，缓存单元21的数量为三个，三个缓存单元21分别为第一缓存单元(如附图8中所示的Buffer D)、第二缓存单元(如附图8中所示的Buffer E)及第三缓存单元(如附图8中所示的BufferF)；

数据处理器2(数据处理器2可以有多种，附图8中所示的FPGA为其中一种)具体被配置为在每个第一周期内通过第一信号传输线(如附图8中所示的LVDS1-TA、LVDS1-TB、LVDS1-TC、LVDS1-TD、LVDS1-TE及TCLK)接收第一图像数据并按照其对第一图像数据的接收顺序对第一图像数据进行第三重映射处理，以依次获得具有第三预设格式及第三预设位数的第二图像数据，其中，第二图像数据包括红色像素数据、蓝色像素数据及绿色像素数据；以及将获得的红色像素数据、蓝色像素数据及绿色像素数据分别缓存至第一缓存单元、第二缓存单元及第三缓存单元内。

举例来说，请参见下文的表七及表八：

表七：

bit6

bit5

bit4

bit3

bit2

bit1

bit0

TLCK

H

L

H

LVDS1-TA

R4

R5

R6

R7

0

HSYHQ

LVDS1-TB

B3

B4

B5

B6

B7

0

LVDS1-TC

0

VD

HD

R0

R1

R2

R3

LVDS1-TD

G6

G7

0

B0

B1

B2

LVDS1-TE

0

G0

G1

G2

G3

G4

G5

表八：

如表七所示，表一为第一低电压差分信号接收器22在一个时钟脉冲周期内接收到的第一图像数据的数据格式表，可以知道，在第一低电压差分信号发送器12的一个时钟脉冲周期内，第一信号传输线对应的TCLK线传输信号表示为：H、H、L、L、L、H、H；第一信号传输线对应的LVDS1-TA线传输数据表示为：R4、R5、R6、R7、0、0、HSYHQ；第一信号传输线对应的LVDS1-TB线传输数据表示为：B3、B4、B5、B6、B7、0、0；第一信号传输线对应的LVDS1-TC线传输数据表示为：0、VD、HD、R0、R1、R2、R3；第一信号传输线对应的LVDS1-TD线传输数据表示为：G6、G7、0、0、B0、B1、B2；第一信号传输线对应的LVDS1-TE线传输数据表示为：0、G0、G1、G2、G3、G4、G5。

需要说明的是，表一中R表示红色像素数据、G表示蓝色像素数据、B表示绿色像素数据，0表示没有数据，HSYHQ、VD及HD分别表示控制信号，其中，HSYHQ表示行同步信号，VD表示有效数据使能信号，HD表示控制页同步信号。例如，当HSYHQ对应的信号为“1”时，表示该第一图像数据对应的像素为一个像素行中的起始像素或者末端像素，当VD对应的信号为“0”时，表示该第一图像数据对应的像素为有效像素。以上仅为示例，在其它实施方式中，一个第一图像数据对应的控制信号不限于以上几种。

如表八所示，表八为本实施例中的数据处理器2对表一中列举的一个第一图像数据进行第三重映射处理之后生成第二图像数据的数据格式表。

在本实施方式中，第二低电压差分信号发送器23(附图8中未示)对应的低电压差分信号端口的数量为3组，第二信号传输线包括2对数据线(如附图8中的LVDS2-TA及LVDS2-TB)及1对时钟线(如附图8中的TCLK)，由于在第二低电压差分信号发送器23的一个发送周期中，每对数据线传输7bit的数据，可以知道，第二低电压差分信号发送器23在一个发送周期内最多可支持传输14bit的数据，因此，在本实施方式中，数据处理器2对每个第一图像数据进行重映射后生成分别生成红色像素数据、蓝色像素数据及绿色像素数据，使得第二低电压差分信号发送器23按照发送周期轮流发送一个像素点对应的红色像素数据、蓝色像素数据及绿色像素数据，其中，红色像素数据包括：HSYHQ、R7、R6、R5、R4、R3、R2、VD、R1、R0、0、0、0、0；蓝色像素数据包括：HSYHQ、B7、B6、B5、B4、B3、B2、VD、B1、B0、0、0、0、0；绿色像素数据包括HSYHQ、G7、G6、G5、G4、G3、G2、G0、G0、0、0、0、0。

结合表八及附图8，第二低电压差分信号发送器23按照其时钟脉冲周期(在方式三中，第二低电压差分信号发送器23的时钟脉冲周期为第三周期)轮流发送三个缓存单元21内分别缓存的红色像素数据、蓝色像素数据及绿色像素数据。

在本实施方式中，在一个时钟脉冲周期(1TCLK)内，第二信号传输线对应的TCLK线传输信号表示为：H、H、L、L、L、H、H；第二信号传输线对应的LVDS2-TA线传输数据表示为：HSYHQ、R7、R6、R5、R4、R3、R2；第二信号传输线对应的LVDS2-TB线传输数据表示为：VD、R1、R0、0、0、0、0；在第二低电压差分信号接收器31的下一个时钟脉冲周期(2TCLK)内，第二信号传输线对应的TCLK线传输信号表示为：H、H、L、L、L、H、H；第二信号传输线对应的LVDS2-TA线传输数据表示为：HSYHQ、B7、B6、B5、B4、B3、B2；第二信号传输线对应的LVDS2-TB线传输数据表示为：VD、B1、B0、0、0、0、0；在第二低电压差分信号接收器31的再下一个时钟脉冲周期(3TCLK)内，第二信号传输线对应的TCLK线传输信号表示为：H、H、L、L、L、H、H；第二信号传输线对应的LVDS2-TA线传输数据表示为：HSYHQ、G7、G6、G5、G4、G3、G2；第二信号传输线对应的LVDS2-TB线传输数据表示为：VD、G1、G0、0、0、0、0，再下一个时钟脉冲周期内，第二信号传输线对应的TCLK线传输信号表示为：H、H、L、L、L、H、H；第二信号传输线对应的LVDS2-TA线传输数据表示为：HSYHQ、R7、R6、R5、R4、R3、R2；第二信号传输线对应的LVDS2-TB线传输数据表示为：VD、R1、R0、0、0、0、0，如此循环。

进一步地，成像控制器3被配置为通过第二低电压差分信号接收器31在每个第一周期内轮流接收一次第一缓存单元的红色像素数据、第二缓存单元的蓝色像素数据及第三缓存单元的绿色像素数据。在每个第一周期内，数据处理器2对红色像素数据、蓝色像素数据及蓝色像素数据的接收顺序本发明不做限定。

在本实施方式中，第一周期为第三周期的三倍，对应地，第二低电压差分信号接收器31的时钟频率为第一低电压差分信号接收器22的三倍。

在本实施方式中，数据处理器2依次对第一图像数据进行第三重映射处理，将一个第一图像数据重映射后分别获得红色像素数据、蓝色像素数据及绿色像素数据，然后将红色像素数据、蓝色像素数据及绿色像素数据分别缓存至三个缓存单元21中，当三个缓存单元21分别缓存有一行像素对应的红色像素数据、蓝色像素数据及绿色像素数据时，三个缓存单元21开始轮流输出数据。

可以理解，本实施方式通过对第一图像数据进行第三重映射处理，分别获得红色像素数据、蓝色像素数据及绿色像素数据，并将红色像素数据、蓝色像素数据及绿色像素数据分别缓存至三个缓存单元21中，然后在第一周期(即三个第三周期)内轮流输出一次红色像素数据、蓝色像素数据及绿色像素数据，使得成像控制器3在接口资源不够的前提下，能够不间断地、连续地接收两个图像读取器1输出的图像数据，无需改变成像控制器3的现有构造且充分利用了成像控制器3的现有资源，有利于扫描技术的进一步发展。

在其它实施方式中，数据处理器2还可以包括数据筛选单元(图未示)，数据筛选单元具体可参见方式二中对应的内容，在此不重复赘述。

可以理解，通过对第一图像数据进行筛选，可以节约缓存单元21的空间，同时降低成像控制器3的第二低电压差分信号接收器31的时钟频率，以满足成像控制器3的第二低电压差分信号接收器31时钟频率要求。

举例来说，请再次参见方式二中所示的表六及附图7，当图像读取器1每扫描一行，图像读取器1通过第一低电压差分信号发送器12输出11218个Pixel(像素)的数据，而实际有用的数据只有7500个pixel。这样在图像读取器1到数据处理器2(FPGA)的LVDS CLK(第一低电压差分信号接收器22的时钟信号)频率一定的情况下，数据处理器2到成像控制器3的LVDS CLK可以根据实际传输的有效数据个数来决定。假设实际传输的有效数据点数是8000个点，一个TR(repetition time，回波时间)的周期是11218*15.1ns＝169.4us，在一个TR的周期内需要传输的数据是8000个点，每个像素点为24bit RGB数据(3Byte)，则一行像素需要传输的总数据量为8000*3＝24000Byte，按1个LVDS CLK传输1个Byte计算，则需要24000/1＝24000个LVDS CLK，一行像素传输的时间是169.4uS，因此LVDS CLK的频率为169.4/24000＝7.05nS，即141.8Mhz。若降低图像读取器1到数据处理器2的LVDS CLK频率，将LVDSCLK设置为99Mhz(10.1ns)，那么24000个LVDS CLK的时间是242.4us，一个TR周期内还是11218个点，则每个像素点的时间为242.4/11218＝21.6ns，那么图像读取器1到数据处理器2的LVDS CLK频率是46.3Mhz，这样成像控制器3的LVDS CLK的频率完全满足小于100Mhz的需求。

请继续参阅附图8，进一步地，成像控制器3还包括控制模块(控制模块可以为多种，附图8中所示的CPU为其中一种)及图像数据处理器等，图像数据处理器包括但不限于CISX模块(CISX模块被配置以对R、G、B图像数据进行分离)、PIC(Pixel Image Correction，图像像素修正)模块、PIE(Pixel Image Enhancement，图像像素增强)模块及存储模块(存储模块可以有多种，附图8所示的DDR(Double Data Rate SDRAM，双倍速率SDRAM)为其中一种)，CISX模块连接于第二低电压差分信号接收器31(图8中未示出)与PIC模块之间，PIC模块与PIE模块连接且PIC模块与PIE模块分别与存储模块连接。

在本实施方式中，CISX模块被配置为：通过第二低电压差分信号接收器31轮流接收红色像素数据、蓝色像素数据及绿色像素数据，按照接收顺序将红色像素数据、蓝色像素数据及绿色像素数据保存在成像控制器3内部的缓存器(附图8未示出)内；然后将缓存单元内的红色像素数据、蓝色像素数据及绿色像素数据各自分离出来并以平面(plane)格式分别发送给PIC模块进行像素校正处理，PIC模块处理后将红色像素数据、蓝色像素数据及绿色像素数据合并在一起发送给PIE模块进行进一步处理，PIE模块处理后将处理后的图像数据保存至DDR内，接着图像数据处理器通过USB接口(在其它实施方式中，还可以是其它接口，例如网络接口)将处理后的图像数据发送给PC(personal computer，个人计算机)完成扫描操作。

请参阅附图9，举例来说，若一个像素点对应的红色像素数据、蓝色像素数据及绿色像素数据分别为X、Y、Z；CISX模块轮流接收X、Y及Z数据并通过3个ODMA(Output DynamicMemory Access，输出动态内存访问)控制器分别将接收到的X、Y及Z存储在在成像控制器3内部的缓存器内，其中，如附图9所示，缓存单元被设置为以非交错方式对X、Y及Z进行储存，即，先存放所有的X分量，然后存储所有的Y分量，最后存储所有的Z分量。然后通过IDMA(Internal Dynamic Memory Access，输出动态内存访问)控制器将X、Y及Z数据进行分离，并以平面(plane)格式将一个平面对应的X数据、Y数据及Z数据分别发送给PIC模块进行像素校正处理。

可以理解，方式三相对于方式一及方式二而言，数据处理器2通过将红色像素数据、蓝色像素数据及绿色像素数据分开存储至不同的缓存单元中，并轮流输出，使得CISX模块能够对RGB数据进行分离，进而使得PIC模块能够对分离后的且为平面格式的红色像素数据、蓝色像素数据及绿色像素数据进行分开处理，进而相较于方式一及方式二而言，充分利用了成像控制器3内的CISX模块及PIC模块，处理精度更高，因此有效的提升输出图像质量。除此之外，方式三不需要控制模块(例如CPU)控制RGB数据分离，因此可以有效的减少CPU的负载，也使得CPU不需要存储相应的代码，有效避免CPU在代码不够健壮或效率低下的情况下，出现数据处理不及时而导致数据丢失或错乱的情况发生。

请参阅附图10，本发明实施例提供了一种图像形成装置，包括任一实施例中的扫描设备50及以及与扫描设备50连接的成像设备60，在本实施方式中，成像设备包括但不限于包括成像单元(例如显影盒)、定影单元、纸张搬动单元以及纸盒。

请参阅附图11，本发明实施例提供了一种扫描方法，该方法包括：

步骤S01：两个图像读取器分别读取待扫描文件并输出与待扫描文件对应的图像数据；

步骤S02：数据处理器通过第一信号传输线获取图像数据并缓存至其内部的缓存单元中；

步骤S03：成像控制器通过第二信号传输线读取缓存单元的图像数据，其中，第二信号传输线对应的线的数量小于第一信号传输线对应的线的数量。

可以理解，本发明通过数据处理器对扫描数据进行转换处理，使得成像控制器接收扫描数据的端口数量能够匹配所配置的数据处理器输出接口的数量，解决了现有技术中成像控制器接收扫描数据的端口数量不能完全匹配所配置的扫描单元的输出接口的数量的问题，并且充分利用了成像控制器的现有第二信号传输线对应端口的资源，同时数据处理器不需要额外配置存储器，减少了开发生产成本，有利于扫描技术的进一步发展。

具体地，两个图像读取器可以分别读取待扫描文件的正面图像数据及反面图像数据，也可以是两个图像读取器均读取待扫描文件的正面图像数据或者两个图像读取器均读取待扫描文件的反面图像数据，可以理解的是，本发明实施例所提供的扫描设备还可以用于单面扫描，此时，两个图像读取器位于待扫描文件的同侧，此时，根据待扫描文件需要进行扫描的一面，两个图像读取器输出的图像数据均为待扫描文件的正面图像数据，或者，两个图像读取器输出的图像数据均为待扫描文件的反面图像数据。

具体地，在本实施例中，数据处理器为可编程逻辑器件，具体为FPGA(Field-Programmable Gate Array，现场可编程门阵列)，在其它实施方式中，数据处理器还可以为CPLD(Complex Programmable Logic Device，复杂数据处理器)等可编程器件。

进一步地，数据处理器通过第一信号传输线获取图像数据并缓存至其内部的缓存单元中，具体包括：

数据处理器通过第一信号传输线获取图像数据并对每个图像数据进行重映射处理，以获得第二图像数据，并将第二图像数据缓存至缓存单元中。

需要理解的是，由于第二信号传输线对应的线的数量小于第一信号传输线对应的线的数量，因此需要对图像数据进行重映射处理，以获得具有预设格式的第二图像数据，使得成像控制器能够在满足自身接收频率的前提下获得连续、不间断地获得第二图像数据并对第二图像数据进行处理。

进一步地，图像读取器包括传感器及第一低电压差分信号发送器，两个图像读取器分别读取待扫描文件并输出与待扫描文件对应的图像数据，具体包括：

传感器读取待扫描文件并输出与待扫描文件对应的图像数据，其中，图像数据包括至少一个第一图像数据；

第一低电压差分信号发送器接收至少一个第一图像数据并在每个第一周期内通过第一信号传输线以差分传输的方式输出一个第一图像数据，其中，每个第一图像数据对应一个像素点数据。

具体地，两个传感器可以分别为上文的第一传感器(例如CIS或者CCD)及第二传感器(例如CIS或者CCD)，在本实施方式中，传感器被构造为以逐行扫描的方式将各个像素转化为对应的模拟信号，其中，一行图像包括若干个像素点，例如1024个像素点。

具体地，图像读取器还包括模数转换单元，模数转换单元连接于传感器与第一低电压差分信号发送器之间，用于将传感器输出的模拟信号转换为数字信号并输出给第一低电压差分信号发送器，第一低电压差分信号发送器用于将接收到的数字信号按照预设的时钟周期以逐像素的方式通过第一信号传输线输出给数据处理器，即第一低电压差分信号发送器在每个时钟脉冲周期(在本文中，第一低电压差分信号发送器的时钟脉冲周期为“第一周期”)内输出一个像素点对应的第一图像数据至数据处理器。

进一步地，数据处理器还包括第一低电压差分信号(Low Voltage DifferentialSignaling，LVDS)接收器及第二低电压差分信号(Low Voltage Differential Signaling，LVDS)发送器，成像控制器包括第二低电压差分信号(Low Voltage DifferentialSignaling，LVDS)接收器。

第一低电压差分信号接收器通过第一信号传输线与第一低电压差分信号发送器连接，数据处理器通过第一低电压差分信号接收器接收第一图像数据。

第二低电压差分信号发送器与缓存单元连接以及通过第二信号传输线与第二低电压差分信号接收器连接，第二低电压差分信号发送器被配置为通过第二信号传输线以差分传输的方式输出缓存单元内缓存的第二图像数据至成像控制器，成像控制器通过第二低电压差分信号接收器接收第二图像数据。

需要知道的是，第一信号传输线的数量与第一图像数据的数据位数相关联，第二信号传输线的数量与第二图像数据的数据位数相关联。第一低电压差分信号发送器被配置为以逐像素的方式输出传感器生成的第一图像数据。

进一步地，数据处理器通过第一信号传输线获取图像数据并对每个图像数据进行重映射处理，以获得第二图像数据，并将第二图像数据缓存至缓存单元中，包括但不限于以下三种方式：

方式一：数据处理器在每个第一周期内通过第一低电压差分信号接收器接收一次第一图像数据并按照其对第一图像数据的接收顺序对第一图像数据进行第一重映射处理及量化压缩处理，以依次获得具有第一预设格式及第一预设位数的第二图像数据，并将第二图像数据缓存至缓存单元中，其中，第二图像数据与第一图像数据为一一对应关系。

进一步地，成像控制器包括控制器及图像数据处理器，成像控制器通过第二信号传输线读取缓存单元的图像数据，具体包括：

控制模块生成控制指令；

图像数据处理器在每个第二周期内通过第二信号传输线接收一次缓存单元内缓存的第二图像数据，并根据控制指令对第二图像数据进行量化补偿处理，其中，第一周期等于第二周期。

方式二：缓存单元数量为两个，两个缓存单元被构建为乒乓Buffer结构；

通过第一信号传输线获取图像数据对每个图像数据进行重映射处理，以获得第二图像数据，并将第二图像数据缓存至缓存单元中，具体包括：

数据处理器在每个第一周期内通过第一低电压差分信号接收器接收一次第一图像数据并按照其对第一图像数据的接收顺序对第一图像数据进行第二重映射处理，以依次获得具有第二预设格式及第二预设位数的第二图像数据，并将生成的第二图像数据缓存至其中一个缓存单元内，每三个第二图像数据对应两个第一图像数据。

进一步地，成像控制器通过第二信号传输线读取缓存单元的图像数据，具体包括：

成像控制器在每个第三周期内接收一次两个缓存单元中的其中一个缓存单元缓存的第二图像数据，其中，第一周期为第三周期的1.5倍。

方式三：缓存单元的数量为三个，三个缓存单元分别为第一缓存单元、第二缓存单元及第三缓存单元；

数据处理器通过第一信号传输线获取图像数据对每个图像数据进行重映射处理，以获得第二图像数据，并将第二图像数据缓存至缓存单元中，具体包括：

数据处理器在每个第一周期内通过第一信号传输线接收第一图像数据并按照其对第一图像数据的接收顺序对第一图像数据进行第三重映射处理，以依次获得具有第三预设格式及第三预设位数的第二图像数据，其中，第二图像数据包括红色像素数据、蓝色像素数据及绿色像素数据；及将红色像素数据、蓝色像素数据及绿色像素数据分别缓存至第一缓存单元、第二缓存单元及第三缓存单元内。

进一步地，通过第二信号传输线读取缓存单元的图像数据，具体包括：

成像控制器通过第二低电压差分信号接收器在每个第一周期内轮流接收一次第一缓存单元内缓存的红色像素数据、第二缓存单元内缓存的蓝色像素数据及第三缓存单元内缓存的绿色像素数据。

方式一、方式二及方式三的具体实现过程可参见上文，在此不重复赘述。

本实施例提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现实施例中的扫描方法，为避免重复，此处不一一赘述。或者，该计算机程序被处理器执行时实现实施例中图像形成装置中各模块/单元的功能，为避免重复，此处不一一赘述。

请参阅附图12，本发明实施例提供一种扫描设备50，该实施例的扫描设备50包括：处理器51、存储器52以及存储在存储器52中并可在处理器51上运行的计算机程序53，该计算机程序53被处理器51执行时实现实施例中的扫描方法，为避免重复，此处不一一赘述。或者，该计算机程序被处理器51执行时实现实施例中扫描设备中各模型/单元的功能，为避免重复，此处不一一赘述。

扫描设备50可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。扫描设备50可包括但不仅限于处理器51、存储器52。本领域技术人员可以理解，图8仅仅是扫描设备50的示例，并不构成对扫描设备50的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如计算机设备还可以包括输入输出设备、网络接入设备、总线等。

处理器51可以是中央处理单元(Central Processing Unit，CPU)，还可以是其它通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其它数据处理器、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

存储器52可以是扫描设备50的内部存储单元，例如扫描设备50的硬盘或内存。存储器52也可以是扫描设备50的外部存储设备，例如扫描设备50上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。进一步地，存储器52还可以既包括扫描设备50的内部存储单元也包括外部存储设备。存储器52用于存储计算机程序以及扫描设备所需的其它程序和数据。存储器52还可以用于暂时地存储已经输出或者将要输出的数据。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述方法的具体工作过程，可以参考前述装置实施例中的对应过程，在此不再赘述。

在本发明所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机装置(可以是个人计算机，服务器，或者网络装置等)或处理器(Processor)执行本发明各个实施例方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims

1.一种扫描设备，其特征在于，包括：

2.如权利要求1所述的扫描设备，其特征在于，所述数据处理器为可编程逻辑器件，并且所述可编程逻辑器件具体被配置为通过所述第一信号传输线获取所述图像数据并对每个所述图像数据进行重映射处理，以获得第二图像数据，并将所述第二图像数据缓存至所述缓存单元中。

3.如权利要求2所述的扫描设备，其特征在于，所述图像读取器包括：

4.如权利要求3所述的扫描设备，其特征在于，所述可编程逻辑器件还包括第一低电压差分信号接收器及第二低电压差分信号发送器，所述成像控制器包括第二低电压差分信号接收器；

5.如权利要求4所述的扫描设备，其特征在于，所述可编程逻辑器件具体被配置为在每个所述第一周期内通过所述第一低电压差分信号接收器接收一次所述第一图像数据并按照其对所述第一图像数据的接收顺序对所述第一图像数据进行第一重映射处理及量化压缩处理，以依次获得具有第一预设格式及第一预设位数的所述第二图像数据，并将所述第二图像数据缓存至所述缓存单元中，其中，所述第二图像数据与所述第一图像数据为一一对应关系。

6.如权利要求5所述的扫描设备，其特征在于，所述成像控制器还包括：

控制模块，被配置以生成控制指令；及

图像数据处理器，被配置为在每个所述第二周期内通过所述第二低电压差分信号接收器接收一次所述缓存单元内缓存的第二图像数据，并根据所述控制指令对所述第二图像数据进行量化补偿处理，其中，所述第一周期等于所述第二周期。

7.如权利要求4所述的扫描设备，其特征在于，所述缓存单元数量为两个，两个缓存单元被构建为乒乓Buffer结构；

8.如权利要求7所述的扫描设备，其特征在于，所述成像控制器具体被配置为通过所述第二低电压差分信号接收器在每个第三周期内接收一次两个缓存单元中的其中一个缓存单元缓存的第二图像数据，其中，所述第一周期为所述第三周期的1.5倍。

9.如权利要求4所述的扫描设备，其特征在于，所述缓存单元的数量为三个，三个缓存单元分别为第一缓存单元、第二缓存单元及第三缓存单元；

所述可编程逻辑器件具体被配置为在每个第一周期内通过所述第一信号传输线接收所述第一图像数据并按照其对所述第一图像数据的接收顺序对所述第一图像数据进行第三重映射处理，以依次获得具有第三预设格式及第三预设位数的所述第二图像数据，其中，所述第二图像数据包括红色像素数据、蓝色像素数据及绿色像素数据；及将获得的所述红色像素数据、所述蓝色像素数据及所述绿色像素数据分别缓存至所述第一缓存单元、所述第二缓存单元及所述第三缓存单元内。

10.如权利要求9所述的扫描设备，其特征在于，所述成像控制器具体被配置为通过第二低电压差分信号接收器在每个所述第一周期内轮流接收一次所述第一缓存单元内缓存的红色像素数据、所述第二缓存单元内缓存的蓝色像素数据及所述第三缓存单元内缓存的绿色像素数据。

11.如权利要求1-10任意一种所述的扫描设备，其特征在于，所述成像控制器的第二低电压差分信号接收器预制的低电压差分信号端口的数量小于所述第一信号传输线对应的线的数量，两个所述图像读取器的第一低电压差分信号发送器预制的低电压差分信号端口的数量大于或等于所述第一信号传输线对应的线的数量。

12.一种图像形成装置，包括如权利要求1-11任一项所述的扫描设备，以及与所述扫描设备连接的成像设备。

13.一种扫描方法，其特征在于，所述方法包括：

14.如权利要求13所述的扫描方法，其特征在于，所述数据处理器为可编程逻辑器件，所述数据处理器通过第一信号传输线获取所述图像数据并缓存至其内部的缓存单元中，具体包括：

所述可编程逻辑器件通过所述第一信号传输线获取所述图像数据并对每个所述图像数据进行重映射处理，以获得第二图像数据，并将所述第二图像数据缓存至所述缓存单元中。

15.如权利要求14所述的扫描方法，其特征在于，所述图像读取器包括传感器及第一低电压差分信号发送器，所述两个图像读取器分别读取待扫描文件并输出与所述待扫描文件对应的图像数据，具体包括：

所述传感器读取所述待扫描文件并输出与所述待扫描文件对应的图像数据，其中，所述图像数据包括至少一个第一图像数据；

所述第一低电压差分信号发送器接收所述至少一个第一图像数据并在每个第一周期内通过所述第一信号传输线以差分传输的方式输出一个所述第一图像数据，其中，每个第一图像数据对应一个像素点数据。

16.如权利要求15所述的扫描方法，其特征在于，所述可编程逻辑器件还包括第一低电压差分信号接收器及第二低电压差分信号发送器，所述成像控制器包括第二低电压差分信号接收器；

17.如权利要求16所述的扫描方法，其特征在于，所述可编程逻辑器件通过所述第一信号传输线获取所述图像数据并对每个所述图像数据进行重映射处理，以获得第二图像数据，并将所述第二图像数据缓存至所述缓存单元中，具体包括：

所述可编程逻辑器件在每个所述第一周期内通过所述第一低电压差分信号接收器接收一次所述第一图像数据并按照其对所述第一图像数据的接收顺序对所述第一图像数据进行第一重映射处理及量化压缩处理，以依次获得具有第一预设格式及第一预设位数的所述第二图像数据，并将所述第二图像数据缓存至所述缓存单元中，其中，所述第二图像数据与所述第一图像数据为一一对应关系。

18.如权利要求17所述的扫描方法，其特征在于，所述成像控制器包括控制器及图像数据处理器，所述成像控制器通过第二信号传输线读取所述缓存单元的图像数据，具体包括：

所述控制模块生成控制指令；

所述图像数据处理器在每个所述第二周期内通过所述第二信号传输线接收一次所述缓存单元内缓存的第二图像数据，并根据所述控制指令对所述第二图像数据进行量化补偿处理，其中，所述第一周期等于所述第二周期。

19.如权利要求16所述的扫描方法，其特征在于，所述缓存单元数量为两个，两个缓存单元被构建为乒乓Buffer结构；

所述通过所述第一信号传输线获取所述图像数据对每个所述图像数据进行重映射处理，以获得第二图像数据，并将所述第二图像数据缓存至所述缓存单元中，具体包括：

所述可编程逻辑器件在每个所述第一周期内通过所述第一低电压差分信号接收器接收一次所述第一图像数据并按照其对所述第一图像数据的接收顺序对所述第一图像数据进行第二重映射处理，以依次获得具有第二预设格式及第二预设位数的所述第二图像数据，并将生成的所述第二图像数据缓存至其中一个缓存单元内，每三个第二图像数据对应两个第一图像数据。

20.如权利要求19所述的扫描方法，其特征在于，所述成像控制器通过第二信号传输线读取所述缓存单元的图像数据，具体包括：

所述成像控制器在每个第三周期内接收一次两个缓存单元中的其中一个缓存单元缓存的第二图像数据，其中，所述第一周期为所述第三周期的1.5倍。

21.如权利要求16所述的扫描方法，其特征在于，所述缓存单元的数量为三个，三个缓存单元分别为第一缓存单元、第二缓存单元及第三缓存单元；

所述可编程逻辑器件通过所述第一信号传输线获取所述图像数据对每个所述图像数据进行重映射处理，以获得第二图像数据，并将所述第二图像数据缓存至所述缓存单元中，具体包括：

所述可编程逻辑器件在每个第一周期内通过所述第一信号传输线接收所述第一图像数据并按照其对所述第一图像数据的接收顺序对所述第一图像数据进行第三重映射处理，以依次获得具有第三预设格式及第三预设位数的所述第二图像数据，其中，所述第二图像数据包括红色像素数据、蓝色像素数据及绿色像素数据；及将所述红色像素数据、所述蓝色像素数据及所述绿色像素数据分别缓存至所述第一缓存单元、所述第二缓存单元及所述第三缓存单元内。

22.如权利要求21所述的扫描方法，其特征在于，所述通过第二信号传输线读取所述缓存单元的图像数据，具体包括：

所述成像控制器通过第二低电压差分信号接收器在每个所述第一周期内轮流接收一次所述第一缓存单元内缓存的红色像素数据、所述第二缓存单元内缓存的蓝色像素数据及所述第三缓存单元内缓存的绿色像素数据。

23.一种存储介质，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备执行13至22任意一项所述的方法。

24.一种扫描设备，包括存储器和处理器，所述存储器用于存储包括程序指令的信息，所述处理器用于控制程序指令的执行，其特征在于：所述程序指令被处理器加载并执行时实现权利要求13至22任意一项所述的方法的步骤。