CN110223624A - 像素驱动方法及其电路、和显示装置 - Google Patents
像素驱动方法及其电路、和显示装置 Download PDFInfo
- Publication number
- CN110223624A CN110223624A CN201910649558.5A CN201910649558A CN110223624A CN 110223624 A CN110223624 A CN 110223624A CN 201910649558 A CN201910649558 A CN 201910649558A CN 110223624 A CN110223624 A CN 110223624A
- Authority
- CN
- China
- Prior art keywords
- pixel
- sub
- duration
- data
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2074—Display of intermediate tones using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供一种像素驱动方法及其电路、和显示装置，其中，数据线在同一列子像素中向位于奇数行的子像素所提供的数据信号的极性与向位于偶数行的子像素所提供的数据信号的极性不同；所述像素驱动方法，包括：控制数据线按预设顺序依次对与其相连的各子像素进行充电，其中，第一子像素的充电时长与第二子像素的充电时长之间的时长差小于预设时长，所述第一子像素和所述第二子像素分别为与同一数据线相连的任意两个子像素。本发明提供的像素驱动方法及其电路、和显示装置，能够提高显示装置的显示效果。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种像素驱动方法及其装置、和显示装置。
背景技术
随着电子信息技术的不断发展，为了使显示装置的边框变窄，占屏比越大，采用双栅结构(Dual Gate)来驱动子像素发光，即一根数据线驱动相邻两列子像素的方式来驱动子像素，如图1所示，这样能够通过减少数据线的数量来达到缩小边框的效果。
但是Dual Gate中连接同一数据线的两列子像素得到的数据信号的极性相同，相邻数据线连接的子像素得到的数据信号的极性不同，而正负极性存在亮暗差异，会使得显示时出现明暗相间的竖纹。
为了克服上述问题，相关技术中采用同一列子像素得到的数据信号的极性交替排布的方式，如图2所示，这样列与列之间无亮暗差异。然而，在显示灰阶画面或单色画面时，数据线连续充电的两个子像素中，一个子像素充电效果好(即显示亮度高)而另一个子像素充电效果差(即显示亮度低)，导致子像素之间显示亮度均一性差的问题，降低显示装置的显示效果。
发明内容
本发明实施例提供一种像素驱动方法及其电路、和显示装置，以解决相关技术中同一列子像素得到的数据信号的极性交替排布时子像素之间显示亮度均一性差的问题。
为了解决上述技术问题，本发明提供技术方案如下：
第一方面，本发明实施例提供一种像素驱动方法，应用于阵列基板，所述阵列基板包括交叉设置的多根数据线和多根栅线，所述多根数据线和所述多根栅线限定出子像素；其中，相邻两根数据线之间设置有两列子像素，且每根数据线与其两侧的子像素连接；每行子像素对应有分设于该行子像素两侧的两根栅线，一根栅线与该行奇数位子像素连接，另一根栅线与该行偶数位子像素连接；其中，在所述阵列基板工作时，数据线向与其相连的两列子像素中位于奇数行的子像素提供的数据信号的极性相同，数据线向与其相连的两列子像素中位于偶数行的子像素提供的数据信号的极性相同，数据线在同一列子像素中向位于奇数行的子像素所提供的数据信号的极性与向位于偶数行的子像素所提供的数据信号的极性不同；所述像素驱动方法，包括：
控制数据线按预设顺序依次对与其相连的各子像素进行充电，其中，第一子像素的充电时长与第二子像素的充电时长之间的时长差小于预设时长，所述第一子像素和所述第二子像素分别为与同一数据线相连的任意两个子像素。
进一步地，所述控制数据线按预设顺序依次对相连的各子像素进行充电的步骤，包括：
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则前移与所述目标子像素对应的时钟信号的下降沿，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则后移与所述目标子像素对应的时钟信号的下降沿，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
进一步地，所述控制数据线按预设顺序依次对相连的各子像素进行充电的步骤，包括：
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则延长所述目标子像素对应的栅线输出能力(GateOutput Enable，简称GOE)时间，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则缩短所述目标子像素对应的GOE时间，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
进一步地，所述控制数据线按预设顺序依次对相连的各子像素进行充电的步骤，包括：
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则缩短数据线中用于对所述目标子像素进行充电的电平段的时长，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则延长数据线中用于对所述目标子像素进行充电的电平段的时长，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
进一步地，第一数据线向与其相连的位于同一行的两个子像素提供的数据信号的极性不同于第二数据线向与其相连的位于该行的两个子像素提供的数据信号的极性，所述第一数据线和所述第二数据线为相邻的两根数据线。
第二方面，本发明实施例还提供一种像素驱动电路，应用于阵列基板，所述阵列基板包括交叉设置的多根数据线和多根栅线，所述多根数据线和所述多根栅线限定出子像素；其中，相邻两根数据线之间设置有两列子像素，且每根数据线与其两侧的子像素连接；每行子像素对应有分设于该行子像素两侧的两根栅线，一根栅线与该行奇数位子像素连接，另一根栅线与该行偶数位子像素连接；其中，在所述阵列基板工作时，数据线向与其相连的两列子像素中位于奇数行的子像素提供的数据信号的极性相同，数据线向与其相连的两列子像素中位于偶数行的子像素提供的数据信号的极性相同，数据线在同一列子像素中向位于奇数行的子像素所提供的数据信号的极性与向位于偶数行的子像素所提供的数据信号的极性不同；所述像素驱动方法，包括：
控制模块，用于控制数据线按预设顺序依次对与其相连的各子像素进行充电，其中，第一子像素的充电时长与第二子像素的充电时长之间的时长差小于预设时长，所述第一子像素和所述第二子像素分别为与同一数据线相连的任意两个子像素。
进一步地，所述控制模块，还用于若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则前移与所述目标子像素对应的时钟信号的下降沿，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则后移与所述目标子像素对应的时钟信号的下降沿，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
进一步地，所述控制模块，还用于若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则延长所述目标子像素对应的栅线输出能力GOE时间，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则缩短所述目标子像素对应的GOE时间，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
进一步地，所述控制模块，还用于若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则缩短数据线中用于对所述目标子像素进行充电的电平段的时长，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则延长数据线中用于对所述目标子像素进行充电的电平段的时长，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
第三方面，本发明实施例还提供一种显示装置，包括如上所述的像素驱动电路。
第四方面，本发明实施例还提供一种显示装置，包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如上所述的像素驱动方法的步骤。
第五方面，本发明实施例还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的像素驱动方法的步骤。
本发明提供的技术方案中，使同一数据线相连的任意两个子像素的充电时长之间的时长差小于预设时长，使得任意两个子像素之间的充电效果接近，即使得任意两个子像素之间的显示亮度接近，能够避免一个子像素充电效果好而另一个子像素充电效果差的问题，提高子像素之间的显示亮度的均一性，进而提高显示装置的显示效果。因此，本发明提供的技术方案能够提高子像素之间的显示亮度的均一性，进而提高显示装置的显示效果。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中双栅结构的像素电路的结构示意图；
图2为本发明一实施例提供的像素驱动方法应用的阵列基板中的像素电路的结构示意图；
图3为现有技术中向相邻两个子像素充电的波形示意图；
图4为现有技术中子像素之间亮度不均一的示意图；
图5为本发明一实施例提供的像素驱动方法中对时钟信号的下降沿前移的波形示意图；
图6为本发明一实施例提供的像素驱动方法中对时钟信号的下降沿后移的波形示意图；
图7为本发明一实施例提供的像素驱动方法中对GOE进行调整的波形示意图；
图8为本发明一实施例提供的像素驱动方法中对数据信号占空比进行调整的波形示意图；
图9为本发明一实施例提供的像素驱动电路的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
相关技术中，为避免竖纹而采用了同一列子像素得到的数据信号的极性交替排布的方式，如图2所示。以图2中第n(n为正整数)行和第n+1行为例，数据线向位于第一行的子像素1和子像素2均提供高电平的数据信号后，向第二行的子像素3和子像素4均提供低电平的数据信号。如图3所示，图3中t1为向两个子像素提供相同电平进行充电的时长，因此t1/2为向一个子像素提供电平进行充电的时长，t2为子像素2的充电时长，t3为子像素2对应的GOE时间，t4为数据信号跳变所需的时间，t5为子像素3的充电时长，t6为子像素3对应的GOE时间。由于数据线对子像素1充电后电平无跳变，子像素2有预充时间，使得子像素2的充电时长t2(t2＝t1/2-t3)长，子像素2具有较好的显示亮度，而数据线对子像素2充电后电平发生跳变，子像素3没有预充时间，导致子像素3的充电时长(t5＝t1/2-t4-t6)短，子像素3的显示亮度较差。
这样，连续充电的两个子像素中一个子像素的显示亮度高而另一个子像素的显示亮度低，如图4所示，可以看出图4中圆圈所在的两列子像素中处于圆圈内的子像素的显示亮度高而其他子像素的显示亮度低，导致子像素之间显示亮度均一性差的问题，降低显示装置的显示效果。
本发明实施例针对上述问题，提供一种像素驱动方法及其电路、和显示装置，能够解决相关技术中同一列子像素得到的数据信号的极性交替排布时子像素之间显示亮度均一性差的问题。
本发明实施例提供一种像素驱动方法，应用于阵列基板，如图2所示，所述阵列基板包括交叉设置的多根数据线和多根栅线，所述多根数据线和所述多根栅线限定出子像素；其中，相邻两根数据线之间设置有两列子像素，且每根数据线与其两侧的子像素连接；每行子像素对应有分设于该行子像素两侧的两根栅线，一根栅线与该行奇数位子像素连接，另一根栅线与该行偶数位子像素连接；在所述阵列基板工作时，数据线向与其相连的两列子像素中位于奇数行的子像素提供的数据信号的极性相同，数据线向与其相连的两列子像素中位于偶数行的子像素提供的数据信号的极性相同，数据线在同一列子像素中向位于奇数行的子像素所提供的数据信号的极性与向位于偶数行的子像素所提供的数据信号的极性不同；所述像素驱动方法，包括：
控制数据线按预设顺序依次对与其相连的各子像素进行充电，其中，第一子像素的充电时长与第二子像素的充电时长之间的时长差小于预设时长，所述第一子像素和所述第二子像素分别为与同一数据线相连的任意两个子像素。
本发明实施例中，使同一数据线相连的任意两个子像素的充电时长之间的时长差小于预设时长，使得任意两个子像素之间的充电效果接近，即使得任意两个子像素之间的显示亮度接近，能够避免一个子像素充电效果好而另一个子像素充电效果差的问题，提高子像素之间的显示亮度的均一性，进而提高显示装置的显示效果。因此，本发明提供的技术方案能够提高子像素之间的显示亮度的均一性，进而提高显示装置的显示效果。
上述阵列基板中的像素可以是包含红色子像素、绿色子像素和蓝色子像素的三色像素，如图2所示；也可以是还包含白色子像素、黄色子像素的其他多个子像素。另外，同一列的子像素颜色可以相同也可以不同，例如：阵列基板包括M行时，同一列中前i行均为蓝色子像素、剩余行均为红色子像素，其中i为小于M的正整数。
若每一行的子像素数量为2N(N为正整数)，则每一条栅线与N个(奇数位或偶数位)子像素连接，数据线的数量也为N条，每条数据线与其两侧的子像素连接(一侧与奇数位的子像素连接，另一侧与偶数位的子像素连接)。在一条栅线得到栅极扫描信号时，N条数据线分别向与该栅线连接的N个子像素提供相应的数据信号。
上述阵列基板中的栅线可以是按第1行、第2行、第4行、第3行、第5行、第6行、第8行、第7行的顺序依次驱动，如图2所示，这样在同一列子像素的颜色相同时不仅能够确保每个子像素的显示亮度接近，还能够减少数据信号的切换次数，达到节约能耗的效果；上述阵列基板中的栅线也可以是按照第1行、第2行、第3行、第4行、第5行、第6行、第7行、第8行的顺序依次驱动。其中，每个子像素接收到的数据信号的极性与其充电顺序前后位两个子像素中的一者接收到的数据信号的极性相同，且与其充电顺序前后两个子像素中的另一者接收到的数据信号的极性相反。
从图2中可以看出，数据线相连的两列子像素中位于同一行的两个子像素数据线所提供的数据信号的极性相同，因此一根数据线在向有预充的子像素提供数据信号时，其他的数据线也是在向有预充的子像素提供数据信号；一根数据线在向没有预充的子像素提供数据信号时，其他的数据线也是在向没有预充的子像素提供数据信号。
上述第一子像素的充电时长与第二子像素的充电时长之间的时长差小于预设时长，可以理解为第一子像素充电后的显示亮度与第二子像素充电后的显示亮度之间差别很小，从而能够提高子像素之间的显示亮度的均一性。
进一步地，所述控制数据线按预设顺序依次对相连的各子像素进行充电的步骤，包括：
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则前移与所述目标子像素对应的时钟信号的下降沿，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则后移与所述目标子像素对应的时钟信号的下降沿，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
其中，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则当前待充电目标子像素为上述充电效果好的子像素，因为当前待充电目标子像素有预充时间。而在充电顺序中位于当前待充点目标子像素前后的两个子像素是没有预充时间的，也就是上述充电效果差的子像素。
如图5所示，其中，虚线为未前移时原本时钟信号的波形图，实线为前移后时钟信号的波形图。有预充时间的子像素对应的时钟信号的周期时长能够控制与有预充时间的子像素相连的栅线得到栅极扫描信号的时长，通过将对应的时钟信号的下降沿前移，能够缩短时钟信号的周期时长，从而能够缩短与有预充时间的子像素相连的栅线得到栅极扫描信号的时长，进而缩短有预充时间的子像素的充电时长，降低有预充时间的子像素的显示亮度。
其中，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不相同，则当前待充电目标子像素为上述充电效果差的子像素，因为当前待充电目标子像素没有预充时间。而在充电顺序中位于当前待充点目标子像素前后的两个子像素是有预充时间的，也就是上述充电效果好的子像素。
如图6所示，其中，虚线为未后移时原本时钟信号的波形图，实线为后移后时钟信号的波形图。没有预充时间的子像素对应的时钟信号的周期时长能够控制与没有预充时间的子像素相连的栅线得到栅极扫描信号的时长，通过将对应的时钟信号的下降沿后移，能够延长了时钟信号的周期时长，从而能够延长与没有预充时间的子像素相连的栅线得到栅极扫描信号的时长，进而延长没有预充时间的子像素的充电时长，提高没有预充时间的子像素的显示亮度。
本实施例中，可以只对有预充时间的子像素对应的时钟信号的下降沿进行前移，来使有预充时间的子像素的充电时长与没有预充时间的子像素的充电时长之间的时长差小于预设时长；也可以只对没有预充时间的子像素对应的时钟信号的下降沿进行后移，来使有预充时间的子像素的充电时长与没有预充时间的子像素的充电时长之间的时长差小于预设时长；还可以既对有预充时间的子像素对应的时钟信号的下降沿进行前移，又对没有预充时间的子像素对应的时钟信号的下降沿进行后移，来使有预充时间的子像素的充电时长与没有预充时间的子像素的充电时长之间的时长差小于预设时长。
本实施例中，只需要调整各子像素对应的时钟信号的周期时长，即可调整各子像素之间的充电时长，提高各子像素之间显示亮度的均一性。
进一步地，所述控制数据线按预设顺序依次对相连的各子像素进行充电的步骤，包括：
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则延长所述目标子像素对应的栅线输出能力GOE时间，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则缩短所述目标子像素对应的GOE时间，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
本实施例中，GOE时间为栅极驱动信号从高电平跳变至低电平所花费的时间或者栅极驱动信号从低电平跳变至高电平所花费的时间，GOE时间内是不能够对像素进行充电的。
子像素对应的栅极驱动信号的时长减去该子像素对应的GOE时间即为该子像素的充电时长，又由于每个子像素对应的栅极驱动信号的时长是确定的，因此，子像素对应的GOE时间越长该子像素的充电时长就越短。
如图7所示，图7中的上方信号图即为图2，图7中的下方信号图为调整GOE时间后的信号图。本实施例中，可以只通过将有预充时间的子像素对应的GOE时间延长，缩短有预充时间的子像素的充电时长，来使有预充时间的子像素的充电时长与没有预充时间的子像素的充电时长之间的时长差小于预设时长；也可以只通过将没有预充时间的子像素对应的GOE时间缩短，延长有预充时间的子像素的充电时长，来使有预充时间的子像素的充电时长与没有预充时间的子像素的充电时长之间的时长差小于预设时长；还可以既将有预充时间的子像素对应的GOE时间延长，缩短有预充时间的子像素的充电时长，又将没有预充时间的子像素对应的GOE时间缩短，延长有预充时间的子像素的充电时长，来使有预充时间的子像素的充电时长与没有预充时间的子像素的充电时长之间的时长差小于预设时长。
本实施例中，只需要通过控制各子像素对应GOE时间，即可调整各子像素之间的充电时长，提高各子像素之间显示亮度的均一性。
进一步地，所述控制数据线按预设顺序依次对相连的各子像素进行充电的步骤，包括：
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则缩短数据线中用于对所述目标子像素进行充电的电平段的时长，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则延长数据线中用于对所述目标子像素进行充电的电平段的时长，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
本实施例中，在与子像素相连的栅线得到的栅极驱动信号的时间充足的情况下，数据线向子像素提供数据信号的时长即为该子像素的充电时长。
若有预充时间的子像素的充电电平为高电平，则缩短周期内高电平的时长，缩短的部分可以设为高电平与低电平中间电位；若没有预充时间的子像素的充电电平为低电平，则延长充电周期以延长周期内低电平的时长；在同时缩短周期内高电平的时长且延长周期内低电平的时长时，可以不调整周期时长只通过调整数据信号的占空比实现对高电平和低电平的时长调整。
如图8所示，图8中的上方信号图即为图2，图8中的下方信号图为调整数据信号的占空比后的信号图。本实施例中，可以只通过缩短数据线中用于对有预充时间的子像素进行充电的电平段的时长t7，来降低有预充时间的子像素的充电时长，以使有预充时间的子像素的充电时长与没有预充时间的子像素的充电时长之间的时长差小于预设时长；也可以只通过延长数据线中用于对没有预充时间的子像素进行充电的电平段的时长t8，来延长没有预充时间的子像素的充电时长，以使有预充时间的子像素的充电时长与没有预充时间的子像素的充电时长之间的时长差小于预设时长；还可以既缩短数据线中用于对有预充时间的子像素进行充电的电平段的时长t7，来降低有预充时间的子像素的充电时长，又延长数据线中用于对没有预充时间的子像素进行充电的电平段的时长t8，来延长没有预充时间的子像素的充电时长，以使有预充时间的子像素的充电时长与没有预充时间的子像素的充电时长之间的时长差小于预设时长。
进一步地，第一数据线向与其相连的位于同一行的两个子像素提供的数据信号的极性不同于第二数据线向与其相连的位于该行的两个子像素提供的数据信号的极性，所述第一数据线和所述第二数据线为相邻的两根数据线。
这样，能够避免同一行的子像素得到的数据信号的极性相同、相邻行的子像素得到的数据信号的极性不同，正负极性存在亮暗差异，而出现的显示时出现明暗相间的横纹的情况，提高了显示装置的显示效果。
请参阅图9，为本发明实施例提供的一种像素驱动电路的结构示意图，如图9所示，像素驱动电路900包括：
控制模块910，用于控制数据线按预设顺序依次对与其相连的各子像素进行充电，其中，第一子像素的充电时长与第二子像素的充电时长之间的时长差小于预设时长，所述第一子像素和所述第二子像素分别为与同一数据线相连的任意两个子像素。
进一步地，所述控制模块910，还用于若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则前移与所述目标子像素对应的时钟信号的下降沿，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则后移与所述目标子像素对应的时钟信号的下降沿，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
进一步地，所述控制模块910，还用于若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则延长所述目标子像素对应的栅线输出能力GOE时间，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则缩短所述目标子像素对应的GOE时间，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
进一步地，所述控制模块910，还用于若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则缩短数据线中用于对所述目标子像素进行充电的电平段的时长，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则延长数据线中用于对所述目标子像素进行充电的电平段的时长，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
发明实施例的像素驱动电路900能够实现图5至图8的方法实施例中像素驱动方法实现的各个过程，为避免重复，这里不再赘述。
本发明实施例的像素驱动装置900，能够提高子像素之间的显示亮度的均一性，进而提高显示装置的显示效果。
本发明实施例还提供了一种显示装置，包括如上所述的像素驱动电路。
显示装置可以是显示器、手机、平板电脑、电视机、可穿戴电子设备、导航显示设备等。
本发明实施例还提供一种显示装置，该显示装置包括但不限于：射频单元、网络模块、音频输出单元、输入单元、传感器、显示单元、用户输入单元、接口单元、存储器、处理器、以及电源等部件。本领域技术人员可以理解，上述显示装置的结构并不构成对显示装置的限定，显示装置可以包括上述更多或更少的部件，或者组合某些部件，或者不同的部件布置。
其中，处理器用于：控制数据线按预设顺序依次对与其相连的各子像素进行充电，其中，第一子像素的充电时长与第二子像素的充电时长之间的时长差小于预设时长，所述第一子像素和所述第二子像素分别为与同一数据线相连的任意两个子像素。
可选的，处理器还可以在执行所述控制数据线按预设顺序依次对相连的各子像素进行充电的步骤时用于：若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则前移与所述目标子像素对应的时钟信号的下降沿，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则后移与所述目标子像素对应的时钟信号的下降沿，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
可选的，处理器还可以在执行所述控制数据线按预设顺序依次对相连的各子像素进行充电的步骤时用于：若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则延长所述目标子像素对应的栅线输出能力GOE时间，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则缩短所述目标子像素对应的GOE时间，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
可选的，处理器还可以在执行所述控制数据线按预设顺序依次对相连的各子像素进行充电的步骤时用于：若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则缩短数据线中用于对所述目标子像素进行充电的电平段的时长，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则延长数据线中用于对所述目标子像素进行充电的电平段的时长，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
显示装置能够实现前述实施例中像素驱动电路实现的各个过程，为避免重复，这里不再赘述。
本发明实施例的显示装置，能够提高子像素之间的显示亮度的均一性，进而提高显示装置的显示效果。
优选的，本发明实施例还提供一种显示装置，包括上述处理器，上述存储器，存储在存储器上并可在所述处理器上运行的计算机程序，该计算机程序被处理器执行时实现上述像素驱动方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
本发明实施例还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现上述像素驱动方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。其中，所述的计算机可读存储介质，如只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。
Claims (12)
1.一种像素驱动方法，应用于阵列基板，所述阵列基板包括交叉设置的多根数据线和多根栅线，所述多根数据线和所述多根栅线限定出子像素；其中，相邻两根数据线之间设置有两列子像素，且每根数据线与其两侧的子像素连接；每行子像素对应有分设于该行子像素两侧的两根栅线，一根栅线与该行奇数位子像素连接，另一根栅线与该行偶数位子像素连接；其特征在于，在所述阵列基板工作时，数据线向与其相连的两列子像素中位于奇数行的子像素提供的数据信号的极性相同，数据线向与其相连的两列子像素中位于偶数行的子像素提供的数据信号的极性相同，数据线在同一列子像素中向位于奇数行的子像素所提供的数据信号的极性与向位于偶数行的子像素所提供的数据信号的极性不同；所述像素驱动方法，包括：
控制数据线按预设顺序依次对与其相连的各子像素进行充电，其中，第一子像素的充电时长与第二子像素的充电时长之间的时长差小于预设时长，所述第一子像素和所述第二子像素分别为与同一数据线相连的任意两个子像素。
2.根据权利要求1所述的方法，其特征在于，所述控制数据线按预设顺序依次对相连的各子像素进行充电的步骤，包括：
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则前移与所述目标子像素对应的时钟信号的下降沿，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则后移与所述目标子像素对应的时钟信号的下降沿，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
3.根据权利要求1所述的方法，其特征在于，所述控制数据线按预设顺序依次对相连的各子像素进行充电的步骤，包括：
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则延长所述目标子像素对应的栅线输出能力GOE时间，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则缩短所述目标子像素对应的GOE时间，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
4.根据权利要求1所述的方法，其特征在于，所述控制数据线按预设顺序依次对相连的各子像素进行充电的步骤，包括：
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则缩短数据线中用于对所述目标子像素进行充电的电平段的时长，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，
若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则延长数据线中用于对所述目标子像素进行充电的电平段的时长，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
5.根据权利要求1所述的方法，其特征在于，第一数据线向与其相连的位于同一行的两个子像素提供的数据信号的极性不同于第二数据线向与其相连的位于该行的两个子像素提供的数据信号的极性，所述第一数据线和所述第二数据线为相邻的两根数据线。
6.一种像素驱动电路，应用于阵列基板，所述阵列基板包括交叉设置的多根数据线和多根栅线，所述多根数据线和所述多根栅线限定出子像素；其中，相邻两根数据线之间设置有两列子像素，且每根数据线与其两侧的子像素连接；每行子像素对应有分设于该行子像素两侧的两根栅线，一根栅线与该行奇数位子像素连接，另一根栅线与该行偶数位子像素连接；其特征在于，在所述阵列基板工作时，数据线向与其相连的两列子像素中位于奇数行的子像素提供的数据信号的极性相同，数据线向与其相连的两列子像素中位于偶数行的子像素提供的数据信号的极性相同，数据线在同一列子像素中向位于奇数行的子像素所提供的数据信号的极性与向位于偶数行的子像素所提供的数据信号的极性不同；所述像素驱动方法，包括：
控制模块，用于控制数据线按预设顺序依次对与其相连的各子像素进行充电，其中，第一子像素的充电时长与第二子像素的充电时长之间的时长差小于预设时长，所述第一子像素和所述第二子像素分别为与同一数据线相连的任意两个子像素。
7.根据权利要求6所述的像素驱动电路，其特征在于，
所述控制模块，还用于若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则前移与所述目标子像素对应的时钟信号的下降沿，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则后移与所述目标子像素对应的时钟信号的下降沿，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
8.根据权利要求6所述的像素驱动电路，其特征在于，
所述控制模块，还用于若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则延长所述目标子像素对应的栅线输出能力GOE时间，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则缩短所述目标子像素对应的GOE时间，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
9.根据权利要求6所述的像素驱动电路，其特征在于，
所述控制模块，还用于若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则缩短数据线中用于对所述目标子像素进行充电的电平段的时长，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则延长数据线中用于对所述目标子像素进行充电的电平段的时长，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。
10.一种显示装置，其特征在于，包括如权利要求6-9中任一项所述的像素驱动电路。
11.一种显示装置，其特征在于，包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如权利要求1至5中任一项所述的像素驱动方法的步骤。
12.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至5中任一项所述的像素驱动方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910649558.5A CN110223624A (zh) | 2019-07-18 | 2019-07-18 | 像素驱动方法及其电路、和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910649558.5A CN110223624A (zh) | 2019-07-18 | 2019-07-18 | 像素驱动方法及其电路、和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110223624A true CN110223624A (zh) | 2019-09-10 |
Family
ID=67813591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910649558.5A Pending CN110223624A (zh) | 2019-07-18 | 2019-07-18 | 像素驱动方法及其电路、和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110223624A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110767191A (zh) * | 2019-10-24 | 2020-02-07 | 深圳市华星光电半导体显示技术有限公司 | 一种液晶显示面板的像素驱动电路结构 |
| CN111028802A (zh) * | 2019-12-12 | 2020-04-17 | 福建华佳彩有限公司 | 一种双栅面板的驱动方法 |
| CN111312193A (zh) * | 2020-04-02 | 2020-06-19 | Tcl华星光电技术有限公司 | 显示阵列模块的驱动装置及其驱动方法 |
| CN112185313A (zh) * | 2020-10-16 | 2021-01-05 | Tcl华星光电技术有限公司 | 一种像素结构驱动方法及显示装置 |
| CN116092405A (zh) * | 2022-12-12 | 2023-05-09 | 北京京东方技术开发有限公司 | 显示面板、显示驱动方法、显示驱动模组和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105116656A (zh) * | 2015-09-23 | 2015-12-02 | 重庆京东方光电科技有限公司 | 一种像素驱动方法、像素驱动装置及显示装置 |
| CN105489185A (zh) * | 2016-01-25 | 2016-04-13 | 京东方科技集团股份有限公司 | 驱动装置、显示装置和驱动方法 |
| US20160365045A1 (en) * | 2014-11-14 | 2016-12-15 | Shenzhen China Star Optoelectronics | Method for driving liquid crystal display panel |
| CN109658892A (zh) * | 2019-01-30 | 2019-04-19 | 惠科股份有限公司 | 一种显示面板、显示面板的驱动方法和显示装置 |
-
2019
- 2019-07-18 CN CN201910649558.5A patent/CN110223624A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160365045A1 (en) * | 2014-11-14 | 2016-12-15 | Shenzhen China Star Optoelectronics | Method for driving liquid crystal display panel |
| CN105116656A (zh) * | 2015-09-23 | 2015-12-02 | 重庆京东方光电科技有限公司 | 一种像素驱动方法、像素驱动装置及显示装置 |
| CN105489185A (zh) * | 2016-01-25 | 2016-04-13 | 京东方科技集团股份有限公司 | 驱动装置、显示装置和驱动方法 |
| CN109658892A (zh) * | 2019-01-30 | 2019-04-19 | 惠科股份有限公司 | 一种显示面板、显示面板的驱动方法和显示装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110767191A (zh) * | 2019-10-24 | 2020-02-07 | 深圳市华星光电半导体显示技术有限公司 | 一种液晶显示面板的像素驱动电路结构 |
| WO2021077474A1 (zh) * | 2019-10-24 | 2021-04-29 | 深圳市华星光电半导体显示技术有限公司 | 一种液晶显示面板的像素驱动电路 |
| CN111028802A (zh) * | 2019-12-12 | 2020-04-17 | 福建华佳彩有限公司 | 一种双栅面板的驱动方法 |
| CN111312193A (zh) * | 2020-04-02 | 2020-06-19 | Tcl华星光电技术有限公司 | 显示阵列模块的驱动装置及其驱动方法 |
| CN112185313A (zh) * | 2020-10-16 | 2021-01-05 | Tcl华星光电技术有限公司 | 一种像素结构驱动方法及显示装置 |
| CN112185313B (zh) * | 2020-10-16 | 2022-05-31 | Tcl华星光电技术有限公司 | 一种像素结构驱动方法及显示装置 |
| CN116092405A (zh) * | 2022-12-12 | 2023-05-09 | 北京京东方技术开发有限公司 | 显示面板、显示驱动方法、显示驱动模组和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110223624A (zh) | 像素驱动方法及其电路、和显示装置 | |
| CN109637414B (zh) | 一种显示面板驱动电路及其驱动方法、显示装置 | |
| CN109817150A (zh) | 一种像素驱动方法、像素驱动装置及显示装置 | |
| CN106297640B (zh) | 一种显示面板、驱动方法以及电子设备 | |
| WO2020215881A1 (zh) | 一种显示屏、移动终端及其控制方法 | |
| CN100455028C (zh) | 发光装置及其驱动方法 | |
| CN103077955B (zh) | 一种有机发光二极管像素结构、显示装置 | |
| CN107506161B (zh) | 一种显示面板和电子设备 | |
| EP1372136A1 (en) | Scan driver and a column driver for active matrix display device and corresponding method | |
| CN110517636A (zh) | 有机发光显示面板、显示装置和驱动方法 | |
| CN107342036A (zh) | 显示面板及显示装置 | |
| US20110227884A1 (en) | Scan driver and organic light emitting display using the scan driver | |
| CN103295546B (zh) | 显示装置、驱动显示装置的方法及电子电器 | |
| CN108831405A (zh) | 显示面板的驱动方法、装置、设备及存储介质 | |
| CN101923839A (zh) | 显示面板驱动方法、栅极驱动器、以及显示设备 | |
| CN102456315A (zh) | 像素电路、电光学装置以及电子设备 | |
| CN107863062A (zh) | 一种显示面板控制方法 | |
| US11538383B2 (en) | Driving method of display panel, display panel, and display device | |
| CN110349550A (zh) | 像素驱动方法及其电路、和显示装置 | |
| CN105097873A (zh) | 阵列基板及显示装置 | |
| CN110931543B (zh) | 显示面板、其驱动方法及显示装置 | |
| CN109637493A (zh) | 显示面板的驱动方法及设备 | |
| CN113920956B (zh) | 驱动电路、驱动方法和显示设备 | |
| CN104204929B (zh) | 显示元件和显示装置 | |
| CN106652967A (zh) | 显示面板、显示装置和应用于显示面板的驱动方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |