CN110223215A - 一种图形渲染管线的控制方法、装置及计算机存储介质 - Google Patents
一种图形渲染管线的控制方法、装置及计算机存储介质 Download PDFInfo
- Publication number
- CN110223215A CN110223215A CN201910498572.XA CN201910498572A CN110223215A CN 110223215 A CN110223215 A CN 110223215A CN 201910498572 A CN201910498572 A CN 201910498572A CN 110223215 A CN110223215 A CN 110223215A
- Authority
- CN
- China
- Prior art keywords
- vertex
- batch
- data space
- value
- dyeing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009877 rendering Methods 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004043 dyeing Methods 0.000 claims abstract description 97
- 239000013256 coordination polymer Substances 0.000 claims abstract 25
- 230000004044 response Effects 0.000 claims description 9
- 239000000284 extract Substances 0.000 claims description 6
- 238000010186 staining Methods 0.000 claims description 6
- 238000004040 coloring Methods 0.000 claims description 2
- 101000741271 Sorghum bicolor Phosphoenolpyruvate carboxylase 1 Proteins 0.000 description 10
- 241001510071 Pyrrhocoridae Species 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000012634 fragment Substances 0.000 description 4
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000004378 air conditioning Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
Abstract
本发明实施例公开了一种图形渲染管线的控制方法、装置及计算机存储介质；该装置包括：命令处理器CP、由多个宏处理核心MC组成的运算阵列Array、宏处理核心控制器MCC、多边形链表构造器PLB以及显存Memory。通过增加了MCC，实现了CP对MC的流水化处理，当有MC在处理完当前批次顶点的染色任务后，已染色的顶点将存入Memory并且此MC会接受新批次的顶点，并且已染色的顶点可以进入PLB进行下一步的处理。从而提高MC的利用率，并且提高图形渲染管线的渲染性能。
Description
技术领域
本发明实施例涉及图形处理器(GPU，Graphics Processing Unit)技术领域，尤其涉及一种图形渲染管线的控制方法、装置及计算机存储介质。
背景技术
在统一渲染架构中，GPU的运算阵列Array中的运算单元，即宏处理核心(MC，MacroCore)彼此相互独立，且均包含顶点染色器和片元染色器，但在同一时间，单个MC只能对上述染色器中的一种染色器使能。
在一些统一渲染方案中，为了控制方便，通常会采用“间断式”的渲染方式，即CPU或主机通过命令处理器(CP，Command Processor)下发一个绘制Draw命令，从而驱动Array中的一个或多个MC进行顶点染色，染色完毕之后存入GPU中的显存Memory，再通过多边形链表构造器(PLB，Polygon List Builder)处理，处理完毕后，CP接受到反馈后向CPU或主机发送中断，随后CPU再下发下一个命令。而若该Draw命令需要同时用到多个MC中的顶点染色器,其要等到所有MC都执行完之后才会将所有已染色的顶点存入Memory再进行下一命令批次下发操作。
对于上述“间断式”的统一渲染方案，存在着图形渲染管线断流的问题，导致整条图形渲染管线利用率降低，除此之外，当绘制复杂图形命令时，需要动用多个MC进行顶点染色，由于染色复杂程度不均衡的原因，会使得各个MC之间的染色速度出现差异，即会发生染色早已完毕的MC需等待染色速度较慢的MC全部完成后，才将所有完成染色的顶点存入Memory的情况，也降低了MC的利用率。
发明内容
有鉴于此，本发明实施例期望提供一种图形渲染管线的控制方法、装置及计算机存储介质；提高MC的利用率，并且提高图形渲染管线的渲染性能。
本发明实施例的技术方案是这样实现的：
第一方面，本发明实施例提供了一种图形渲染管线的控制装置，所述装置包括：命令处理器CP、由多个宏处理核心MC组成的运算阵列Array、宏处理核心控制器MCC、多边形链表构造器PLB以及显存Memory；其中，
所述CP，经配置为：根据针对当前帧的所有绘制命令，确定所述当前帧需要染色的顶点数目并为各个顶点按顺序分配索引标识，并根据按照渲染顺序为所述需要染色的顶点为宏处理核心控制器MCC中的顶点批次表分配数据空间；其中，所述顶点批次表内的每个数据空间均对应于一顶点且初始值为第一数值，所述第一数值标识所述顶点未完成顶点染色；以及，
将所述需要染色的顶点按照绘制命令顺序地分批次分配至Array中的各MC进行顶点染色；
所述MC，经配置为：当分配至自身的顶点完成顶点染色处理后，将已完成顶点染色处理的顶点通知MCC，并将所述自身已完成顶点染色处理的顶点写入Memory；
所述MCC，经配置为：将所述已完成顶点染色处理的顶点通知CP，并将所述顶点批次表中与所述已完成顶点染色处理的顶点对应数据空间内的数值修改为第二数值；其中，所述第二数值标识所述顶点已完成顶点染色；
所述CP，还经配置为：按照绘制命令向所述MC分配新批次的需要染色的顶点，并向PLB发送第一触发指令；
所述PLB，经配置为响应于所述第一触发指令，按照顺序对顶点批次表进行遍历；以及，
当被遍历的数据空间内的数值为第二数值时，从Memory中提取所述被遍历的数据空间对应的顶点；以及，
当遍历至所述顶点批次表内的最后一个数据空间时，则向所述CP进行第一反馈；所述第一反馈用于CP刷新所述顶点批次表，并等待进入下一帧的绘制命令。
第二方面，本发明实施例提供了一种图形渲染管线的控制方法，所述方法应用于第一方面所述的图形渲染管线的控制装置，所述方法包括：
命令处理器CP根据针对当前帧的所有绘制命令，确定所述当前帧需要染色的顶点数目并为各个顶点按顺序分配索引标识，并根据按照渲染顺序为所述需要染色的顶点为宏处理核心控制器MCC中的顶点批次表分配数据空间；其中，所述顶点批次表内的每个数据空间均对应于一顶点且初始值为第一数值，所述第一数值标识所述顶点未完成顶点染色；
所述CP将所述需要染色的顶点按照绘制命令顺序地分批次分配至Array中的各MC进行顶点染色；
若Array中出现完成顶点染色处理的MC，则所述MC将自身已完成顶点染色处理的顶点通知MCC，并将自身已完成顶点染色处理的顶点写入显存Memory；
所述MCC将所述已完成顶点染色处理的顶点通知CP，并将所述顶点批次表中与所述已完成顶点染色处理的顶点对应数据空间内的数值修改为第二数值；其中，所述第二数值标识所述顶点已完成顶点染色；
所述CP按照绘制命令向所述MC分配新批次的需要染色的顶点，并向多边形链表构造器PLB发送第一触发指令；
所述PLB响应于所述第一触发指令，按照顺序对顶点批次表进行遍历；
当被遍历的数据空间内的数值为第二数值时，所述PLB从Memory中提取所述被遍历的数据空间对应的顶点；
当所述PLB遍历至所述顶点批次表内的最后一个数据空间时，则向所述CP进行第一反馈；所述第一反馈用于所述CP刷新所述顶点批次表，并等待进入下一帧的绘制命令。
第三方面，本发明实施例提供了一种计算机存储介质，所述计算机存储介质存储有图形渲染管线的控制程序，所述图形渲染管线的控制程序被至少一个处理器执行时实现第二方面所述的图形渲染管线的控制方法的步骤。
本发明实施例提供了一种图形渲染管线的控制方法、装置及计算机存储介质；由于增加了MCC，实现了CP对MC的流水化处理，当有MC在处理完当前批次顶点的染色任务后，已染色的顶点将存入Memory并且此MC会接受新批次的顶点，并且已染色的顶点可以进入PLB进行下一步的处理。从而提高MC的利用率，并且提高图形渲染管线的渲染性能。
附图说明
图1为常规方案中针对顶点染色的图形渲染管线架构示意图；
图2为本发明实施例提供的一种图形渲染管线的控制装置的组成示意图；
图3为本发明实施例提供的一种MCC的组成示意图；
图4为本发明实施例提供的绘制命令示意图；
图5为本发明实施例提供的一种顶点批次表的示意图；
图6为本发明实施例提供的一种MC状态模块写入操作示意图；
图7为本发明实施例提供的一种PLB读取顶点示意图；
图8为本发明实施例提供了一种图形渲染管线的控制方法流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
在GPU渲染管线中，着色处理通常会按照一定的顺序执行，参见图1所示的针对顶点染色的图形渲染管线架构示意，CP将主机或CPU的指令转化为针对GPU各模块的消息命令，并驱使它们执行相应的操作；首先，基于统一渲染架构，GPU的Array中的MC彼此相互独立，且均包含顶点染色器和片元染色器，但在同一时间，单个MC只能对上述染色器中的一种染色器使能；以顶点染色为例，当MC完成顶点染色之后，将染色完毕的顶点数据存入GPU中的显存Memory。随后，PLB将MC通过顶点染色器渲染完毕的顶点从memory中读出，并根据CP传输的图元类型进行图元装配，并将装配好的图元进行tile划分，最终将各个tile内的信息以多边形链表(PL，Polygon List)的形式存入Memory。接着，在多边形链表构建完成后，将启动光栅化模块(图中未示出)从memory中读取多边形链表，进而对多边形进行光栅化处理，光栅化后产生的离散的片元再交给运算阵列进行最后的片元染色以形成像素。需要说明的是，计算阵列Array与PLB均需要读取Memory中的数据后进行处理，并在处理完毕后写回Memory。
对于统一渲染架构来说，针对单个的绘制Draw命令，当前的常规方案是需要等到该命令所需使用的所有MC执行完染色后，才会将所有已染色的顶点存入Memory，接着再进行下一Draw命令批次下发操作。基于该常规方案，当需要绘制一帧复杂图形时，需要多个Draw命令才能完成。由于染色复杂程度不均衡的原因，会使得各个MC之间的染色速度出现差异，即会发生染色早已完毕的MC需等待染色速度较慢的MC全部完成后，才将所有完成染色的顶点存入Memory，才能进行下一DRAW命令。因此，常规方案会导致MC的利用率降低。
针对常规方案出现的上述缺陷，基于图1所示的针对顶点染色的图形渲染管线架构，本发明实施例增加了宏处理核心控制器(MCC，MC Controller)，在具体实现时，该MCC可以设置于CP中，作为CP的一个组成部分；也可以单独作为一逻辑器件设置在CP与Array之间。综上所述，本发明实施例提供了一种针对顶点染色的图形渲染管线的控制装置2，参见图2所示，该装置可以包括命令处理器CP 21、由多个宏处理核心MC 221组成的运算阵列Array 22、宏处理核心控制器MCC 23、多边形链表构造器PLB 24以及显存Memory 25。在上述装置中，
所述CP 21，经配置为：根据针对当前帧的所有绘制命令，确定所述当前帧需要染色的顶点数目并为各个顶点按顺序分配索引标识，并根据按照渲染顺序为所述需要染色的顶点为宏处理核心控制器MCC 23中的顶点批次表分配数据空间；其中，所述顶点批次表内的每个数据空间均对应于一顶点且初始值为第一数值，所述第一数值标识所述顶点未完成顶点染色；以及，
将所述需要染色的顶点按照绘制命令顺序地分批次分配至Array 22中的各MC221进行顶点染色；
所述MC 221，经配置为：当分配至自身的顶点完成顶点染色处理后，将已完成顶点染色处理的顶点通知MCC 23，并将所述自身已完成顶点染色处理的顶点写入Memory 25；
所述MCC 23，经配置为：将所述已完成顶点染色处理的顶点通知CP 21，并将所述顶点批次表中与所述已完成顶点染色处理的顶点对应数据空间内的数值修改为第二数值；其中，所述第二数值标识所述顶点已完成顶点染色；
所述CP 21，还经配置为：按照绘制命令向所述MC 221分配新批次的需要染色的顶点，并向PLB 24发送第一触发指令；
所述PLB 24，经配置为响应于所述第一触发指令，按照顺序对顶点批次表进行遍历；以及，
当被遍历的数据空间内的数值为第二数值时，从Memory 25中提取所述被遍历的数据空间对应的顶点；以及，
当遍历至所述顶点批次表内的最后一个数据空间时，则向所述CP 21进行第一反馈；所述第一反馈用于CP 21刷新所述顶点批次表，并等待进入下一帧的绘制命令。
通过图2所示的技术方案，由于增加了MCC，实现了CP对MC的流水化处理，MC在处理完当前批次顶点的染色任务后，可以将已完成染色的顶点存入Memory，并且接受CP分配的新批次需要染色的顶点。从而提高MC的利用率，并且提高图形渲染管线的渲染性能。
对于本发明实施例，参见图3，MCC 23具体可以包括一MC状态模块以及顶点批次表，结合图2所示的技术方案，在MCC 23中，MC状态模块，能够实现接收MCC 231的通知，并且向CP 21进行通知，以及将顶点批次表内的对应数值设置为第二数值。而对于顶点批次表来说，针对图2所示的技术方案，在一种可能的实现方式中，所述CP 21，经配置为：
按照渲染顺序为所述需要染色的顶点设置顶点索引；
针对每个所述顶点索引在顶点批次表中对应设置初始值为第一数值的数据空间。
对于上述实现方式，具体来说，CP在根据当前帧所有绘制命令计算所需染色的顶点数目n后，将所有顶点按顺序设置索引标识并为顶点批次表分配相应的层数空间。以图4为例，设定当前帧的所有绘制命令包括第一个绘制命令至第N个绘制命令，CP为需要染色的顶点设置索引的具体实现包括：第一个绘制任务所绘制的第一个三角形的第一个顶点索引标识为0，之后按顺序绘制的顶点其索引标识依次递增1，直至第N个绘制命令的最后一个顶点索引标识为n。可以理解地，顶点的索引标识在本实施例中可以作为顶点属性的一部分被包含于顶点数据当中。在设置完成顶点索引之后，其顶点批次表如图5所示，其层数等于所有顶点个数n，并且从顶向下各层依次对应着各顶点的索引，每一层的数据空间均包含1bit数据，当数据为0时代表着该层顶点索引所对应的顶点还未被染色完毕，当数据为1则代表着该层顶点索引对应的顶点已被染色。也就是说，在本实施例中，优选地，第一数值为0，第二数值为1。
针对图2所示的技术方案，在一种可能的实现方式中，所述MC 221，经配置为：
当分配至自身的顶点批次完成顶点染色处理后，将已完成顶点染色处理的顶点批次对应的基地址和偏移量传输至所述MCC 23；其中，所述已完成顶点染色处理的顶点批次对应的基地址用于标识所述已完成顶点染色处理的顶点批次中的首个顶点对应的地址，所述已完成顶点染色处理的顶点批次对应的偏移量用于标识所述已完成顶点染色处理的顶点批次中的顶点数目；
相应地，所述MCC 23，经配置为：
根据所述已完成顶点染色处理的顶点批次对应的基地址和偏移量，将所述顶点批次表中顶点所对应的数据空间内的数值修改为第二数值。
具体来说，顶点批次表中数据空间内的数据会在两个时机被修改。第一个时机为：当有MC处理完一批顶点之后，会向MC状态模块发送已处理完的这批顶点的索引基地址和偏移量，MC状态模块处理基地址和偏移量后会记录下这些已完成染色处理的顶点索引，并会逐个更改顶点批次表中已完成染色处理的顶点索引相应层的数据，将其写为1。第二个时机为：当顶点批次表每层数据都为1时，则说明当前帧的所有顶点都已被处理完，顶点批次表各层被CP冲刷为0，等待下一帧的绘制命令。
此外，对于MC状态模块来说，其主要功能是监控各个MC的状态，其会在一个MC内的顶点染色完毕时被激活，MC状态模块会接收已完成顶点染色处理的MC所发来的顶点索引基地址与偏移量，基地址即为该MC内的处理的第一个顶点的索引，该基地址以索引k为例；偏移量为该MC所处理的顶点个数，以m为例。随后，MC状态模块根据基地址依次对顶点批次表每层进行写1操作，直到写到基地址+MC所处理顶点数为止，具体过程如图6所示。另一方面，当有MC处理完顶点后，MC状态模块也会通知CP下发新的绘制命令给此已处理完顶点的MC，如此能够将已处理完顶点染色的MC空闲出来以便于下一批次的顶点进行染色处理。
针对图2所示的技术方案，在一种可能的实现方式中，所述PLB 24，经配置为：
在每个节拍，根据所述顶点批次表指针所指向数据空间内的数值确定所述指针所指向的数据空间对应的顶点是否已经准备好进入PLB 24：
相应于所述指针所指向的数据空间内数值为第二数值，则确定所述指针所指向的数据空间对应的顶点能够被读取，并从Memory 25中提取所述指针所指向的数据空间对应的顶点；
相应于所述指针所指向的数据空间内数值为第一数值，则确定所述指针所指向的数据空间对应的顶点不能够被读取。
针对上述实现方式，相应于所述指针所指向的数据空间内数值为第一数值，所述PLB 24，还经配置为：
向所述CP 21进行第二反馈；其中，所述第二反馈用于指示第一数值的数据空间对应的顶点；以及，
接收所述CP 21响应于所述第二反馈发送的中断指令；以及，
接收所述CP 21在被通知所述第二反馈所指示的顶点已完成染色后所发送的重启触发指令，并根据所述重启触发指令继续在所述顶点批次表中，从所述第二反馈所指示的顶点对应的数据空间进行遍历。
对于上述实现方式，具体来说，CP在有已完成染色处理的顶点写入Memory后便可触发PLB，PLB在每个节拍都会根据顶点批次表的指针(该指针的初始指向顶点索引0)所指向层级的数据来判断此指向层级对应的顶点是否已经准备好进行入PLB,若数据为1，则代表此顶点可以被PLB读取，PLB根据顶点索引从Memory中提取该顶点进行多边形链表的建立及后续处理，并且将表指针加一再次进行判断；若数据为0，代表PLB暂时不能读取此顶点，并进行等待直到此数据变为1，表指针保持不变。以图7为例，索引0和索引1的顶点对应的层级数据为1，所以其顶点数据可以进入PLB，PLB就可以从Memory 25中提取索引0和索引1对应的顶点。而索引2的顶点对应的层级数据空间内的数据为0，PLB将表指针停滞并等待其数据变为1。具体来说，PLB可以向CP21进行第二反馈，CP会向PLB发送中断指令以将表指针停止在索引2，待CP从MCC获知索引2的顶点已完成染色处理后，接收CP发送的重启触发指令继续从索引2的顶点进行判断。
由此可知，尽管顶点索引为200和n的两个顶点已完成染色并存入Memory，由于索引2的顶点未完成染色处理，那么PLB也不再继续读取顶点。
需要说明的是，虽然顶点是根据索引顺序依次进入到各MC中，即使各MC因顶点复杂度使得处理速度不一致，但先进入MC的顶点还是有极大可能先被染色处理完毕并写回Memory，因此不会导致表指针在某一层停留太长时间的情形发生。
对于上述技术方案，通过引入了MCC，实现了CP对MC的流水化处理，可以将先处理完顶点染色的MC直接将顶点数据写入Memory中，而不是等到所有MC都处理完顶点染色处理后才统一进行写回，如此就能把已处理完顶点的MC空闲出来以方便下一批次的顶点进入进行染色处理，并且PLB会从Memory中提取已写入的顶点进行多边形链表的建立及后续处理。
结合前述技术方案相同的技术构思，参见图8，其示出了本发明实施例提供了一种图形渲染管线的控制方法，该方法可以应用于前述技术方案所示的图形渲染管线的控制装置，该方法可以包括：
S801：CP根据针对当前帧的所有绘制命令，确定所述当前帧需要染色的顶点数目并为各个顶点按顺序分配索引标识，并根据按照渲染顺序为所述需要染色的顶点为宏处理核心控制器MCC中的顶点批次表分配数据空间；其中，所述顶点批次表内的每个数据空间均对应于一顶点且初始值为第一数值，所述第一数值标识所述顶点未完成顶点染色；
S802：所述CP将所述需要染色的顶点按照绘制命令顺序地分批次分配至Array中的各MC进行顶点染色；
S803：若Array中出现完成顶点染色处理的MC，则所述MC将自身已完成顶点染色处理的顶点通知MCC，并将自身已完成顶点染色处理的顶点写入显存Memory；
S804：所述MCC将所述已完成顶点染色处理的顶点通知CP，并将所述顶点批次表中与所述已完成顶点染色处理的顶点对应数据空间内的数值修改为第二数值；其中，所述第二数值标识所述顶点已完成顶点染色；
S805：所述CP按照绘制命令向所述MC分配新批次的需要染色的顶点，并向多边形链表构造器PLB发送第一触发指令；
S806：所述PLB响应于所述第一触发指令，按照顺序对顶点批次表进行遍历；
S807：当被遍历的数据空间内的数值为第二数值时，所述PLB从Memory中提取所述被遍历的数据空间对应的顶点；
S808：当所述PLB遍历至所述顶点批次表内的最后一个数据空间时，则向所述CP进行第一反馈；所述第一反馈用于所述CP刷新所述顶点批次表，并等待进入下一帧的绘制命令。
对于图8所示的技术方案，在一种可能的实现方式中，S801中所述CP根据按照渲染顺序为所述需要染色的顶点在宏处理核心控制器MCC中建立顶点批次表，包括：
所述CP按照渲染顺序为所述需要染色的顶点设置顶点索引；
所述CP针对每个所述顶点索引在顶点批次表中对应设置初始值为第一数值的数据空间。
对于图8所示的技术方案，在一种可能的实现方式中，S803中所述MC将自身已完成顶点染色处理的顶点通知MCC，包括：
当分配至自身的顶点批次完成顶点染色处理后，所述MC将已完成顶点染色处理的顶点批次对应的基地址和偏移量传输至所述MCC；其中，所述已完成顶点染色处理的顶点批次对应的基地址用于标识所述已完成顶点染色处理的顶点批次中的首个顶点对应的地址，所述已完成顶点染色处理的顶点批次对应的偏移量用于标识所述已完成顶点染色处理的顶点批次中的顶点数目；
相应地，S804中所述MCC将所述顶点批次表中与所述已完成顶点染色处理的顶点对应数据空间内的数值修改为第二数值，包括：
所述MCC根据所述已完成顶点染色处理的顶点批次对应的基地址和偏移量，将所述顶点批次表中顶点所对应的数据空间内的数值修改为第二数值。
对于图8所示的技术方案，在一种可能的实现方式中，所述方法还包括：
当被遍历的数据空间内的数值为第一数值时，所述PLB向所述CP进行第二反馈；其中，所述第二反馈用于指示所述第一数值的数据空间对应的顶点；
所述PLB接收所述CP响应于所述第二反馈发送的中断指令；以及，
当所述CP被通知所述第二反馈所指示的顶点已完成染色后，向所述PLB发送重启触发指令；
所述PLB根据所述重启触发指令继续在所述顶点批次表中，从所述第二反馈所指示的顶点对应的数据空间进行遍历。
需要说明的是，对于图8所示的技术方案，各步骤以及各步骤的实现方式，可由前述图形渲染管线的控制装置2中的各部件的配置阐述进行具体说明，在此不再赘述。
可以理解地，上述技术方案中图形渲染管线的控制装置2中的各组成部分可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
所述集成的单元如果以软件功能模块的形式实现并非作为独立的产品进行销售或使用时，可以存储在一个计算机可读取存储介质中，基于这样的理解，本实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或processor(处理器)执行本实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
因此，本实施例提供了一种计算机存储介质，所述计算机存储介质存储有图形渲染管线的控制程序，所述图形渲染管线的控制程序被至少一个处理器执行时实现图8所示的图形渲染管线的控制方法的步骤。
需要说明的是：本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种图形渲染管线的控制装置，其特征在于，所述装置包括：命令处理器CP、由多个宏处理核心MC组成的运算阵列Array、宏处理核心控制器MCC、多边形链表构造器PLB以及显存Memory；其中，
所述CP，经配置为：根据针对当前帧的所有绘制命令，确定所述当前帧需要染色的顶点数目并为各个顶点按顺序分配索引标识，并根据按照渲染顺序为所述需要染色的顶点为宏处理核心控制器MCC中的顶点批次表分配数据空间；其中，所述顶点批次表内的每个数据空间均对应于一顶点且初始值为第一数值，所述第一数值标识所述顶点未完成顶点染色；以及，
将所述需要染色的顶点按照绘制命令顺序地分批次分配至Array中的各MC进行顶点染色；
所述MC，经配置为：当分配至自身的顶点完成顶点染色处理后，将已完成顶点染色处理的顶点通知MCC，并将所述自身已完成顶点染色处理的顶点写入Memory；
所述MCC，经配置为：将所述已完成顶点染色处理的顶点通知CP，并将所述顶点批次表中与所述已完成顶点染色处理的顶点对应数据空间内的数值修改为第二数值；其中，所述第二数值标识所述顶点已完成顶点染色；
所述CP，还经配置为：按照绘制命令向所述MC分配新批次的需要染色的顶点，并向PLB发送第一触发指令；
所述PLB，经配置为响应于所述第一触发指令，按照顺序对顶点批次表进行遍历；以及，
当被遍历的数据空间内的数值为第二数值时，从Memory中提取所述被遍历的数据空间对应的顶点；以及，
当遍历至所述顶点批次表内的最后一个数据空间时，则向所述CP进行第一反馈；所述第一反馈用于CP刷新所述顶点批次表，并等待进入下一帧的绘制命令。
2.根据权利要求1所述的装置，其特征在于，所述CP，经配置为：
按照渲染顺序为所述需要染色的顶点设置顶点索引；
针对每个所述顶点索引在顶点批次表中对应设置初始值为第一数值的数据空间。
3.根据权利要求1所述的装置，其特征在于，所述MC，经配置为：
当分配至自身的顶点批次完成顶点染色处理后，将已完成顶点染色处理的顶点批次对应的基地址和偏移量传输至所述MCC；其中，所述已完成顶点染色处理的顶点批次对应的基地址用于标识所述已完成顶点染色处理的顶点批次中的首个顶点对应的地址，所述已完成顶点染色处理的顶点批次对应的偏移量用于标识所述已完成顶点染色处理的顶点批次中的顶点数目；
相应地，所述MCC，经配置为：
根据所述已完成顶点染色处理的顶点批次对应的基地址和偏移量，将所述顶点批次表中顶点所对应的数据空间内的数值修改为第二数值。
4.根据权利要求1所述的装置，其特征在于，所述PLB，经配置为：
在每个节拍，根据所述顶点批次表指针所指向数据空间内的数值确定所述指针所指向的数据空间对应的顶点是否已经准备好进入PLB：
相应于所述指针所指向的数据空间内数值为第二数值，则确定所述指针所指向的数据空间对应的顶点能够被读取，并从Memory中提取所述指针所指向的数据空间对应的顶点；
相应于所述指针所指向的数据空间内数值为第一数值，则确定所述指针所指向的数据空间对应的顶点不能够被读取。
5.根据权利要求4所述的装置，其特征在于，相应于所述指针所指向的数据空间内数值为第一数值，所述PLB，还经配置为：
向所述CP进行第二反馈；其中，所述第二反馈用于指示第一数值的数据空间对应的顶点；以及，
接收所述CP响应于所述第二反馈发送的中断指令；以及，
接收所述CP在被通知所述第二反馈所指示的顶点已完成染色后所发送的重启触发指令，并根据所述重启触发指令继续在所述顶点批次表中，从所述第二反馈所指示的顶点对应的数据空间进行遍历。
6.一种图形渲染管线的控制方法，其特征在于，所述方法应用于权利要求1至5任一项所述的图形渲染管线的控制装置，所述方法包括：
命令处理器CP根据针对当前帧的所有绘制命令，确定所述当前帧需要染色的顶点数目，并根据按照渲染顺序为所述需要染色的顶点为宏处理核心控制器MCC中的顶点批次表分配数据空间；其中，所述顶点批次表内的每个数据空间均对应于一顶点且初始值为第一数值，所述第一数值标识所述顶点未完成顶点染色；
所述CP将所述需要染色的顶点按照绘制命令顺序地分批次分配至Array中的各MC进行顶点染色；
若Array中出现完成顶点染色处理的MC，则所述MC将自身已完成顶点染色处理的顶点通知MCC，并将自身已完成顶点染色处理的顶点写入显存Memory；
所述MCC将所述已完成顶点染色处理的顶点通知CP，并将所述顶点批次表中与所述已完成顶点染色处理的顶点对应数据空间内的数值修改为第二数值；其中，所述第二数值标识所述顶点已完成顶点染色；
所述CP按照绘制命令向所述MC分配新批次的需要染色的顶点，并向多边形链表构造器PLB发送第一触发指令；
所述PLB响应于所述第一触发指令，按照顺序对顶点批次表进行遍历；
当被遍历的数据空间内的数值为第二数值时，所述PLB从Memory中提取所述被遍历的数据空间对应的顶点；
当所述PLB遍历至所述顶点批次表内的最后一个数据空间时，则向所述CP进行第一反馈；所述第一反馈用于所述CP刷新所述顶点批次表，并等待进入下一帧的绘制命令。
7.根据权利要求6所述的方法，其特征在于，所述CP根据按照渲染顺序为所述需要染色的顶点在宏处理核心控制器MCC中建立顶点批次表，包括：
所述CP按照渲染顺序为所述需要染色的顶点设置顶点索引；
所述CP针对每个所述顶点索引在顶点批次表中对应设置初始值为第一数值的数据空间。
8.根据权利要求6所述的方法，其特征在于，所述MC将自身已完成顶点染色处理的顶点通知MCC，包括：
当分配至自身的顶点批次完成顶点染色处理后，所述MC将已完成顶点染色处理的顶点批次对应的基地址和偏移量传输至所述MCC；其中，所述已完成顶点染色处理的顶点批次对应的基地址用于标识所述已完成顶点染色处理的顶点批次中的首个顶点对应的地址，所述已完成顶点染色处理的顶点批次对应的偏移量用于标识所述已完成顶点染色处理的顶点批次中的顶点数目；
相应地，所述MCC将所述顶点批次表中与所述已完成顶点染色处理的顶点对应数据空间内的数值修改为第二数值，包括：
所述MCC根据所述已完成顶点染色处理的顶点批次对应的基地址和偏移量，将所述顶点批次表中顶点所对应的数据空间内的数值修改为第二数值。
9.根据权利要求6所述的方法，其特征在于，所述方法还包括：
当被遍历的数据空间内的数值为第一数值时，所述PLB向所述CP进行第二反馈；其中，所述第二反馈用于指示所述第一数值的数据空间对应的顶点；
所述PLB接收所述CP响应于所述第二反馈发送的中断指令；以及，
当所述CP被通知所述第二反馈所指示的顶点已完成染色后，向所述PLB发送重启触发指令；
所述PLB根据所述重启触发指令继续在所述顶点批次表中，从所述第二反馈所指示的顶点对应的数据空间进行遍历。
10.一种计算机存储介质，其特征在于，所述计算机存储介质存储有图形渲染管线的控制程序，所述图形渲染管线的控制程序被至少一个处理器执行时实现权利要求6至9中任一项所述的图形渲染管线的控制方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910498572.XA CN110223215B (zh) | 2019-06-10 | 2019-06-10 | 一种图形渲染管线的控制方法、装置及计算机存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910498572.XA CN110223215B (zh) | 2019-06-10 | 2019-06-10 | 一种图形渲染管线的控制方法、装置及计算机存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110223215A true CN110223215A (zh) | 2019-09-10 |
| CN110223215B CN110223215B (zh) | 2022-11-29 |
Family
ID=67816155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910498572.XA Active CN110223215B (zh) | 2019-06-10 | 2019-06-10 | 一种图形渲染管线的控制方法、装置及计算机存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110223215B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111080761A (zh) * | 2019-12-27 | 2020-04-28 | 西安芯瞳半导体技术有限公司 | 一种渲染任务的调度方法、装置及计算机存储介质 |
| US11941724B2 (en) | 2019-08-08 | 2024-03-26 | Huawei Technologies Co., Ltd. | Model inference method and apparatus based on graphics rendering pipeline, and storage medium |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701459B1 (en) * | 2006-11-03 | 2010-04-20 | Nvidia Corporation | Primitive oriented assembly for parallel vertex/geometry processing |
| CN102651142A (zh) * | 2012-04-16 | 2012-08-29 | 深圳超多维光电子有限公司 | 图像渲染方法和装置 |
| US8542247B1 (en) * | 2009-07-17 | 2013-09-24 | Nvidia Corporation | Cull before vertex attribute fetch and vertex lighting |
| CN106504185A (zh) * | 2016-10-26 | 2017-03-15 | 腾讯科技（深圳）有限公司 | 一种渲染优化方法和装置 |
-
2019
- 2019-06-10 CN CN201910498572.XA patent/CN110223215B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701459B1 (en) * | 2006-11-03 | 2010-04-20 | Nvidia Corporation | Primitive oriented assembly for parallel vertex/geometry processing |
| US8542247B1 (en) * | 2009-07-17 | 2013-09-24 | Nvidia Corporation | Cull before vertex attribute fetch and vertex lighting |
| CN102651142A (zh) * | 2012-04-16 | 2012-08-29 | 深圳超多维光电子有限公司 | 图像渲染方法和装置 |
| CN106504185A (zh) * | 2016-10-26 | 2017-03-15 | 腾讯科技（深圳）有限公司 | 一种渲染优化方法和装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11941724B2 (en) | 2019-08-08 | 2024-03-26 | Huawei Technologies Co., Ltd. | Model inference method and apparatus based on graphics rendering pipeline, and storage medium |
| CN111080761A (zh) * | 2019-12-27 | 2020-04-28 | 西安芯瞳半导体技术有限公司 | 一种渲染任务的调度方法、装置及计算机存储介质 |
| CN111080761B (zh) * | 2019-12-27 | 2023-08-18 | 西安芯瞳半导体技术有限公司 | 一种渲染任务的调度方法、装置及计算机存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110223215B (zh) | 2022-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5053857B2 (ja) | ３次元グラフィックス処理装置および方法 | |
| JP4071196B2 (ja) | ゾーン・レンダリング用の自動メモリ管理 | |
| US7876328B2 (en) | Managing multiple contexts in a decentralized graphics processing unit | |
| CN109154886B (zh) | 用于处理数据的方法和设备 | |
| CN110832457B (zh) | 用于虚拟化加速处理装置的提前虚拟化上下文切换 | |
| CN102103499A (zh) | 在帧缓冲器中形成开窗显示 | |
| US11030095B2 (en) | Virtual space memory bandwidth reduction | |
| CN110223215B (zh) | 一种图形渲染管线的控制方法、装置及计算机存储介质 | |
| CN112801855B (zh) | 基于图元的渲染任务调度的方法、装置及存储介质 | |
| US11609791B2 (en) | Precise suspend and resume of workloads in a processing unit | |
| US20200034183A1 (en) | Varying firmware for virtualized device | |
| AU2011205085B2 (en) | 2D region rendering | |
| TW201351276A (zh) | 計算工作的排程和執行 | |
| US20240220115A1 (en) | Apparatus and methods for direct co-processor access to prestored file system data in a non-volatile memory system | |
| US20220091880A1 (en) | Fine-grained conditional dispatching | |
| US20240169646A1 (en) | Graphics processors | |
| US20240169619A1 (en) | Graphics processors | |
| US20240169649A1 (en) | Graphics processors | |
| US20240169618A1 (en) | Graphics processors | |
| US20240169647A1 (en) | Graphics processors | |
| US20240169639A1 (en) | Graphics processors | |
| EP4411651A1 (en) | Graphics processors | |
| US20240169645A1 (en) | Graphics processors | |
| US20240169663A1 (en) | Graphics Processors | |
| US20220179784A1 (en) | Techniques for supporting large frame buffer apertures with better system compatibility |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Ma Dong Inventor after: Wang Haowen Inventor before: Wang Haowen Inventor before: Huang Hucai |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200226 Address after: 710065 room 21101, floor 11, unit 2, building 1, Wangdu, No. 3, zhangbayi Road, Zhangba Street office, hi tech Zone, Xi'an City, Shaanxi Province Applicant after: Xi'an Xintong Semiconductor Technology Co.,Ltd. Address before: 710077 D605, Main R&D Building of ZTE Industrial Park, No. 10 Tangyannan Road, Xi'an High-tech Zone, Shaanxi Province Applicant before: Xi'an Botuxi Electronic Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 301, Building D, Yeda Science and Technology Park, No. 300 Changjiang Road, Yantai Area, China (Shandong) Pilot Free Trade Zone, Yantai City, Shandong Province, 265503 Patentee after: Xi'an Xintong Semiconductor Technology Co.,Ltd. Address before: Room 21101, 11 / F, unit 2, building 1, Wangdu, No. 3, zhangbayi Road, Zhangba Street office, hi tech Zone, Xi'an City, Shaanxi Province Patentee before: Xi'an Xintong Semiconductor Technology Co.,Ltd. |