CN110212759B - 一种分组时钟控制方法 - Google Patents

一种分组时钟控制方法 Download PDF

Info

Publication number
CN110212759B
CN110212759B CN201910616289.2A CN201910616289A CN110212759B CN 110212759 B CN110212759 B CN 110212759B CN 201910616289 A CN201910616289 A CN 201910616289A CN 110212759 B CN110212759 B CN 110212759B
Authority
CN
China
Prior art keywords
pulse width
width modulation
output
frequency
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910616289.2A
Other languages
English (en)
Other versions
CN110212759A (zh
Inventor
孙胜
易嗣为
陶秀利
段俊冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910616289.2A priority Critical patent/CN110212759B/zh
Publication of CN110212759A publication Critical patent/CN110212759A/zh
Application granted granted Critical
Publication of CN110212759B publication Critical patent/CN110212759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1563—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开了一种分组时钟控制方法，所述方法包括以下内容：对输入脉冲宽度调制波进行分组；根据分组后的脉冲宽度调制波得到开关电源拓扑的输出频谱；对输出频谱峰值进行最小值优化得到输入的脉冲宽度调制波形频率和占空比的最优值。通过采用分组时钟控制的方法，待优化的输入脉冲宽度调制波形的频率和占空比的个数变少了，对应的控制电路所占用的存储空间变少，并且输出频谱的峰值能够优化的更小，从而更好的满足电磁兼容标准。

Description

一种分组时钟控制方法
技术领域
本发明涉及开关电源领域，尤其涉及一种用于开关电源电磁干扰抑制的分组时钟控制方法。
背景技术
随着现代开关电源的开关频率不断上升，对开关频率提高而导致的电磁干扰提出了更高的要求；在开关电源的开关控制方式中，脉冲宽度调制得到了广泛的应用，在采用频谱扩宽技术后的脉冲宽度调制方法能实现一定程度的电磁干扰抑制效果；但是现有的可编程脉冲调制技术具有的缺陷包括：需编程的脉冲序列多；占用控制电路存储空间多；电磁干扰频谱抑制效果差等问题。
发明内容
本发明的目的在于克服现有技术的不足，提供一种分组时钟控制方法，解决了现有可编程脉冲调制方法存储的缺陷。
本发明的目的是通过以下技术方案来实现的：一种分组时钟控制方法，所述方法包括以下内容：
对输入脉冲宽度调制波进行分组；
根据分组后的脉冲宽度调制波得到开关电源拓扑的输出频谱；
对输出频谱峰值进行最小值优化得到输入的脉冲宽度调制波形频率和占空比的最优值。
在进行对输入脉冲宽度调制波形进行分组的步骤之前还需要完成基于开关电源拓扑结构计算控制到输出的系统传输函数，并得到满足平均频谱和平均占空比条件的输入脉冲宽度调制波形的步骤；以及在完成对输出频谱峰值进行最小值优化得到输入的脉冲宽度调制波形频率和占空比的最优值后将优化后的脉冲宽度调制波形输入到系统传输函数中得到仿真结果的步骤。
所述平均频率和平均占空比条件为当电路工作于稳态情况下时开关控制信号频率的平均值和占空比的平均值。
所述对输入脉冲宽度调制波形进行分组的内容如下：
确定N个时钟周期的脉冲宽度调制波形为一个循环周期；
将一个循环周期内的N个时钟周期的脉冲宽度调制波形平均分为M个组。
所述根据分组后的脉冲宽度调制波得到开关电源拓扑的输出频谱包括以下内容：
将均分的所述M组脉冲宽度调制波形作为开关电源的控制信号；
根据电路的控制到输出的传输函数得到响应后的输出电压；
对输出电压进行频谱分析得到相应开关电源拓扑的输出频谱。
每组脉冲宽度调制波形中的每个脉冲宽度调制波形满足相同的平均频率和平均占空比条件；各组之间的脉冲宽度调制波形具有不同的平均频率和平均占空比条件。
所述基于开关电源拓扑结构计算控制到输出的系统传输函数包括以下内容：
基于开关电源拓扑原理得到拓扑电路的输入输出参数和电路元件的寄生参数；
利用电路平均理论得到控制对应输出的变化；
将控制到输出的变化抽象为系统传输函数。
所述对输出频谱峰值进行最小值优化得到输入的脉冲宽度调制波形频率和占空比的最优值包括以下内容：
将脉冲宽度调制波形的波形参数周期和占空比作为初始种群变量并设定区域描述；
将电路等效模型抽象出来的控制到输出的传输函数在一定电磁兼容测量频段内的最小值作为目标函数；
利用基因遗传算法对目标函数值进行优化，得到优化后的波形参数。
为了便于根据频率和占空比信息计算出脉冲宽度调制波形的脉位信息，在每个时钟周期内将脉冲宽度调制波形的高电平设置于时钟周期的中间，低电平设置于时钟周期的上下两边，使得脉冲宽度调制波形任何时候都为对称结构。
用于开关电源电磁干扰抑制，所述开关电源拓扑结构为升压比为2的升压Boost转换器，升压Boost转换器包括有一NMOS开关管；所述脉冲宽度调制波形针对于NMOS开关管，当脉冲宽度调制波形为高电平时NMOS开关管导通，当脉冲宽度调制波形为低电平时NOMS开关管关断。
本发明的有益效果是：一种分组时钟控制方法，通过采用分组时钟控制的方法，待优化的输入脉冲宽度调制波形的频率和占空比的个数变少了，对应的控制电路所占用的存储空间变少，并且输出频谱的峰值能够优化的更小，从而更好的满足电磁兼容标准。
附图说明
图1为本发明方法的流程图；
图2为开关电源拓扑结构以及输入脉冲宽度调制波形的时钟分组图；
图3为仿真计算得到的输出频谱图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“上”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
如图1所示，一种分组时钟控制方法，所述方法包括以下内容：
对输入脉冲宽度调制波进行分组；
根据分组后的脉冲宽度调制波得到开关电源拓扑的输出频谱；
对输出频谱峰值进行最小值优化得到输入的脉冲宽度调制波形频率和占空比的最优值。
进一步地，通过求解DC-DC转换器交流等效模型，可以得到基本的DC-DC转换器从输入控制到输出的传输函数为
Figure BDA0002124057800000051
针对不同的拓扑结构，上式中各参数不同。对于Boost DC-DC转换器而言，G0＝V/D'，
Figure BDA0002124057800000052
ωz＝(D')2R/L，其中V为DC-DC转换器的输出直流电压，D为输入脉冲宽度调制波的占空比，D'＝1-D，L为拓扑电路中的储能电感，C为输出电压的滤波电容，R为DC-DC转换器的负载电阻。
输入脉冲宽度调制波为一周期波形，其一个循环周期由N个时钟周期确定，用这N个时钟周期的周期和占空比可确定输入脉冲宽度调制波形，本方法将这N个时钟周期平均分成M组。当N＝20，M＝5时，脉冲宽度调制波一个循环周期的周期序列即为T1,T1,T1,T1,T2,T2,T2,T2,T3,T3,T3,T3,T4,T4,T4,T4,T5,T5,T5,T5,T5，占空比序列即为D1,D1,D1,D1,D2,D2,D2,D2,D3,D3,D3,D3,D4,D4,D4,D4,D5,D5,D5,D5。
设
Figure BDA0002124057800000053
为分组后的脉冲宽度调制波的频域表达式，则由输入控制信号带来的开关电源的输出频谱为
Figure BDA0002124057800000054
将输出频谱峰值
Figure BDA0002124057800000055
设为优化目标函数，将优化阈值设得小于某一情况下的输出频谱峰值，如满足某频段内电磁兼容标准的值。当优化后的输出频谱峰值
Figure BDA0002124057800000056
小于优化阈值时，达到优化目标；此时，称对应的输入脉冲宽度调制波形的周期和占空比为所求最优值。
进一步地，脉冲宽度表示波形达到最大峰值所持续的时间。
在进行对输入脉冲宽度调制波形进行分组的步骤之前还需要完成基于开关电源拓扑结构计算控制到输出的系统传输函数，并得到满足平均频谱和平均占空比条件的输入脉冲宽度调制波形的步骤；以及在完成对输出频谱峰值进行最小值优化得到输入的脉冲宽度调制波形频率和占空比的最优值后将优化后的脉冲宽度调制波形输入到系统传输函数中得到仿真结果的步骤。
所述平均频率和平均占空比条件为当电路工作于稳态情况下时开关控制信号频率的平均值和占空比的平均值。
进一步地，占空比表示在一个时钟周期内高电平或低电平所占整个时钟周期的时间占比。时钟周期也称为振荡周期，定义为时钟频率的倒数，表示CPU完成一个基本动作所需要的时间。
所述对输入脉冲宽度调制波形进行分组的内容如下：
确定N个时钟周期的脉冲宽度调制波形为一个循环周期；
将一个循环周期内的N个时钟周期的脉冲宽度调制波形平均分为M个组。
进一步地，输入脉冲宽度调制波形的时钟周期个数N不小于10。
优选地，输入脉冲宽度调制波形的时钟周期个数N为20个，将20个输入脉冲宽度调制波形的均分为5个组。
所述根据分组后的脉冲宽度调制波得到开关电源拓扑的输出频谱包括以下内容：
将均分的所述M组脉冲宽度调制波形作为开关电源的控制信号；
根据电路的控制到输出的传输函数得到响应后的输出电压；
对输出电压进行频谱分析得到相应开关电源拓扑的输出频谱。
进一步地，开关电源拓扑为升压Boost转换器，升压比为2。
每组脉冲宽度调制波形中的每个脉冲宽度调制波形满足相同的平均频率和平均占空比条件；各组之间的脉冲宽度调制波形具有不同的平均频率和平均占空比条件。
进一步地，输入的脉冲宽度调制波形的平均时钟频率fav为13.8kHz，时钟周期内高电平的平均占空比为Dav为50％。
所述基于开关电源拓扑结构计算控制到输出的系统传输函数包括以下内容：
基于开关电源拓扑原理得到拓扑电路的输入输出参数和电路元件的寄生参数；
利用电路平均理论得到控制对应输出的变化；
将控制到输出的变化抽象为系统传输函数。
所述对输出频谱峰值进行最小值优化得到输入的脉冲宽度调制波形频率和占空比的最优值包括以下内容：
将脉冲宽度调制波形的波形参数周期和占空比作为初始种群变量并设定区域描述；
将电路等效模型抽象出来的控制到输出的传输函数在一定电磁兼容测量频段内的最小值作为目标函数；
利用基因遗传算法对目标函数值进行优化，得到优化后的波形参数。
在每个时钟周期内将脉冲宽度调制波形的高电平设置于时钟周期的中间，低电平设置于时钟周期的上下两边，使得脉冲宽度调制波形任何时候都为对称结构。
进一步地，将脉冲宽度调制波形设置为任何时候都为对称结构是为了便于根据频率和占空比信息计算出脉冲宽度调制波形的脉位信息；以简化仿真的试验的复杂程度。
用于开关电源电磁干扰抑制，所述开关电源拓扑结构为升压比为2的升压Boost转换器，升压Boost转换器包括有一NMOS开关管Q1；所述脉冲宽度调制波形针对于NMOS开关管Q1，当脉冲宽度调制波形为高电平时NMOS开关管Q1导通，当脉冲宽度调制波形为低电平时NOMS开关管Q1关断。
进一步地，高电平表示触发NMOS开关管Q1导通的电平信号。低电平表示触发NMOS开关管Q1关断的电平信号。
如图2所示，升压Boost转换器还包括：左边1V的直流电压源输入DC，220μH的储能电感L1，肖特基续流二极管D1，20μF输出滤波电容C2，21Ω负载电阻RL；开关控制需满足13.8kHz平均开关频率，0.5平均占空比的基本要求参数；其主要工作在电流连续导通模式下。
本发明采用20个时钟周期(T1+T2+...+T20)的长度作为一个优化的序列，通过均分原则将20个时钟周期的脉冲宽度调制波形分为5组，每组内的脉冲宽度调制波形的频率和占空比相同，每组之间的脉冲宽度调制波形的频率和占空比不同；将分组后的脉冲宽度调制波形作为NMOS开关管Q1的输入；开关的输入变量为5×2＝10个，整个序列满足平均开关频率13.8kHz，平均占空比0.5，保证了开关电源的升压比和输出电压纹波大小。
如图3所示，在仿真软件Matlab中建立上述的升压Boost转换器的传输函数模型作为计算输出传导电磁干扰频谱的系统函数；再将分为5组优化后的脉冲宽度调制波形作为输入，得到转换器输出电压的频谱的仿真结果；从图中可以看出，在整个参考频段内，在没有采用分组优化的脉冲宽度调制波形的时候，输出电压频谱在开关频率呈现出很大的峰值；而在采用分组优化的输入脉冲序列后，输出频谱能量被大量的均分到其他频段，频谱峰值相比未分组时更小，从而能够更好的满足电磁兼容标准；因此，通过分组优化的控制方法能进一步地降低传导电磁干扰，减少脉冲宽度调制波形的个数，节约了控制电路的存储空间。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，如开关拓扑结构、开关频谱、升压比例等变化，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种分组时钟控制方法，其特征在于：所述方法包括以下内容：
对输入脉冲宽度调制波进行分组；在进行对输入脉冲宽度调制波进行分组的步骤之前还需要完成基于开关电源拓扑结构计算控制到输出的系统传输函数，并得到满足平均频谱和平均占空比条件的输入脉冲宽度调制波步骤；
确定N个时钟周期的脉冲宽度调制波为一个循环周期；将一个循环周期内的N个时钟周期的脉冲宽度调制波平均分为M个组；
根据分组后的脉冲宽度调制波得到开关电源拓扑的输出频谱；
对输出频谱峰值进行最小值优化得到输入的脉冲宽度调制波频率和占空比的最优值；以及在完成对输出频谱峰值进行最小值优化得到输入的脉冲宽度调制波频率和占空比的最优值后将优化后的脉冲宽度调制波输入到系统传输函数中得到仿真结果的步骤；
所述最小值优化将开关电源拓扑结构抽象出来的控制到输出的传输函数在一定电磁兼容测量频段内的最小值作为目标函数。
2.根据权利要求1所述的一种分组时钟控制方法，其特征在于：所述根据分组后的脉冲宽度调制波得到开关电源拓扑的输出频谱包括以下内容：
将均分的所述M组脉冲宽度调制波作为开关电源的控制信号；
根据电路的控制到输出的系统传输函数得到响应后的输出电压；
对输出电压进行频谱分析得到相应开关电源拓扑的输出频谱。
3.根据权利要求2所述的一种分组时钟控制方法，其特征在于：每组脉冲宽度调制波中的每个脉冲宽度调制波满足相同的平均频率和平均占空比条件；各组之间的脉冲宽度调制波具有不同的平均频率和平均占空比条件。
4.根据权利要求3所述的一种分组时钟控制方法，其特征在于：所述平均频率和平均占空比条件为当电路工作于稳态情况下时开关控制信号频率的平均值和占空比的平均值，即未对开关信号进行调制时电路稳态频率值和占空比值。
5.根据权利要求1所述的一种分组时钟控制方法，其特征在于：所述基于开关电源拓扑结构计算控制到输出的系统传输函数包括以下内容：
基于开关电源拓扑原理得到拓扑电路的输入输出参数和电路元件的寄生参数；
利用电路平均理论得到控制对应输出的变化；
将控制到输出的变化抽象为系统传输函数。
6.根据权利要求1所述的一种分组时钟控制方法，其特征在于：所述对输出频谱峰值进行最小值优化得到输入的脉冲宽度调制波频率和占空比的最优值包括以下内容：
将脉冲宽度调制波的波形参数周期和占空比作为初始种群变量并设定区域描述；
利用基因遗传算法对目标函数值进行优化，得到优化后的波形参数。
7.根据权利要求1-6中任意一项所述的一种分组时钟控制方法，其特征在于：为了便于根据频率和占空比信息计算出脉冲宽度调制波的脉位信息，在每个时钟周期内将脉冲宽度调制波的高电平设置于时钟周期的中间，低电平设置于时钟周期的上下两边，使得脉冲宽度调制波任何时候都为对称结构。
8.根据权利要求1所述的一种分组时钟控制方法，其特征在于：用于开关电源电磁干扰抑制，所述开关电源拓扑结构为升压比为2的升压Boost转换器，升压Boost转换器包括有一NMOS开关管；所述脉冲宽度调制波针对于NMOS开关管，当脉冲宽度调制波为高电平时NMOS开关管导通，当脉冲宽度调制波为低电平时NOMS开关管关断。
CN201910616289.2A 2019-07-09 2019-07-09 一种分组时钟控制方法 Active CN110212759B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910616289.2A CN110212759B (zh) 2019-07-09 2019-07-09 一种分组时钟控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910616289.2A CN110212759B (zh) 2019-07-09 2019-07-09 一种分组时钟控制方法

Publications (2)

Publication Number Publication Date
CN110212759A CN110212759A (zh) 2019-09-06
CN110212759B true CN110212759B (zh) 2020-09-01

Family

ID=67797005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910616289.2A Active CN110212759B (zh) 2019-07-09 2019-07-09 一种分组时钟控制方法

Country Status (1)

Country Link
CN (1) CN110212759B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112257378B (zh) * 2020-10-30 2024-03-26 东南大学 一种针对近阈值的鲁棒时钟树综合算法实现方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103560671A (zh) * 2006-10-04 2014-02-05 电力集成公司 开关电源中减小声频的方法和设备

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103560671A (zh) * 2006-10-04 2014-02-05 电力集成公司 开关电源中减小声频的方法和设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Mitigation of EMI in a coupled inductors-high boost DC-DC converter by programmed PWM;Giuseppe Marsala 等;《2017 IEEE 5th International Symposium on Electromagnetic Compatibility (EMC-Beijing)》;20171031;1-6 *
Mitigation of EMI in CCM DC-DC Converters with Grouped Clocking Technique;易嗣为等;《2019 IEEE International Conference on Computational Electromagnetics (ICCEM)》;20190322;1-2 *

Also Published As

Publication number Publication date
CN110212759A (zh) 2019-09-06

Similar Documents

Publication Publication Date Title
Lai et al. Novel random-switching PWM technique with constant sampling frequency and constant inductor average current for digitally controlled converter
CN105305818A (zh) 用于开关电源电流采样的系统和方法
Samavatian et al. A novel low-ripple interleaved buck–boost converter with high efficiency and low oscillation for fuel-cell applications
Abdel-Gawad et al. Small-signal analysis of boost converter, including parasitics, operating in CCM
EP3758210A1 (en) Power factor corrector circuit with discontinuous and continuous modes based on a desired switching frequency and an input current
CN111740595A (zh) 电源系统和控制功率级控制参数以最小化待机功率的方法
CN112671230B (zh) 升压斩波电路的控制方法和装置、分数阶电容的逼近电路
CN113972836B (zh) 一种三电平升压变换器及控制方法
Tattiwong et al. Analysis design and experimental verification of a quadratic boost converter
CN110212759B (zh) 一种分组时钟控制方法
CN209913707U (zh) 一种开关频率可调的自适应关断时间计时器
CN114123740A (zh) 开关电源的控制方法、控制装置及电子设备
Meena et al. Discrete Interval Modelling of Boost Converter and Its Diminution Using Modified $\gamma $ and $\delta $ Parameters
Dymerets et al. Dynamic Characteristics of Zero-Current-Switching Quasi-Resonant Buck Converter under Variation of Resonant Circuit and Load Parameters
Kumar et al. An improved ZVS-PWM buck converter with ZCS auxiliary circuit
Chowdhury et al. A low power LED driver with a soft-switched buck converter and a parallel-loaded series LC resonant inverter
CN110198140A (zh) 用于dc-dc转换器的恒定导通时间脉冲发生器电路
Chang et al. Novel random switching PWM technique with constant sampling frequency and constant inductor average current for digital-controlled converter
Nambiar et al. SPICE modelling of a valley switching flyback power supply controller for improved efficiency in low cost devices
Sangalad et al. Design and analysis of dual input SEPIC converter for renewable energy sources
Zhang et al. Quantification analysis of input/output current of interleaved power factor correction (PFC) boost converter
EP3642949B1 (en) A control circuit for controlling a resonant power converter
Dymerets et al. Dynamic Characteristics of Zero-Current-Switching Quasi-Resonant Boost Converter under Variation of Resonant Circuit and Load Parameters
Drăghici et al. Predictive leading-edge modulation average current control in dc-dc converters
Zhou et al. Voltage-mode variable frequency control for single-inductor dual-output buck converter with fast transient response

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant