CN110178216A - 使用由图案化疏水性层界定的可印刷溶液印刷复杂电子电路 - Google Patents

使用由图案化疏水性层界定的可印刷溶液印刷复杂电子电路 Download PDF

Info

Publication number
CN110178216A
CN110178216A CN201880006734.7A CN201880006734A CN110178216A CN 110178216 A CN110178216 A CN 110178216A CN 201880006734 A CN201880006734 A CN 201880006734A CN 110178216 A CN110178216 A CN 110178216A
Authority
CN
China
Prior art keywords
group
electric installation
substrate
conductor layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880006734.7A
Other languages
English (en)
Other versions
CN110178216B (zh
Inventor
威廉·约翰史东·瑞
理查德·奥斯汀·布兰乍得
马克·戴维·洛温塔尔
布拉德利·史蒂文·奥拉韦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Co Of Nice Di Gerui Science And Technology
Original Assignee
Global Co Of Nice Di Gerui Science And Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/405,601 external-priority patent/US9913371B2/en
Application filed by Global Co Of Nice Di Gerui Science And Technology filed Critical Global Co Of Nice Di Gerui Science And Technology
Publication of CN110178216A publication Critical patent/CN110178216A/zh
Application granted granted Critical
Publication of CN110178216B publication Critical patent/CN110178216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示一种可编程电路，其包含微观晶体管或二极管的印刷群组阵列。装置经预成形及印刷为墨水且经固化。图案化疏水性层界定所述装置的印刷点的位置。每一群组中的所述装置经并联连接使得每一群组充当单个装置。每一群组具有终接在衬底上的贴片区域中的至少一个电引线。互连导体图案使所述贴片区域中的所述群组的至少一些所述引线互连以对于通用电路的定制应用产生逻辑电路。所述群组还可被互连为逻辑门，且门引线终接在所述贴片区域中。所述互连导体图案接着使所述门互连以形成复杂逻辑电路。

Description

使用由图案化疏水性层界定的可印刷溶液印刷复杂电子电路
相关申请的交叉参考
本申请是William Johnstone Ray等人在2017年1月13日申请、转让给本受让人且以引用方式并入本文中的第15/405,601号美国申请(其是2014年3月11日提交的第14/204,800号美国申请的部分接续案)的接续案。
技术领域
本发明涉及在衬底上以单独群组印刷预成形、微观半导体装置，例如晶体管及二极管，其中每一群组中的随机分布装置经并联连接且使群组互连以产生更复杂电路，例如逻辑电路。
背景技术
通过本受让人自身的工作了解如何以适当定向在导电衬底上形成及印刷微观双端子竖直发光二极管(LED)及并联连接LED以形成光板。可在标题为“制造二极管的液体或凝胶悬液的可印刷成分的方法(Method of Manufacturing a Printable Composition ofLiquid or Gel Suspension of Diodes)”、转让给本受让人且以引用方式并入本文中的美国申请公开案US 2012/0164796中找到此LED印刷的细节。
图1是可使用下述过程印刷的LED 16的层的横截面图。每一LED 16包含标准半导体GaN层，包含n层及活性层及p层。
LED晶片(含有数千个竖直LED)经制作使得每一LED 16的底部金属阴极电极18包含反射层。每一LED 16的顶部金属阳极电极20较小以允许几乎所有LED光逸出阳极侧。通过粘合层接合到LED晶片的“顶部”表面的载体晶片可用来接达到LED的两侧以进行金属化。接着，例如通过围绕每一LED向下蚀刻沟槽到粘合层及溶解暴露粘合层或通过薄化载体晶片使LED 16单一化。
接着，将微观LED均匀浸透在包含粘度改性聚合物树脂的溶剂中，以形成用于印刷(例如丝网印刷或柔性凸版印刷)的LED墨水。
如果期望阳极电极20在印刷之后定向在与衬底22相反的方向上，那么使电极20为高，使得LED 16随着其安定在衬底表面上通过流体压力而在溶剂中旋转。LED 16旋转到最小电阻的定向。已实现超过90％类似定向。
在图1中，提供起始衬底22。如果衬底22本身非导电，那么例如通过印刷在衬底22上沉积反射导体层24(例如，铝)。衬底22可为薄且柔性的。
接着，例如通过柔性凸版印刷而在导体层24上印刷LED 16，其中滚动板上的图案确定用于卷对卷过程的沉积，或通过使用适当网进行丝网印刷以允许LED穿过且控制层的厚度。由于相对低浓度，LED 16将被印刷为单层，且相当均匀地分布在导体层24上方。
接着，通过使用例如红外线炉加热而使溶剂蒸发。在固化之后，LED 16保持附接到下伏导体层24，其中溶解在LED墨水中的少量残余树脂作为粘度改性剂。树脂的粘合性质及在固化期间LED 16下方的树脂的体积减小使底部LED电极18挤压下伏导体24，从而与其进行欧姆接触。
接着，在表面上方印刷电介质层26以囊封LED 16且进一步将其固定在适当位置中。
接着，在电介质层26上方印刷顶部透明导体层28以电接触电极20且在适于所使用的透明导体类型的炉中固化顶部透明导体层28。
如果需要扩散电流，那么金属总线条30到33接着沿着导体层24及28的对置边缘印刷且分别电终接在阳极及阴极引线(未展示)以使LED 16通电。总线条30到33最终将连接到正或负驱动电压。
图2是图1的俯视图。图2的横截面是图3的水平对分。LED 16在印刷层中的位置是随机的。
如果将适当电压差施加到阳极及阴极引线，那么将照明具有适当定向的所有LED16。图1展示光线38。
上述过程严格结合具有顶部电极及底部电极的双端子装置使用，这是因为LED在衬底上的位置是随机的，且LED可仅通过将LED夹置在任何厚度的两个导电层之间而互连。此外，上述过程严格用于形成用来生成光的LED阵列。LED并非旨在执行任何类型的逻辑功能，这是因为并联连接LED的阵列仅仅形成单个二极管。
将期望调适上述印刷/固化过程以产生涉及3端子晶体管、二极管及可能额外类型的组件的复杂印刷电路以执行逻辑功能。
发明内容
本发明大体上涉及在衬底(例如，柔性电路)上以小型单独群组印刷预成形微观(例如，介于10微米到200微米之间的尺寸)电子装置，包含晶体管及二极管。每一群组可含有例如约10个装置。每一群组中的装置使用印刷导体层并联连接。
每一群组充当单个装置(例如，单个晶体管或单个二极管)，这是因为相同装置在每一群组中并联连接。在群组形成之后的任何时间，接着使群组互连(编程)以形成定制电路，例如用于执行指定功能的逻辑电路。
在一个实施例中，印刷装置是晶体管或二极管且编程步骤形成多个逻辑门。在另一实施例中，衬底经初步处理以从群组产生逻辑门阵列，且后续“编程”步骤通过使门互连以形成复杂逻辑电路而定制衬底。因此，印刷衬底可形成可编程门阵列。
在一个实施例中，产生电路的“编程”是通过以下步骤执行：在衬底上形成疏水性掩模；界定互连图案；及接着沉积导电材料以在衬底上形成互连金属迹线。在另一实施例中，互连迹线通过柔性凸版印刷或丝网印刷直接印刷在衬底上。
装置的群组可均为相同装置(例如，晶体管)或多种装置(例如，晶体管及二极管)。电路可为除逻辑电路以外的电路，例如控制电路、切换电路、模拟电路等。
许多类型的电组件使用三个端子，例如MOSFET、双极晶体管、JFET、半导体闸流管、硅控整流器等。此类组件中的常规者通常对于横向装置在顶部上具有三个端子，或对于竖直装置在顶部上具有两个端子且在底部上具有一个端子。已知通过在衬底上方印刷各种晶体管层而形成薄膜晶体管，但此类印刷晶体管的性能由于印刷单个晶体的困难而不良。如果晶体管(或其它三端子装置)可更常规地形成在半导体晶片中且接着经单一化以产生作为墨水印刷的微观装置，那么所述装置的质量可为最先进的。然而，迄今为止，仍未知如何设计此类装置或在印刷之后使此类三端子微观装置互连以执行复杂功能。
在一个实施例中，形成三端子装置(例如，晶体管)的半导体(例如，硅)晶片。晶体管形成在晶片中以具有底部电极、顶部电极及位于装置的顶部与底部之间某处的架子上的中间电极。起始晶片最终通过粘合剂贴附到载体晶片以在制作晶体管时接达到晶体管的两个表面。
通过围绕每一晶体管形成沟槽而将晶体管单一化为个别晶体管，例如以形成六边形装置。沟槽向下延伸到粘合层且粘合层溶解在溶液中，从而从载体晶片释放所有晶体管。
接着，将晶体管均匀混合到溶液中以形成墨水。晶体管的形状致使其大多数以所期望定向印刷在衬底上。
接着，印刷晶体管以在衬底上方的相关联第一导体层部分上形成晶体管群组的阵列，且使墨水固化(加热及蒸发)，使得每一晶体管的底部电极欧姆接触到这些第一导体层部分。由于溶液中晶体管的相对低密度，晶体管将被印刷为松散单层。产品中的任何层的印刷可通过柔性凸版印刷(尤其适于卷对卷过程)、丝网印刷(在形成平板时尤其适用)或其它类型的印刷进行。
接着，在第一导体层部分上方印刷第一电介质层。第一电介质层未覆盖中间电极。接着，印刷与第一导体层部分对准的第二导体层部分，第二导体层部分接触中间电极但未覆盖顶部电极。各种薄印刷层通过强表面张力而自平坦化，使得所述层未覆盖“高于”层厚度的任何特征。替代地，层可在固化之后进行毯式蚀刻以暴露任何电极。
接着，在第二导体层部分上方而非顶部电极上方印刷第二电介质层。接着，印刷顶部(第三)导体层部分以接触每一群组中的晶体管的顶部电极。
因此，并联连接晶体管的顶部电极，并联连接底部电极，且并联连接中间电极(或其子组)以传导广泛范围的电流。
如前文所述，接着，可在编程步骤中使群组互连以形成逻辑门或更复杂电路。
可印刷微观竖直二极管来代替晶体管，且仅需两个导体层来并联连接每一群组中的二极管。
对于简单无源装置(例如电阻器)，可在小区域中印刷电阻材料本身(而非印刷含有个别电阻器的墨水)，且通过导体沿着其长度在何处接触电阻器来确定电阻。
衬底的不同区域可印刷有不同装置或相同装置，且每一区域中的装置并联连接。因此，每一区域本质上是单个装置。导体层终接在衬底上紧邻每一区域的连接器区域。
在一个实施例中，衬底可具有指定“贴片”区域，其中建立群组或门的互连。这简化编程互连的设计，因为贴片区域可对于编程步骤而优化。
装置经形成使得在群组中的一些装置经颠倒印刷或建立不良连接的情况下，对群组中的适当定向装置的功能无不利影响。
印刷过程可在大气压下使用卷对卷过程。印刷可编程衬底的成本比使用常规技术形成的可比较可编程衬底的成本低得多。
在另一实施例中，由衬底上的图案化疏液性层界定其中形成装置墨水及导体的区域。这实现更精确的印刷点形状，而无墨水扩散，从而实现更小的点及更密集的点阵列。因此，可在单元区域中印刷更多电组件以形成更复杂电路。整个电路可通过在大气条件下印刷而形成。
揭示其它实施例。
附图说明
图1是可使用受让人的现有技术过程形成的印刷微观竖直LED的松散单层的横截面。
图2是图1的结构的俯视图，其中图1是跨水平对分的图2截取。
图3是根据本发明的一个实施例的已从晶片单一化的单个三端子晶体管的透视图。晶体管混合到溶液中以形成用于印刷在衬底上的墨水。
图4是使用导体层的三个平面并联连接的图3的晶体管的印刷层的小部分的横截面。可在每一单独群组中印刷约10个并联连接晶体管，且在衬底上方印刷群组阵列。
图5说明图3的晶体管如何可为npn双极晶体管。
图6说明图3的晶体管如何可为p通道MOSFET。
图7及8说明一些晶体管在印刷时可如何通过晶体管的不当定向而“不正确地”互连，其中互连未不利地影响不当定向晶体管的功能。
图9是识别MOSFET及双极晶体管的顶部电极、底部电极及中间电极的优选功能的图表。
图10说明使晶体管的群组互连以形成逻辑电路。
图11说明可如何将装置的各种群组的引线带到衬底的贴片区域以使群组互连。在另一实施例中，可将由群组制成的逻辑门(例如，NAND门)的引线带到贴片区域。
图12是使用疏水性掩模图案化的导体的俯视图。
图13是使用图12的掩模形成的导体线中的一者的横截面图。
图14说明疏水性掩模可如何用于形成导体线以使装置的群组互连以形成逻辑电路。
图15说明可如何通过导体接触印刷电阻材料的位置确定电阻器值。
图16说明装置可如何印刷在衬底的两侧上及如何通过通孔互连。
图17说明电路可如何印刷在相对小衬底上及如何测试，接着小衬底如何在定制步骤期间附接到较大“基底”衬底。
图18说明图17的小衬底上的电极可如何接合到基底衬底上的电极。
图19说明可用来形成电路的卷对卷过程。
图20是可编程电路的俯视图，其中每一点表示印刷电装置群组，且其中点区域是由图案化疏液性层(或疏水性层)界定。
图21是在印刷疏液性层之后且在印刷底部导体层之后对分四个点的图20的电路的横截面。底部导体层形成用于后续印刷装置的隔离接触件且可包含引到图20中所展示的贴片区域的迹线。
图22说明印刷装置墨水之后的结构，其中疏液性层界定点及导体的形状。
图23说明装置墨水固化之后及印刷电介质层之后及印刷顶部导体层之后的结构。
图24说明其中对于每一隔离点，底部导体层延伸到衬底的底侧以方便迹线的布线且降低寄生电容效应的替代实施例。
图25说明可编程电路可如何包含任何数目的装置层以增大装置密度。
图26是识别用来形成图20的可编程电路的步骤的流程图。
在各个图中，类似或相同元件是用相同数字标记。
具体实施方式
本发明的印刷可编程电路可使用无源装置(例如，电容器、电阻器)、双端子无机半导体装置(例如，二极管)及三端子无机半导体装置(例如，晶体管)的任何组合。要印刷及电连接到的最复杂装置是三端子装置。在一些情况中，三端子装置(例如双极晶体管)可通过仅使用两个端子或将两个端子连接到同一导体而用作二极管。
本发明的实施例中所使用的三端子装置可小于人类头发的直径，从而使所述装置在跨衬底稀疏扩散时对于裸眼本质上不可见。装置的大小可在约10微米到200微米的范围内。每单位面积的微装置的数目可在将微装置施加到衬底时自由调整。装置可使用柔性凸版印刷、丝网印刷或其它形式的印刷而印刷为墨水。三端子装置的常规设计可容易经调适用于形成本发明的微装置。光刻的精度恰好在形成微装置所需的精度内。由于许多微装置将平行操作，因此每一微装置的效率并非至关重要。
图3是可悬浮在溶剂中且作为墨水印刷在衬底上的三端子装置40的透视图。装置40可为双极晶体管、MOSFET、JFET、三MOS装置或任何其它三端子装置，通常包含两个载流端子及控制端子。装置40可为横向或竖直晶体管，这是因为三个电极的位置未指示装置40内部的半导体层/区域或栅极的位置。电极可使用通孔接触装置40中的任何位置。
装置40通过在处理期间使用一或多个载体晶片以接达到两个表面用于金属化而完全形成在半导体晶片上(包含电极金属化)。虽然生长晶片可为硅，但载体晶片可为任何材料。硅晶片使用粘合剂或其它适当材料贴附到载体晶片。每一装置40的形状是通过掩蔽及蚀刻界定。可使用掩蔽植入或通过在外延生长的同时掺杂层而掺杂各种层或区域。在装置形成在晶片上之后，围绕每一装置40在晶片之前表面中光刻地界定沟槽且向下蚀刻沟槽到粘合层。每一装置40的优选形状是六边形。沟槽蚀刻暴露下伏晶片接合粘合剂。接着，粘合剂溶解在溶液中以从载体晶片释放装置40。可代替地通过薄化载体晶片的后表面直到单一化装置40而执行单一化。接着，将微观装置40均匀浸透在包含粘度改性聚合物树脂的溶剂中，以形成用于印刷(例如丝网印刷或柔性凸版印刷)的墨水。
可使用类似技术来形成双端子装置，例如竖直二极管，其中电极位于顶上且另一电极位于底上。二极管可具有类似于图3中所展示的形状的形状，但没有中间电极。
在标题为“制造二极管的液体或凝胶悬液的可印刷成分的方法(Method ofManufacturing a Printable Composition of Liquid or Gel Suspension ofDiodes)”、转让给本受让人且以引用方式并入本文中的美国申请公开案US 2012/0164796中描述有关在晶片中塑形竖直LED(双端子装置)且接着单一化LED用于作为墨水印刷的细节。所属领域技术人员可调适此类过程用于形成三端子装置40及非LED二极管。
装置40具有两个区段：下区段42(或基底部分)及上区段44。使上区段44相对高且窄，使得装置40随着其安定于衬底表面上通过流体压力而在溶剂中旋转。装置40旋转到最小电阻的定向。已实现超过90％类似定向，但令人满意的性能可能在超过75％的装置40处于相同定向的情况下实现。
下区段42应经塑形使得装置40在墨水固化之后平放在衬底上。图4说明三个印刷装置40，其中仅两个印刷装置40是以正确定向印刷。
装置40包含金属顶部电极46、金属中间电极48及金属底部电极(图3中未展示)。中间电极48的形状提供大的侧表面积用于与中间导体层进行良好电接触。
中间电极48应相对于装置40的中间偏移，使得装置40在印刷之后的不当定向导致中间电极48未电接触中间导体层。在实例中，中间电极48位于装置40的中间下方(即，H2<1/2H1)。
在图4中，提供起始衬底50。为了轻量、低成本、良好热传导到空气或散热器及便于处理，衬底50优选是薄且柔性的。衬底50可为适当聚合物，例如聚碳酸酯、PMMA或PET，且可为柔性的以从卷筒分配。衬底50可为适于最终产品的任何大小。衬底50可为常规柔性电路衬底，其中金属(例如，铜)迹线已在下述处理步骤之前通过常规手段形成于衬底50上。
如果衬底50尚未如柔性电路般形成有金属迹线，那么例如通过印刷在衬底50上沉积导体层52(例如，银、铝、铜)。可使用穿过衬底50的导电通孔54来将导体层52耦合到衬底50的底部表面上形成的金属层56。在各种实例中，导体层52被印刷为衬底50上的圆点阵列(参见图11)。点彼此电隔离以允许装置40的群组以任何方式互连以形成逻辑电路。导体层52可被印刷为方点或其它形状的点来代替圆点。
接着，例如通过柔性凸版印刷或通过使用适当网进行丝网印刷而将装置40印刷在导体层52上以允许装置40穿过且控制层的厚度。由于相对低浓度，装置40将被印刷为松散单层且相当均匀地分布在导体层52上方。装置40的印刷位置与导体层52的印刷点的位置对准。
接着，通过使用例如红外线炉加热而使溶剂蒸发。在固化之后，装置40保持附接到下伏导体层52，其中溶解在墨水中的少量残余树脂作为粘度改性剂。树脂的粘合性质及在固化期间装置40下方的树脂的体积减小使底部电极58挤压下伏导体层52，从而与其进行欧姆接触。
接着，印刷薄电介质层60以覆盖导体层52且进一步将装置40固定在适当位置中。电介质层60经设计以在固化期间通过表面张力自平坦化，以便拉离或脱湿顶部电极46及中间电极48。因此，无需蚀刻电介质层60。如果电介质层60覆盖电极46/48，那么可使用毯式蚀刻来暴露电极46/48。
接着，在电介质层60上方印刷与导电层52的点对准的中间导体层62以电接触中间电极48，且在适于所使用的导体的类型的炉中固化中间导体层62。各种导体层可为金属(或含有金属)或可为任何其它类型的可印刷导体层。
在中间导体层62上方印刷另一薄电介质层64以免覆盖顶部电极46。
接着，在电介质层64上方印刷与中间导体层62的点对准的顶部导体层66以电接触顶部电极46，且在适于所使用的导体的类型的炉中固化顶部导体层66。
接着，可在导体层66上方印刷较厚金属层68用于改进导电性及/或热传导。中间导体层62从点边缘伸出以形成装置40的群组的端子。
图4说明形成图4的结构所需的唯一步骤是印刷步骤67及固化步骤69。装置40的随机图案可类似于图2中的LED 16的图案。
图4说明最右装置40A经定向在相反方向上。然而，中间电极48保持浮动，因此装置40A并未操作且对所得电路无影响。
印刷装置40通过导体层并联连接。将适当操作电压及控制电压施加到导体层以操作装置40。在图4的实例中，顶部电极46是装置40的控制电极(例如，栅极或基极)。剩余两个电极是载流电极(例如，源极/漏极、发射极/集电极)。由于不当定向装置40A的中间电极48是浮动的，装置40保持关闭且为开路。
图5说明装置40如何可为npn双极晶体管40B，其中中间电极48是基极电极。中间电极48可使用通孔连接到装置40B中的其它半导体层中的任一者。
图6说明装置40如何可为p通道MOSFET 40C，其中中间电极48是源极电极。中间电极48可使用通孔连接到装置40C中的其它层中的任一者。
如果装置40将连接为二极管，那么仅可使用导体层62及52或66及62。因此，可通过哪两个导体层是用来接触二极管来选择二极管的有效极性。替代地，两个导电层可经远程连接以形成二极管。
任何数目的装置40可并联连接在群组中用于处置广泛范围的电流。在一个实施例中，约10个装置40位于每一群组中。装置40的群组例如通过在柔性凸版印刷过程中使用滚筒上的图案或通过使用丝网印刷网上的掩模而印刷为群组的二维阵列，且可类似地图案化各种导体层，使得每一群组中的装置40并联连接，但每一群组彼此电隔离。因此，每一群组形成单独组件。接着，可使用衬底50上的“编程”导体迹线来选择性地使群组互连以形成更复杂电路，例如逻辑电路。衬底50上的金属柔性电路图案可用来使装置40的群组互连以形成逻辑电路。在一个实施例中，由于每一群组可每侧小到毫米或直径小到毫米，此类群组的二维阵列可超过数千个群组。小区域内的群组可经互连以形成逻辑门，且所述门的端子可在编程期间互连以执行任何逻辑功能。
图7说明图4中的装置40A的不当定向如何未不利地影响群组中并联连接的适当定向装置40的操作。装置40/40A被假设为npn双极晶体管，其具有用作基极的顶部电极46、用作发射极的底部电极58及用作集电极的中间电极48。由于装置40A在印刷期间非期望地颠倒定向(图4中所展示)，其基极短接到装置40的发射极且其发射极短接到装置40的基极。当装置40的基极/发射极结经正向偏压以开启装置40时，装置40A保持关闭且对装置40的操作无影响。应注意，通过使用从装置40的中间偏移的中间电极48(如图3及4中所展示)，装置40A的中间电极48将是浮动的，从而使其效应更加明显。
图8类似于图9，但装置40及40A是MOSFET。
图9是表，其展示形成为MOSFET或双极晶体管使得不当定向未不利地影响并联连接的适当定向装置40的功能的装置40的顶部电极、底部电极及中间电极的可能连接。
图10说明印刷npn双极晶体管(例如，装置40)的两个群组72及74，其中每一群组中的晶体管并联连接使得每一群组充当单个晶体管。装置40及导体层的印刷图案作为圆点形成群组，但可使用任何形状的点。图4中的群组的互连致使电路成为AND门。对于每一群组，导电迹线75连接到图4中的各种导体层。两个晶体管(即，群组72及74)串联连接在供应电压端子76与78之间，所述晶体管的基极连接到输入端子80及82，且输出端子84连接到由群组74形成的晶体管的发射极。各种端子可在衬底50的边缘附近或邻近群组。
电阻器r1及r2被展示为连接在输入端子80/82与基极之间用于电流控制。由于电阻器是简单的，电阻材料可运用图案化滚筒、使用柔性凸版印刷或用来印刷电阻材料的丝网上的掩模直接图案化在衬底上。电阻材料的形状可确定电阻或连接器沿着其长度的位置可确定电阻。电阻器还可包含在每一装置40上。电容器还可通过印刷电容器的层而形成。
衬底50可含有数百或数千个此类AND门或其它门，且所述门可经互连以形成更复杂功能。在此情况中，所述门等效于可编程门阵列。对于更柔性电路，群组最初可未连接，且互连的编程掩模可确定最终电路。三维编程可用来允许迹线交叉。可产生门及其它逻辑电路的任何组合。一些群组可包含晶体管且其它群组可含有其它装置，例如二极管。模拟电路还可通过使各种群组互连而形成。
由于装置40在墨水中随机但基本均匀的分布，相同面积的每一群组将具有大约相同数目的装置40。群组中装置40的数目的细微差异将不影响逻辑电路的性能。在一个实施例中，由于需要低电流，在每一群组中可存在约10个相同装置。单个群组(其表示单个晶体管)中的装置40的成本为约0.143美分。因此所得电路板可相对廉价。
如图11中所展示，为了简化可印刷为有序二维阵列的群组的编程，源于所有群组的导体层(图4)的导电迹线85可终接在衬底50上的贴片区域86，其中产品现为可编程电路板87。此类迹线85可为电路板87的“标准”设计的部分，其接着随后经定制用于特定用途。此使能够优化用于形成迹线85的印刷过程以连接到群组中的导体层且使能够优化编程过程用于使端子88的末端互连。例如，编程过程可在已制作电路板87之后的时间执行且编程步骤可由特殊设备在计算机控制下执行。此外，互连的图案可比将晶体管端子电连接到贴片区域86的迹线85复杂得多。
在图11的实例中，贴片区域86中的编程形成图10的AND门。对于更复杂电路，编程迹线90可能需交叉，且多个层可经形成以避免迹线短路。
在另一实施例中，装置40的群组最初可邻近群组互连以形成单独逻辑门，例如AND、NAND、NOR门，且每一门的引线终接在贴片区域86用于后续编程以对于特定客户定制衬底。因此，通用电路形成可编程门阵列。
多个间隔贴片区域可经提供在电路板87上以简化互连的布线。在一个实施例中，用于所有输入信号的端子经提供在贴片区域中的层级上，且输出端子经提供在另一层级上。
如果互连的编程是复杂的，那么将互连直接印刷在衬底50上的X-Y平面中可能是不够的。导体直接印刷在衬底上是受限的，这是因为导体之间的最小间隔是约30微米以避免交叉桥接，且薄导体具有通过表面张力破裂的倾向。
在其中不期望直接印刷导体线的情况中，首先在衬底上形成掩模层，之后如下般在掩模层上方沉积导体墨水。
一种图案化互连迹线或图案化电路板87上的任何其它迹线或图案化装置40的群组的途径是形成疏水性掩模。掩模可通过印刷(例如，使用图案化滚筒或丝网印刷)而沉积或可通过光刻过程(如果印刷无法实现所期望精度)图案化。一种适当掩蔽物质是浸透在溶液中作为墨水的彻底清洁的硅藻土粒子。以相对于所期望配线/装置图案凹陷的图案印刷墨水。在固化之后，所得膜经由氟化过程活化，从而产生超疏水性表面(即，其不会被导体墨水或装置墨水润湿)。由膜暴露的衬底的区域将是中度亲水性或超亲水性的(即，其将被导体墨水或装置墨水润湿)。
为了形成迹线，亲水性导电墨水经制备且经沉积在疏水性掩模上方。暴露的衬底区域将被墨水覆盖，且已经沉积在疏水性掩模表面上的导电墨水将堆积在暴露区域中。这产生导电墨水的更大横截面积(对于良好导电性及机械强度)且防止交叉桥。
图12是界定暴露衬底的区域96的疏水性掩模94的俯视图。图13是展示区域96的一者中形成的单个导体98的横截面图。应注意，导体98厚于掩模94。导体98的高度是由沉积在掩模上方的导电墨水量确定。对于界定衬底的大的暴露区域的掩模，需要沉积更多导电墨水以确保暴露区域被墨水完全覆盖。在迹线的终接区域处，例如为了将迹线的末端连接到其它导体，扩大的垫区域应经形成以缓解对于后续印刷层的对准容限且改进所得电连接。
在固化导电墨水之后，接着在相同掩模上方沉积介电墨水，其中介电墨水含有足够的表面活性剂以覆盖掩模表面及导体且中和掩模的疏水性效应。额外掩模及迹线层可经形成以产生互连的三维矩阵。竖直通孔可用于导体层之间的互连。
图14说明当产生群组72与74之间的互连以生成AND门时在图11的电路板87上方使用疏水性掩模100。在另一实施例中，掩模10仅在贴片区域86中用于编程，且引到各种群组的迹线85在印刷群组的各种导体层时形成。
这个一般掩蔽过程还可用于图案化装置40的群组及导体层。相同或不同装置的群组可经堆叠以允许形成极复杂电路。
在已形成电路板87的标准特征之后，可在卷对卷过程中对大量柔性电路板87廉价地执行编程过程。在最终编程之后，电路板87可从卷筒单一化。如所见，未使用真空处理或危险材料来制作电路板87及对其进行编程。
图15说明图14中的电阻器R1及R2可如何通过将电阻材料柔性凸版印刷或丝网印刷在衬底上而形成，其中丝网上的掩模界定电阻材料的形状。可使用其它沉积技术。电阻材料的形状(长度、宽度、高度)可确定电阻或连接器102或103沿着其长度的位置可确定电阻。如果连接器的位置确定电阻，那么可相同地形成所有电阻器。电阻还可通过使电阻器串联及/或并联互连而选择。
图16说明电路板106的仰视图及横截面图，其中已在衬底108的两侧上印刷装置的群组，例如底上的群组72及74以及顶上的其它群组110及112。迹线114及116使群组互连。通孔118将一侧上的电路连接到另一侧上的电路。在印刷互连层之前，通孔在衬底108中打孔且填充有例如UV固化的孔填充导体。如果形成镜像，那么这简化互连设计，因为两侧上的贴片区域可相同。
可使用环绕式连接器来代替通孔。
由于衬底108可为极薄且柔性的膜(如同柔性电路)，所得电路板106可经折叠以减小其大小。由墨水形成的柔性的导体是市售的。可在衬底108上存在特殊区域，其界定可折叠电路板106而不损坏电路的位置。
为了改进电路板的使用的可靠性及灵活性，“基底”电路板120(图17)可经制作以具有某些基本特征及连接端子。在已测试及认可电路板120之后，额外电路板122及124可电附接到基底电路板120以对于特定应用定制性能。
在图17的实施例中，经测试及认可的电路板122及124具有施加到其表面、将粘合到基底电路板120的粘合剂。电路板122及124的端子126与基底电路板120上的端子对准。那些端子126涂覆有导电粘合剂。电路板122及124接着与基底电路板120对准且粘合到基底电路板120的表面。在一个实施例中，电路板122及124的“装置侧”面向基底电路板120的装置侧。通过单独形成各种功能单元，测试期间每一单元的通过率将更高，且功能单元可以各种组合连接以增加更多功能可能性。
在一个实施例中，电路板122/124是在卷对卷过程中形成，且在测试之后，在最终站处施加粘合剂。电路板122/124可具有在单一化期间切割的测试突片。在单一化之后，电路板122/124经粘合到基底电路板120。作为任意实例，一个电路板122可为A/D转换器且另一电路板可为D/A转换器。
图18说明用于将电路板122安装到基底电路板120的另一技术。在图18中，在区域128处的电连接位置处对电路板122穿孔。接着，使用介电粘合剂来涂覆电路板122的底侧(非装置侧)，且将电路板122粘合到基底电路板120，因此穿孔是在基底电路板120上的连接端子上方。接着，通过穿孔来沉积导电粘合剂130以将基底电路板120的端子连接到电路板122的顶部端子。例如，迹线132及134是通过导电粘合剂l30连接。
这种技术还可结合图16的双侧电路板使用。
使用装置(例如，图11中的装置40)的大量冗余阵列连同贴片区域86中的标准无源装置(例如，图11中的电阻器R1到R3)允许电路板具有极高通过率且产生随后可经编程以根据需要制成独特装置的可编程电路板。
对于更高密度的装置群组，可印刷群组的多个绝缘层以形成三维结构。竖直通孔可用来接达到各种层。装置的群组可使用竖直对准群组串联连接。
图19示意性地说明用于通过在卷对卷过程中印刷而制造电路的一个可能组装线。卷筒136含有衬底材料且卷筒138是卷取卷筒(take-up roll)。标记各种站。所述过程循序地印刷各种层且固化所述层。使用卷对卷过程的印刷优选柔性凸版印刷。层的数目取决于所印刷的电路及装置的复杂性。取决于特定客户需求，卷对卷过程可产生未经编程的电路板且单独系统可用于最终编程步骤。
如本文中使用的各种方向属性(例如，底部、顶部及竖直)不应被解释为传达相对于地球表面的绝对方向而是用来传达当图表直立固持时相对于附图的定向。在实际实施例中，此类术语仍适用于产品，而不管产品相对于地球表面的绝对定向。
对于需要大量电组件的复杂电路来说，可期望在高度界定区域中(例如在阵列中)印刷装置的高密度的极小点。每一点充当单个电组件。印刷点的限制因素在于衬底上液体(即，含有装置的墨水)存在一些扩散，而不管印刷图案是什么。用于装置墨水的液体经设计用于实现微观电子装置的适当定向所需的流体动力，且未经优化以限制印刷在衬底上之后的扩散。此外，常规印刷掩模(例如丝网印刷)具有有限分辨率，其中分辨率必须考虑掩模必须通过电子装置。下述方法可用来极大地减小点的大小，增大点的密度，且改进点的定位准确度。
使用下述方法，点的间隔可减小到约3微米，且点的直径可小于使用装置墨水的常规印刷方法可实现的点的直径。
通常，所述方法需要在衬底上图案化疏水性(或疏液性)层。图案化可通过使用高分辨率印刷掩模或甚至光刻图案化进行。疏水性材料经优化用于印刷(例如，有限扩散的优化粘度)，因此与装置墨水印刷相比，可经图案化到高得多的分辨率及准确的。疏水性层经图案化以产生暴露衬底的极小且密集的开口。底部导体层可经印刷使得疏水性层中的每一开口含有装置接触垫，连同引到衬底上的贴片区域的迹线。导体层可跨表面涂抹以填充开口，或疏水性层可通过其疏水性作用图案化导体层，或两者。因此，导体层及迹线与图案化疏水性层自对准。
装置墨水可接着沉积在图案化疏水性层及导体层上方，且墨水将被疏水性层排斥且仅驻留在开口中。毛细管作用致使所有液体驻留在开口中，从而形成装置点。因此，疏水性层的图案化界定点而非装置墨水印刷掩模。为了更经济地使用墨水，墨水可在没有印刷掩模的情况下毯式沉积或印刷掩模可用来粗糙地图案化点。装置墨水还可跨疏水性层涂抹以填充开口。装置墨水接着固化，且电组件(例如晶体管或二极管)具有适当定向，使得装置的底部端子欧姆连接到底部导体层。
接着印刷电介质层，之后在装置上方印刷顶部导体层以并联连接每一开口中的装置。顶部导体层可包含延伸到贴片区域的迹线。因此，顶部导体层还可使用疏水性层自对准到装置。疏水性层排斥所印刷的所有装置及导电墨水。疏水性层还可形成壁，因此一或多个印刷层可涂抹在表面上方以仅驻留在开口中。在任一情况中，所有层的分辨率及定位是由疏水性层界定。可图案化多个疏水性层用于界定不同印刷层。
图20是可编程电路150的俯视图，其中每一点152表示电装置(例如，图3中的装置40)的印刷群组，且其中点区域是由图案化疏液性层154界定。疏液性层154还可界定导体区域及迹线156，迹线156引到贴片区域158用于使每一点152的顶部及底部导体互连以产生实际上任何类型的数字电路或甚至模拟电路。对于三端子装置(例如晶体管)，将存在三个或更多个导体层。点152的阵列可包含多种装置，例如双极及MOS晶体管、电阻器、二极管等。电路的电端子可包含电源端子V+及接地、差分输入端子In1及In2以及差分输出端子Out1及Out2。整个电路150可通过在大气条件下印刷而形成。
图21是在印刷疏液性层154之后且在印刷底部导体层160之后对分四个点152的图20的电路150的横截面。疏液性层154无需直接形成在衬底162表面上。底部导体层160形成后续印刷装置的隔离接触件，且可包含引到图20中所展示的贴片区域158的迹线。疏液性层可为使用丝网印刷、柔性凸版印刷或其它印刷方法印刷的常规疏液性材料。此材料可为氟基材料，例如铁氟龙或其它市售材料。已知排斥不同液体的各种材料，且此类疏液性材料的选择将取决于用于装置墨水及导体墨水的溶液。溶液可为基于酒精的。疏液性层154可为疏水性层。疏液性层154还可为具有极精细地粗糙化的层，其致使上覆层本质上由气垫支撑以防止润湿。疏液性材料可经优化用于精细图案化，其可比使用常规丝网印刷及柔性凸版印刷技术图案化装置墨水精细得多。例如，对于适当流体动力选择装置墨水溶液以允许微观装置在其沉淀在底部导体上时具有适当定向。装置墨水溶液可具有极低粘度，其致使印刷点扩散，从而限制点的密度。此外，装置墨水印刷分辨率可由于墨水中的微观装置的大小而受限。相比之下，疏液性材料无此类限制且可经图案化到仅几微米的分辨率。此外，液体疏液性层154的任何小扩散将可期望地使开口变小，且因此点大小变小，这是因为其是点图案的负像。
在一个实施例中，首先印刷且固化疏液性材料以界定各种点区域及导体图案。光刻还可用于更精细图案化。衬底162可为任何适当材料，例如PMMA、FR-4、纸等。
接着印刷导体墨水，其可包括溶液中的金属粒子。导体墨水可经印刷在疏液性层154的开口中，或可毯式沉积且涂抹在表面上方以填充疏液性层154中的开口。在一个实施例中，导体墨水层在固化之前延伸到疏液性层154的高度，使得表面是平坦的。固化导体墨水层以形成底部导体层160将致使一些收缩。任何后续装置墨水或导体墨水还将被疏液性表面排斥且累积在底部导体层160上方。因此，所有印刷层是自对准的。
图22说明印刷装置墨水166之后的结构，其中疏液性层154界定点152及导体的形状。即使毯式印刷装置墨水166，所有墨水仍将由于疏液性层154的排斥而驻留在开口中。
图23说明在装置墨水经固化以形成单层电装置170之后的结构，单层电装置170的底部端子电接触(例如，欧姆接触)底部导体层160。接着印刷电介质层(例如图4中的电介质层60)以使底部导体层160绝缘。接着，印刷且固化顶部导体层172以欧姆接触电装置170的顶部端子。如果电装置170具有三层端子，例如图4中所展示的晶体管，那么将印刷额外导体层及电介质层。
顶部导体层172可使用另一图案化疏液性层(图23的横截面外部)界定，此使顶部导体与底部导体能够重叠。在此实施例中，可能必须通过电晕处理过程中和第一疏液性层154的疏液性性质以将另一疏液性层沉积在其上方及表面的任何其它部分上方。液体良好或不良地润湿材料主要取决于液体及表面两者的化学性质。润湿被定义为液体与表面的表面能量之间的比率。通常，下述规则适用：如果材料的表面能量(＝dyn/cm)高于液体的表面能量，那么材料将被润湿。如果否，那么将存在粘合问题。可能需要由电晕处理提供的预处理来获得印刷之前的充分润湿及粘合。电晕放电单元可优化润湿及粘合。这种电晕技术已被证实高度有效且具有成本效益并且可在线发生。此电晕处理是熟知的。
每一点152区域的顶部导体层及底部导体层经电隔离且可具有延伸到图20的贴片区域158用于使用编程掩模互连以定制电路的迹线156(图20)。编程可通过沉积金属或通过其它技术执行。可形成的电路的实例包含状态机、存储器、时钟、逻辑电路且甚至包含模拟电路。一些电装置群组可并联连接用于传导较高电流，例如用于LED驱动器等。
对于大量点152的阵列，导体图案可能变得过度复杂且可能发生上覆迹线的大寄生电容。
图24说明其中对于每一隔离点152，底部导体层160通过使用导电通孔174延伸到衬底162的底侧以方便迹线的布线且减小寄生电容效应的替代实施例。因此，衬底162的底侧将包含引到贴片区域158的所有底部导体迹线(图20)。
图25说明可编程电路可如何包含任何数目的装置层以增大装置密度。在图25中，在导体层174上方印刷电介质层178，之后印刷另一导体层180，之后印刷另一装置层182，之后印刷另一导体层184。基本上，步骤与形成图21到24的层相同。可对于任何电路复杂性形成任何数目的层。
图26是识别用来形成图20的可编程电路150的步骤的流程图。
在步骤190中，提供适当衬底。
在步骤192中，以图案印刷疏液性层以暴露其中要形成隔离装置点的衬底表面区域且还界定导体图案。导体图案可包含引到贴片区域的迹线。
在步骤194中，印刷底部导体层，其中导体墨水仅驻留在疏液性层中的开口中。导体墨水印刷过程可粗糙地界定导体图案，且疏液性层接着精确地界定导体图案。接着固化导体墨水。
在步骤196中，在表面上方印刷装置墨水，使得装置墨水通过疏液性层的图案化(开口)界定。
在步骤198中，固化装置墨水以致使装置的底部端子电(例如，欧姆)连接到底部导体层。
在步骤200中，疏液性层的表面任选地经历电晕处理以中和表面。这允许后续层形成在中和疏液性层上方，例如用于印刷用来界定后续层的新疏液性层。
在步骤202中，在底部导体层上方及在电装置之间印刷电介质层用于使底部导体层绝缘。
在步骤204中，可印刷第二疏液性层以界定顶部导体层。
在步骤206中，印刷且固化顶部导体层以电(例如，欧姆)接触电装置的顶部端子且并联连接单个点中的所有电装置，例如图4中所展示。可编程电路现在完成，前提是装置仅需要两个端子。
在步骤208中，例如依据客户请求，通过使底部及顶部导体层的各种引线互连以形成任何类型的逻辑电路或模拟电路而执行电路的编程。
虽然已展示及描述本发明的特定实施例，但所属领域技术人员将明白可进行改变及修改而不脱离本发明的较宽泛方面，且因此所附权利要求书将在其范围内涵盖落在本发明的真实精神及范围内的所有此类改变及修改。

Claims (25)

1.一种用于形成电路(150)的方法，其包括：
图案化覆盖衬底(162)的第一材料(154)以界定一或多个开口；
在所述第一材料上方沉积第一溶液(166)，所述第一溶液含有预成形、半导体电装置(40)，其中所述第一材料阻止通过所述第一溶液润湿，使得所述第一溶液基本仅驻留在所述一或多个开口内；
固化所述第一溶液，使得所述一或多个开口内的所述电装置的电端子(18、58)电接触覆盖所述衬底的至少第一导体层(160)；及
形成至少第二导体层(156、172)以使至少一些所述电装置能够互连以实现电功能。
2.根据权利要求1所述的方法，其进一步包括：
形成用于供应输入信号的一或多个输入端子(In1、In2)；及
形成用于供应输出信号的一或多个输出端子(Out1、Out2)，其中所述输入信号是通过所述电装置变换，且所述经变换信号是在所述一或多个输出端子处输出。
3.根据权利要求1所述的方法，其中位于所述一或多个开口中的每一者中的所述电装置(40)形成所述电装置的单独群组(152)，每一群组中的所述电装置是通过至少所述第二导体层(172)并联连接。
4.根据权利要求3所述的方法，其中所述电装置(40)随机分布在所述衬底上的每一群组(152)内。
5.根据权利要求3所述的方法，其进一步包括：
形成至少所述第二导体层(156、158)以使电装置(40)的所述单独群组(152)互连以实现所述电功能。
6.根据权利要求5所述的方法，其进一步包括在所述衬底(162)上形成互连区域(158)，其中至少所述第二导体层提供从所述电装置的所述单独群组(152)引到所述互连区域以使所述群组电互连以实现所述电功能的导电线(156)。
7.根据权利要求1所述的方法，其进一步包括形成至少所述第二导体层(156、172)以使所述电装置(40)互连以形成逻辑门。
8.根据权利要求7所述的方法，其进一步包括使所述逻辑门电互连以实现所述电功能。
9.根据权利要求1所述的方法，其中所述第一材料(154)是疏液性的。
10.根据权利要求1所述的方法，其中所述第一材料(154)是疏水性的。
11.一种电路，其包括：
衬底(162)；
第一材料(154)，其覆盖所述衬底且经图案化以界定一或多个开口；
预成形、半导体电装置(40)的多个单独群组(152)，其已经混合在第一溶液(166)中，经沉积在所述衬底上方，且经固化，
其中所述第一材料阻止通过所述第一溶液润湿，使得所述第一溶液仅驻留在所述一或多个开口内；
至少第一导体层(160)，其覆盖通过所述一或多个开口暴露的所述衬底，使得所述一或多个开口内的所述电装置的第一电端子(18、58)电接触至少所述第一导体层；及
至少第二导体层(156、172)，其接触所述电装置的第二电端子(20、46)以使至少一些所述电装置能够互连以实现电功能。
12.根据权利要求11所述的电路，其中至少所述第二导体层(172)并联连接所述一或多个开口中的每一者中的所述电装置(40)以形成所述电装置的单独群组(152)，所述电路进一步包括使电装置的所述单独群组互连以实现所述电功能的至少所述第二导体层(158)。
13.根据权利要求12所述的电路，其中至少所述第二导体层(158)形成互连导体图案以使所述电装置(40)的至少一些所述群组(152)互连在一起以实现所述电功能。
14.根据权利要求13所述的电路，其进一步包括：
一或多个输入端子(In1、In2)，其用于供应输入信号；及
一或多个输出端子(Out1、Out2)，其用于供应输出信号，其中所述输入信号是在所述互连导体图案形成之后通过所述电装置(40)变换，且所述经变换信号是在所述一或多个输出端子处输出。
15.根据权利要求11所述的方法，其中所述电装置(40)随机分布在所述衬底(162)上的所述第一材料(154)中的所述一或多个开口中的每一者内。
16.根据权利要求11所述的电路，其中所述第一材料(154)是疏水性的。
17.根据权利要求11所述的电路，其中所述第一材料(154)是疏液性的。
18.根据权利要求11所述的电路，其中所述第一导体层(160)是由所述第一材料(154)中的所述一或多个开口界定。
19.根据权利要求11所述的电路，其进一步包括：
第二材料(204)，其经沉积在所述第一材料(154)上方且经图案化以具有第二开口；及
导电材料(206)，其经沉积在所述第二开口中，所述导电材料是以第二溶液沉积，
其中所述第二材料阻止通过所述第二溶液润湿，使得所述第二溶液仅驻留在所述第二开口内，从而导致所述导电材料是由所述第二材料中的所述第二开口界定。
20.根据权利要求11所述的电路，其中所述一或多个开口中的每一者内的所述电装置(40)形成所述电装置的群组(152)，其中每一群组具有从其相关联群组延伸的至少一个电连接器(156)，其中每一电连接器终接在终接区域(158)，且其中互连导体图案使所述终接区域中的所述群组电互连。
21.根据权利要求11所述的电路，其中所述电装置(40)包括相同的第一装置(16)，所述电路进一步包括：
预成形、半导体第二电装置(40)的多个单独群组，其已经混合在第二溶液中，经沉积在所述衬底(162)上方、所述一或多个开口中且经固化，所述第二电装置不同于所述第一电装置；及
至少所述第二导体层(156、172)，其使所述第一电装置及所述第二电装置的群组互连以实现所述电功能。
22.根据权利要求11所述的电路，其中所述电装置(40)随机分布在所述衬底(162)上的每一群组(152)内。
23.根据权利要求11所述的电路，其中至少所述第二导体层(156、172)使所述群组(152)互连以形成逻辑门及所述逻辑门之间的互连以实现所述电功能。
24.根据权利要求11所述的电路，其中所述电装置包括二极管(16)及晶体管(40)中的至少一者。
25.根据权利要求11所述的电路，其进一步包括连接不同导电材料层以形成三维结构的导电通孔(118、174)。
CN201880006734.7A 2017-01-13 2018-01-11 使用由图案化疏水性层界定的可印刷溶液印刷复杂电子电路 Active CN110178216B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/405,601 US9913371B2 (en) 2013-03-14 2017-01-13 Printing complex electronic circuits using a patterned hydrophobic layer
US15/405,601 2017-01-13
PCT/US2018/013366 WO2018132600A1 (en) 2017-01-13 2018-01-11 Printing complex electronic circuits using a printable solution defined by a patterned hydrophobic layer

Publications (2)

Publication Number Publication Date
CN110178216A true CN110178216A (zh) 2019-08-27
CN110178216B CN110178216B (zh) 2023-03-10

Family

ID=61163788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880006734.7A Active CN110178216B (zh) 2017-01-13 2018-01-11 使用由图案化疏水性层界定的可印刷溶液印刷复杂电子电路

Country Status (5)

Country Link
EP (1) EP3568876A1 (zh)
KR (1) KR102262177B1 (zh)
CN (1) CN110178216B (zh)
TW (1) TWI677270B (zh)
WO (1) WO2018132600A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10760936B2 (en) 2018-11-02 2020-09-01 Nanya Technology Corporation Semiconductor device and method of sensing a change in a level of a liquid therein

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1390434A (zh) * 1999-09-01 2003-01-08 奥斯兰姆奥普托半导体股份有限两合公司 电发光器件及其制造方法
US20080297071A1 (en) * 2007-05-31 2008-12-04 Applied Printed Electronics Holdings, Inc. Addressable or Static Light Emitting or Electronic Apparatus
US20120157804A1 (en) * 2009-12-16 2012-06-21 Rogers John A High-Speed, High-Resolution Electrophysiology In-Vivo Using Conformal Electronics
CN103022003A (zh) * 2011-09-16 2013-04-03 株式会社理光 多层布线衬底及制造方法、有源矩阵衬底和图像显示设备
CN105144369A (zh) * 2013-03-14 2015-12-09 尼斯迪格瑞科技环球公司 印刷复杂的电子电路
CN105378552A (zh) * 2013-07-09 2016-03-02 Psi株式会社 包括超小型发光二极管的显示器及其制造方法
CN105793051A (zh) * 2013-12-12 2016-07-20 科迪华公司 使用半色调化以控制厚度的基于墨水的层建造

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852467B2 (en) 2007-05-31 2014-10-07 Nthdegree Technologies Worldwide Inc Method of manufacturing a printable composition of a liquid or gel suspension of diodes
US8456393B2 (en) 2007-05-31 2013-06-04 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US8026179B2 (en) * 2009-04-09 2011-09-27 Macronix International Co., Ltd. Patterning method and integrated circuit structure
US9099568B2 (en) 2013-03-14 2015-08-04 Nthdegree Technologies Worldwide Inc. Three-terminal printed devices interconnected as circuits

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1390434A (zh) * 1999-09-01 2003-01-08 奥斯兰姆奥普托半导体股份有限两合公司 电发光器件及其制造方法
US20080297071A1 (en) * 2007-05-31 2008-12-04 Applied Printed Electronics Holdings, Inc. Addressable or Static Light Emitting or Electronic Apparatus
US20120157804A1 (en) * 2009-12-16 2012-06-21 Rogers John A High-Speed, High-Resolution Electrophysiology In-Vivo Using Conformal Electronics
CN103022003A (zh) * 2011-09-16 2013-04-03 株式会社理光 多层布线衬底及制造方法、有源矩阵衬底和图像显示设备
CN105144369A (zh) * 2013-03-14 2015-12-09 尼斯迪格瑞科技环球公司 印刷复杂的电子电路
CN105378552A (zh) * 2013-07-09 2016-03-02 Psi株式会社 包括超小型发光二极管的显示器及其制造方法
CN105793051A (zh) * 2013-12-12 2016-07-20 科迪华公司 使用半色调化以控制厚度的基于墨水的层建造

Also Published As

Publication number Publication date
WO2018132600A1 (en) 2018-07-19
KR102262177B1 (ko) 2021-06-07
TW201832629A (zh) 2018-09-01
EP3568876A1 (en) 2019-11-20
TWI677270B (zh) 2019-11-11
CN110178216B (zh) 2023-03-10
KR20190102282A (ko) 2019-09-03

Similar Documents

Publication Publication Date Title
CN105144369B (zh) 印刷复杂的电子电路
CN105144368B (zh) 互连为电路的三端印刷装置
TW200901113A (en) Method of manufacturing addressable and static electronic displays
TW200950147A (en) Method of manufacturing addressable and static electronic displays, power generating or other electronic apparatus
US10499499B2 (en) Printing complex electronic circuits using a printable solution defined by a patterned hydrophobic layer
CN110178216A (zh) 使用由图案化疏水性层界定的可印刷溶液印刷复杂电子电路
US20160238201A1 (en) Printed led driver circuit
JP2018152178A (ja) 異方導電性フィルム
US10412833B2 (en) Method to neutralize incorrectly oriented printed diodes
US9275978B2 (en) Three-terminal printed devices interconnected as circuits
US20050045375A1 (en) Reconfigurable logic through deposition of organic pathways
DE102009015742A1 (de) Elektrisch funktionales Mehrschichtfoliensystem und Verfahren zum Herstellen desselben
KR970009485A (ko) 돌출된 외부 접속 단자가 일면에 형성된 기판 및 그의 제조방법과 그 기판을 이용한 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant