CN110175478A - 一种主板上电方法、系统及可编程器件 - Google Patents

一种主板上电方法、系统及可编程器件 Download PDF

Info

Publication number
CN110175478A
CN110175478A CN201910463815.6A CN201910463815A CN110175478A CN 110175478 A CN110175478 A CN 110175478A CN 201910463815 A CN201910463815 A CN 201910463815A CN 110175478 A CN110175478 A CN 110175478A
Authority
CN
China
Prior art keywords
bios
data packet
signature
mainboard
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910463815.6A
Other languages
English (en)
Inventor
陈占良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Wave Intelligent Technology Co Ltd
Original Assignee
Suzhou Wave Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Wave Intelligent Technology Co Ltd filed Critical Suzhou Wave Intelligent Technology Co Ltd
Priority to CN201910463815.6A priority Critical patent/CN110175478A/zh
Publication of CN110175478A publication Critical patent/CN110175478A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种主板上电方法、系统及可编程器件；在本方案中，BIOS闪存内存储的数据包是以加密的密文形式存储的，通过这种加密方式，可以保证数据包不被恶意复制及修改；进而，为了保证系统的稳定性，本方案需要在执行开机操作之前，通过BIOS闪存内存储的签名来验证数据包的正确定，只有在签名验证成功后，才会控制主板PCH加载BIOS闪存内的数据包，执行上电开机操作，从而保证了系统的稳定性。

Description

一种主板上电方法、系统及可编程器件
技术领域
本发明涉及数据处理技术领域，更具体地说，涉及一种主板上电方法、系统及可编程器件。
背景技术
目前，在服务器主板设计中，BIOS(Basic Input Output System，基本输入输出系统)的正常工作需要依靠flash闪存内部的软件，在主板正常上电之后，BIOS会分别加载flash内部的软件，实现功能的配置及功能的实现。flash闪存通过SPI总线连接，通过SPI总线可以实现对flash闪存的读写操作，当flash内的数据被随意篡改之后，如果继续执行开机操作，对系统会造成危害。参见图1，为目前相关技术中BIOS flash(BIOS闪存)与PCH的硬件连接示意图；通过图1可以看出，在当前的主板设计中，flash闪存与主板的PCH通过SPI总线直接相连。当主板正常上电后，PCH通过SPI总线从flash内部加载数据，分别进行功能配置和功能实现。如果flash内部存储的数据被修改，主板仍正常上电开机，则对系统会造成异常的损坏，从而影响整个服务器的稳定性。
发明内容
本发明的目的在于提供一种主板上电方法、系统及可编程器件，以实现避免闪存内存储的数据被修改，导致影响系统的稳定性。
为实现上述目的，本发明提供的一种主板上电方法，所述主板上电方法应用于可编程器件，所述主板上电方法包括：
获取BIOS闪存内存储的第一签名及已加密的密文；
利用可编程器件与BIOS之间的协商秘钥对所述密文解密，得到解密的数据包；
根据所述数据包及BIOS公钥生成第二签名；
判断所述第一签名与所述第二签名是否相同；
若相同，则将所述数据包写入所述BIOS闪存，并通过控制主板PCH加载所述BIOS闪存内的数据包，执行上电开机操作。
可选的，所述利用可编程器件与BIOS之间的协商秘钥对所述密文解密，得到解密的数据包，包括：
利用可编程器件的私钥及BIOS公钥确定协商密钥；
利用所述协商密钥对所述密文进行解密，得到解密后的数据包。
可选的，所述根据所述数据包及BIOS公钥生成第二签名，包括：
通过哈希算法计算所述数据包的唯一数字标识；
利用所述唯一数据标识及BIOS公钥，确定所述数据包的第二签名。
可选的，获取BIOS闪存内存储的第一签名及已加密的密文之前，还包括：
通过控制上电时序，控制可编程器件、BIOS闪存和切换电路处于正常工作状态，并通过所述切换电路控制所述可编程器件与所述BIOS闪存处于可通信状态。
为实现上述目的，本发明进一步提供一种可编程器件，包括：
获取模块，用于获取BIOS闪存内存储的第一签名及已加密的密文；
密文解密模块，用于利用可编程器件与BIOS之间的协商秘钥对所述密文解密，得到解密的数据包；
第二签名生成模块，用于根据所述数据包及BIOS公钥生成第二签名；
判断模块，用于判断所述第一签名与所述第二签名是否相同；
数据包写入模块，用于在所述第一签名与所述第二签名相同时，将所述数据包写入所述BIOS闪存；
控制模块，用于通过控制主板PCH加载所述BIOS闪存内的数据包，执行上电开机操作。
可选的，所述密文解密模块包括：
协商密钥确定单元，用于利用可编程器件及BIOS公钥确定协商密钥；
解密单元，用于利用所述协商密钥对所述密文进行解密，得到解密后的数据包。
可选的，所述第二签名生成模块包括：
唯一数字标识计算单元，用于通过哈希算法计算所述数据包的唯一数字标识；
第二签名确定单元，用于利用所述唯一数据标识及BIOS公钥，确定所述数据包的第二签名。
可选的，所述控制模块还用于：通过控制上电时序，控制可编程器件、BIOS闪存和切换电路处于正常工作状态，并通过所述切换电路控制所述可编程器件与所述BIOS闪存处于可通信状态。
为实现上述目的，本发明进一步提供一种主板上电系统，包括：主板PCH、可编程器件、切换器件和BIOS闪存；所述主板PCH与所述可编程器件均通过所述切换器件与所述BIOS闪存连接；其中，所述可编程器件用于在执行已存储的计算机程序时，实现上述主板上电方法的步骤。
可选的，所述可编程器件为CPLD。
通过以上方案可知，本发明实施例提供的一种主板上电方法，所述主板上电方法应用于可编程器件，所述主板上电方法包括：获取BIOS闪存内存储的第一签名及已加密的密文；利用可编程器件与BIOS之间的协商秘钥对所述密文解密，得到解密的数据包；根据所述数据包及BIOS公钥生成第二签名；判断所述第一签名与所述第二签名是否相同；若相同，则将所述数据包写入所述BIOS闪存，并通过控制主板PCH加载所述BIOS闪存内的数据包，执行上电开机操作。
可见，在本方案中，BIOS闪存内存储的数据包是以加密的密文形式存储的，通过这种加密方式，可以保证数据包不被恶意复制及修改；进而，为了保证系统的稳定性，本方案需要在执行开机操作之前，通过BIOS闪存内存储的签名来验证数据包的正确定，只有在签名验证成功后，才会控制主板PCH加载BIOS闪存内的数据包，执行上电开机操作，从而保证了系统的稳定性。
本发明还公开了一种主板上电系统及可编程器件，同样能实现上述技术效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为目前相关技术中BIOS闪存与PCH的硬件连接示意图；
图2为本发明实施例公开的一种主板上电方法流程示意图；
图3为本发明实施例公开的一种主板上电系统结构示意图；
图4为本发明实施例公开的一具体的主板上电方法流程示意图；
图5为本发明实施例公开的密文及第一签名生成流程示意图；
图6为本发明实施例公开的一种CPLD验证流程示意图；
图7为本发明实施例公开的一种CPLD实现流程示意图；
图8为本发明实施例公开的一种可编程器件结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在目前的方案中，flash颗粒直接与PCH相连，在开机过程中不存在校验机制，并且flash中的数据没有加密处理，很容易被恶意修改，那么在flash中的内容被修改之后，如果主板正常上电后仍然加载flash数据开机，会对系统造成异常的损坏，从而影响整个服务器的稳定性。
因此，本发明实施例公开了一种主板上电方法、系统及可编程器件，以实现避免闪存内存储的数据被修改，导致影响系统的稳定性。
参见图2，本发明实施例提供的一种主板上电方法，所述主板上电方法应用于可编程器件，所述主板上电方法包括：
S101、获取BIOS闪存内存储的第一签名及已加密的密文；
其中，获取BIOS闪存内存储的第一签名及已加密的密文之前，还包括：通过控制上电时序，控制可编程器件、BIOS闪存和切换电路处于正常工作状态，并通过切换电路控制可编程器件与所述BIOS闪存处于可通信状态。
需要说明的是，本实施例公开的这种主板上电方法是通过可编程器件来执行的，也就是说，本实施例所述的主板上电方法的执行主体为可编程器件；该可编程器件可以为CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)、MCU(Microcontroller Unit，微控制单元)等等，也即：在本实施例中并不对可编程器件进行具体限定，只要能实现对闪存内的数据包进行校验就可以。
但是，由于服务器主板上现有的可编程器件仅有CPLD，所以在本实施例中，优选通过CPLD来实现主板上电方案。因此在本实施例中，以可编程器件为CPLD为例来对本方案进行解释说明。
参加图3，为本发明本实施例公开的一种主板上电系统结构示意图；通过图3可以看出，本系统包括：主板PCH、可编程器件CPLD、切换器件MUX和BIOS闪存；主板PCH与可编程器件均通过SPI总线与切换器件MUX相连，切换器件MUX通过SPI总线与BIOS闪存连接；在本方案中，在主板上电时，由CPLD控制上电时序，先保证主板的CPLD、BIOS flash以及包括切换器件的切换线路可以正常工作。并将BIOS的flash切换到CPLD，CPLD通过SPI总线读取flash内部的数据，分别获取密文与数字签名。在本实施例中，该密文为预先通过协商秘钥对数据包加密得到的，该数字签名即为本方案中的第一签名，为通过数据包的唯一数字标识及BIOS私钥生成的。通过获取该密文及第一签名，可以验证闪存内存储的数据是否被恶意修改，从而保证系统的稳定性。
S102、利用可编程器件与BIOS之间的协商秘钥对所述密文解密，得到解密的数据包；
在本实施例中，BIOS闪存内存储的数据包是以加密的密文形式存储的，通过这种加密方式，可以保证数据包不被恶意复制及修改；因此，可编程器件获得该密文后，需要通过其与BIOS之间的协商密钥对密文进行解密，得到解密后的数据包。
S103、根据所述数据包及BIOS公钥生成第二签名；
S104、判断所述第一签名与所述第二签名是否相同；
若相同，则执行S105；若不相同，则执行S106；
S105、将所述数据包写入所述BIOS闪存，并通过控制主板PCH加载所述BIOS闪存内的数据包，执行上电开机操作；
S106、禁止上电开机。
在本实施例中，为了确保BIOS闪存内存储的数据没有被恶意修改，需要根据解密后生成的数据包及BIOS公钥来生成第二签名，并判断该第二签名与闪存内存储的第一签名是否相同；如果相同，则说明该数据包未被恶意修改，这时可以将解密的数据包写入闪存，用于主板开机的启动代码使用；但是，如果第一签名和第二签名是不同的，则说明书数据包已经被恶意修改，这时为了保证系统的安全，禁止上电执行开机操作。
综上可以看出，本方案在针对目前相关技术中的主板上电后，由于直接加载flash颗粒存在的潜在危害，提出了这种闪存校验和加密的机制；即：在主板上电之前，先自行校验flash内的数字签名和密文，只有flash内的数据正确之后，才允许主板上电开机，避免flash内的数据被恶意的修改，造成系统的损坏，从而保证了整个系统的安全性与稳定性。
参见图4，本发明实施例提供的一具体的主板上电方法，所述主板上电方法应用于可编程器件，所述主板上电方法包括：
S201、获取BIOS闪存内存储的第一签名及已加密的密文；
S202、利用可编程器件的私钥及BIOS公钥确定协商密钥，并利用所述协商密钥对所述密文进行解密，得到解密后的数据包；
S203、通过哈希算法计算所述数据包的唯一数字标识，利用所述唯一数据标识及BIOS公钥，确定所述数据包的第二签名；
S204、判断所述第一签名与所述第二签名是否相同；
若相同，则执行S205；若不相同，则执行S206；
S205、将所述数据包写入所述BIOS闪存，并通过控制主板PCH加载所述BIOS闪存内的数据包，执行上电开机操作；
S206、禁止上电开机。
需要说明的是，在本方案中，可编程器件CPLD与BIOS均分别拥有各自的私钥和公钥；分别为：PBIOS(BIOS的公钥)和RBIOS(BIOS的私钥)，PCPLD(CPLD的公钥)和RCPLD(CPLD私钥)。根据椭圆曲线算法可以得知如下公式：PBIOS·RCPLD＝PCPLD·RBIOS＝SS；其中，PBIOS和PCPLD是可以共享的，而RBIOS和RCPLD只有BIOS和CPLD本身自己知晓。因此，两者的协商密钥(SS)只有通过各自的私钥和彼此的公钥可以计算获取，即只有BIOS和CPLD自己知道这个协商密钥(SS)。
参见图5，为本实施例公开的密文及第一签名生成流程示意图；通过图5可以看出，在向BIOS闪存内存储的数据包之前，首先通过BIOS私钥(RBIOS)和CPLD共享的公钥(PCPLD)计算获取到协商密钥(SS)，并通过加密算法对数据包进行加密处理，从而得到密文。进而，数据包通过哈希算法得到数据包的唯一数字标识，使用BIOS的私钥(RBIOS)与唯一的数字标识进行签名操作，从而获取到通过BIOS私钥进行签名的唯一数字签名，也即本方案中的第一签名。将第一签名与密文进行打包处理，获得带有数字签名并且加密处理的密文，作为BIOS的flash内的数据文件。
需要说明的是，在生成BIOS闪存内的密文及数字签名时，可以通过外部工具生成签名，并对数据包进行加密。
参加图6，为本发明本实施例公开的一种CPLD验证流程示意图；通过图6可以看出，可编程器件CPLD上电之后，首先读取flash中的内容，得到密文和第一签名。进而，CPLD通过自己的私钥(RCPLD)和BIOS的公钥(PBIOS)计算获取到协商密钥(SS)，然后利用协商密钥(SS)，通过解密算法得到数据包。并且，CPLD通过哈希算法计算得到数据包的唯一数字标识，并通过BIOS公钥(PBIOS)与该唯一数字标识进行签名验证；如果得到的第二签名与flash中的第一签名匹配，则认为密文正确，如果得到的第二签名与flash中的第一签名不匹配，则认为数据包不正确。CPLD验证获取签名正确之后，需要将解密获取的BIOS数据包写入到flash中，用于主板开机的启动代码使用。
参加图7，为本发明本实施例公开的一种CPLD实现流程示意图；通过该流程图可以看出，由于CPLD控制上电时序，那么CPLD上电后控制flash颗粒及切换线路上电，CPLD读取flash中的密文与第一数字签名；其次，通过协商密钥和解密算法对密文解密获取数据包。然后，通过哈希算法得到数据包的唯一数字标识，并使用BIOS的公钥计算出第二数字签名。接着，将第二数字签名与flash中的第一数字签名进行校验，确定数据包是否正确，并决定是否将数据包写回到flash以及是否开机。
需要说明的是，由于服务器一般都是使用BMC升级CPLD，因此为了确定CPLD内文件的正确性，可以在CPLD的升级包中添加数字签名，该签名的生成方式可以与生成闪存内的签名的方式相同；因此在升级CPLD之前，BMC会先校验CPLD升级包中的签名是否正确，从而保证CPLD内文件的正确性，保证工程的正确性。
综上可以看出，本方案使用协商密钥，将flash中的数据进行加密，并通过BIOS的私钥进行数字签名，可以保证数据的正确性和完整性，避免数据被恶意的修改，造成系统的损坏，从而保证了整个系统的安全性与稳定性。
下面对本发明实施例提供的可编程器件进行介绍，下文描述的可编程器件与上文描述的主板上电方法可以相互参照。
参见图8，本发明实施例提供的一种可编程器件，包括：
获取模块100，用于获取BIOS闪存内存储的第一签名及已加密的密文；
密文解密模块200，用于利用可编程器件与BIOS之间的协商秘钥对所述密文解密，得到解密的数据包；
第二签名生成模块300，用于根据所述数据包及BIOS公钥生成第二签名；
判断模块400，用于判断所述第一签名与所述第二签名是否相同；
数据包写入模块500，用于在所述第一签名与所述第二签名相同时，将所述数据包写入所述BIOS闪存；
控制模块600，用于通过控制主板PCH加载所述BIOS闪存内的数据包，执行上电开机操作。
其中，所述密文解密模块包括：
协商密钥确定单元，用于利用可编程器件及BIOS公钥确定协商密钥；
解密单元，用于利用所述协商密钥对所述密文进行解密，得到解密后的数据包。
其中，所述第二签名生成模块包括：
唯一数字标识计算单元，用于通过哈希算法计算所述数据包的唯一数字标识；
第二签名确定单元，用于利用所述唯一数据标识及BIOS公钥，确定所述数据包的第二签名。
其中，所述控制模块还用于：通过控制上电时序，控制可编程器件、BIOS闪存和切换电路处于正常工作状态，并通过所述切换电路控制所述可编程器件与所述BIOS闪存处于可通信状态。
参见图3，本发明实施例还公开了一种主板上电系统，包括：主板PCH1、可编程器件2、切换器件3和BIOS闪存4；所述主板PCH1与所述可编程器件2均通过所述切换器件3与所述BIOS闪存4连接；
其中，所述可编程器件2用于在执行已存储的计算机程序时，实现如上述方法实施例所述的主板上电方法的步骤。所述可编程器件为CPLD。
本发明实施例还公开一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述方法实施例所述的主板上电方法的步骤。
其中，该存储介质可以包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
综上所述可以看出，本方案使用协商密钥对数据包进行加密处理，并在主板上电之前，CPLD通过协商密钥对密文进行解密，得到数据包，增加了BIOS闪存内数据包的安全性。使用BIOS私钥进行数字签名，增加了数据包的辨识度，利用CPLD根据BIOS的公钥进行签名验证，可以确认数据包的正确性和唯一性，从而避免因为数据包被恶意修改造成系统的损坏，保证了整个系统的安全性与稳定性。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种主板上电方法，其特征在于，所述主板上电方法应用于可编程器件，所述主板上电方法包括：
获取BIOS闪存内存储的第一签名及已加密的密文；
利用可编程器件与BIOS之间的协商秘钥对所述密文解密，得到解密的数据包；
根据所述数据包及BIOS公钥生成第二签名；
判断所述第一签名与所述第二签名是否相同；
若相同，则将所述数据包写入所述BIOS闪存，并通过控制主板PCH加载所述BIOS闪存内的数据包，执行上电开机操作。
2.根据权利要求1所述的主板上电方法，其特征在于，所述利用可编程器件与BIOS之间的协商秘钥对所述密文解密，得到解密的数据包，包括：
利用可编程器件的私钥及BIOS公钥确定协商密钥；
利用所述协商密钥对所述密文进行解密，得到解密后的数据包。
3.根据权利要求2所述的主板上电方法，其特征在于，所述根据所述数据包及BIOS公钥生成第二签名，包括：
通过哈希算法计算所述数据包的唯一数字标识；
利用所述唯一数据标识及BIOS公钥，确定所述数据包的第二签名。
4.根据权利要求1至3中任意一项所述的主板上电方法，其特征在于，获取BIOS闪存内存储的第一签名及已加密的密文之前，还包括：
通过控制上电时序，控制可编程器件、BIOS闪存和切换电路处于正常工作状态，并通过所述切换电路控制所述可编程器件与所述BIOS闪存处于可通信状态。
5.一种可编程器件，其特征在于，包括：
获取模块，用于获取BIOS闪存内存储的第一签名及已加密的密文；
密文解密模块，用于利用可编程器件与BIOS之间的协商秘钥对所述密文解密，得到解密的数据包；
第二签名生成模块，用于根据所述数据包及BIOS公钥生成第二签名；
判断模块，用于判断所述第一签名与所述第二签名是否相同；
数据包写入模块，用于在所述第一签名与所述第二签名相同时，将所述数据包写入所述BIOS闪存；
控制模块，用于通过控制主板PCH加载所述BIOS闪存内的数据包，执行上电开机操作。
6.根据权利要求5所述的主板上电装置，其特征在于，所述密文解密模块包括：
协商密钥确定单元，用于利用可编程器件及BIOS公钥确定协商密钥；
解密单元，用于利用所述协商密钥对所述密文进行解密，得到解密后的数据包。
7.根据权利要求6所述的主板上电装置，其特征在于，所述第二签名生成模块包括：
唯一数字标识计算单元，用于通过哈希算法计算所述数据包的唯一数字标识；
第二签名确定单元，用于利用所述唯一数据标识及BIOS公钥，确定所述数据包的第二签名。
8.根据权利要求5至7中任意一项所述的主板上电装置，其特征在于，所述控制模块还用于：通过控制上电时序，控制可编程器件、BIOS闪存和切换电路处于正常工作状态，并通过所述切换电路控制所述可编程器件与所述BIOS闪存处于可通信状态。
9.一种主板上电系统，其特征在于，包括：主板PCH、可编程器件、切换器件和BIOS闪存；所述主板PCH与所述可编程器件均通过所述切换器件与所述BIOS闪存连接；
其中，所述可编程器件用于在执行已存储的计算机程序时，实现如权利要求1至4任一项所述的主板上电方法的步骤。
10.根据权利要求9所述的主板上电系统，其特征在于，所述可编程器件为CPLD。
CN201910463815.6A 2019-05-30 2019-05-30 一种主板上电方法、系统及可编程器件 Pending CN110175478A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910463815.6A CN110175478A (zh) 2019-05-30 2019-05-30 一种主板上电方法、系统及可编程器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910463815.6A CN110175478A (zh) 2019-05-30 2019-05-30 一种主板上电方法、系统及可编程器件

Publications (1)

Publication Number Publication Date
CN110175478A true CN110175478A (zh) 2019-08-27

Family

ID=67696772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910463815.6A Pending CN110175478A (zh) 2019-05-30 2019-05-30 一种主板上电方法、系统及可编程器件

Country Status (1)

Country Link
CN (1) CN110175478A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110795738A (zh) * 2019-09-19 2020-02-14 华为技术有限公司 一种计算机的启动方法和控制器、存储介质以及系统
CN111046392A (zh) * 2019-11-26 2020-04-21 深圳中电长城信息安全系统有限公司 一种bios可信度量方法、装置及终端设备
CN111783120A (zh) * 2020-06-30 2020-10-16 曙光信息产业(北京)有限公司 一种数据的交互方法、计算设备、bmc芯片及电子设备
WO2021212735A1 (zh) * 2020-04-23 2021-10-28 苏州浪潮智能科技有限公司 一种服务器安全启动方法、装置、设备及介质

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110795738A (zh) * 2019-09-19 2020-02-14 华为技术有限公司 一种计算机的启动方法和控制器、存储介质以及系统
US11886595B2 (en) 2019-09-19 2024-01-30 Xfusion Digital Technologies Co., Ltd. Computer boot method, controller, storage medium, and system
CN111046392A (zh) * 2019-11-26 2020-04-21 深圳中电长城信息安全系统有限公司 一种bios可信度量方法、装置及终端设备
WO2021212735A1 (zh) * 2020-04-23 2021-10-28 苏州浪潮智能科技有限公司 一种服务器安全启动方法、装置、设备及介质
CN111783120A (zh) * 2020-06-30 2020-10-16 曙光信息产业(北京)有限公司 一种数据的交互方法、计算设备、bmc芯片及电子设备

Similar Documents

Publication Publication Date Title
CN110175478A (zh) 一种主板上电方法、系统及可编程器件
CN109313690B (zh) 自包含的加密引导策略验证
CN102509046B (zh) 带有休眠支持的全局有效的测量的操作系统发动
CN107770159B (zh) 车辆事故数据记录方法及相关装置、可读存储介质
EP3197089B1 (en) Secure information configuration method, secure authentication method and related chip
CN102667802A (zh) 硬件的配备、升级和/或更改
TW202036347A (zh) 資料儲存、驗證方法及裝置
CN111984962A (zh) 固件安全验证方法及装置
CN110730159B (zh) 一种基于TrustZone的安全和可信混合系统启动方法
CN109445705B (zh) 固件认证方法及固态硬盘
CN108229144B (zh) 一种应用程序的验证方法、终端设备及存储介质
CN102014015B (zh) 智能密钥设备的自检方法
EP2954636A1 (en) Method for protecting the integrity of a fixed-length data structure
CN109814934B (zh) 数据处理方法、装置、可读介质和系统
CN110163012A (zh) 基于可编程器件的主板上电方法、装置及系统
CN105893837B (zh) 应用程序安装方法、安全加密芯片及终端
WO2020197814A1 (en) Local ledger block chain for secure updates
US9659171B2 (en) Systems and methods for detecting tampering of an information handling system
CN111160879A (zh) 一种硬件钱包及其安全性提升方法和装置
CN109460639A (zh) 一种license授权控制方法、装置、终端及存储介质
CN105279441A (zh) 用于对数据进行加密和解密的方法和架构
EP3949248A1 (en) Local ledger block chain for secure electronic control unit updates
CN111628863B (zh) 一种数据签名的方法、装置、电子设备及存储介质
CN113177201A (zh) 程序校验、签名方法及装置、soc芯片
CN111259370A (zh) 一种fpga程序安全验证方法、系统、终端及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190827