CN110175140A - 融合式存储器件及其操作方法 - Google Patents

融合式存储器件及其操作方法 Download PDF

Info

Publication number
CN110175140A
CN110175140A CN201811606650.5A CN201811606650A CN110175140A CN 110175140 A CN110175140 A CN 110175140A CN 201811606650 A CN201811606650 A CN 201811606650A CN 110175140 A CN110175140 A CN 110175140A
Authority
CN
China
Prior art keywords
access request
controller
received
storage area
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811606650.5A
Other languages
English (en)
Other versions
CN110175140B (zh
Inventor
卢完俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110175140A publication Critical patent/CN110175140A/zh
Application granted granted Critical
Publication of CN110175140B publication Critical patent/CN110175140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本公开涉及一种融合式存储器件及其操作方法。融合式存储器件可以包括：多个存储器；以及控制器，其被配置为控制多个存储器，其中，当接收到用于访问包括在一个或更多个存储器中的储存区域的访问请求时，控制器判断在刷新周期中是否已经接收到预设次数或更多次数的访问请求，以及当控制器确定已经接收到预设次数或更多次数的访问请求时，控制器推迟对所接收的访问请求的处理。

Description

融合式存储器件及其操作方法
相关申请的交叉引用
本申请要求于2018年2月19日提交的申请号为10-2018-0019212的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
实施例涉及一种融合式存储器件及其操作方法。
背景技术
数据正在成为第四次工业革命中的重要资产，并且对支持以高数据速率传输和分析大规模数据的新技术的需求正在增加。例如，随着人工智能、自动驾驶、机器人、医疗保健、虚拟现实(VR)、增强现实(AR)和智能家居技术的普及，对服务器或数据中心的需求正在增加。
传统数据中心包括用于在同一设备中计算、联网和储存数据的资源。但是，未来的大型数据中心可以单独构建资源，然后在逻辑上重构资源。例如，在大型数据中心中，可以以机架级别对资源进行模块化，并且可以根据用途来重构和提供被模块化的资源。因此，需要一种能够用于未来的大型数据中心的融合式储存器件或融合式存储器件。
发明内容
各种实施例涉及一种用于保护安装在服务器系统或数据处理系统中的存储刀片中的存储器的融合式存储器件及其操作方法。
在一个实施例中，融合式存储器件可以包括：多个存储器；以及控制器，所述控制器被配置为控制所述多个存储器，其中，当接收到用于访问包括在一个或更多个存储器中的储存区域的访问请求时，所述控制器判断在刷新周期中是否已经接收到预设次数或更多次数的所述访问请求，以及当所述控制器确定已经接收到预设次数或更多次数的所述访问请求时，所述控制器推迟对所接收的访问请求的处理。
在一个实施例中，提供了一种融合式存储器件的操作方法，所述融合式存储器件包括多个存储器和用于管理所述多个存储器的控制器。该操作方法可以包括：当接收到所述访问请求时，判断在刷新周期内是否已经接收到预设次数或更多次数的用于访问包括在一个或更多个存储器中的储存区域的访问请求；以及当确定已经接收到预设次数或更多次数的所述访问请求时，推迟对所接收的访问请求的处理。
附图说明
图1是示出数据处理系统的框图。
图2和图3示出了根据本公开的实施例的计算设备。
图4是示出根据本公开的实施例的计算刀片的框图。
图5A和图5B是示出根据本公开的实施例的存储刀片的框图。
图6示出了根据实施例的控制器。
图7示出了根据实施例的控制器。
图8示出了根据实施例的缓冲器。
图9示出了根据实施例的存储刀片。
图10示出了根据实施例的处理访问请求的操作。
图11示出了根据实施例的用于存储刀片的访问请求的延迟操作。
具体实施方式
以下将参考附图更详细地描述各种实施例。然而，本公开可以以不同的形式实施，并且不应该被解释为限于本文所阐述的实施例。相反，提供这些实施例是为了使本公开彻底和完整，并且向本领域技术人员充分传达本发明的范围。贯穿本公开，在本公开的各附图和实施例中，相同的附图标记指代相同的部件。
图1是示出数据处理系统10的框图。参考图1，数据处理系统10可以包括多个计算机架20、管理接口30和用于在计算机架20与管理接口30之间通信的网络40。具有这种机架级架构的数据处理系统10可以由数据中心用于处理大规模数据。
每个计算机架20可以单独地实现一个计算设备。可选地，每个计算机架20可以与其他计算机架组合以实现一个计算设备。稍后将描述计算机架20的具体结构和操作。
管理接口30可以为用户提供交互式界面，以控制、支配或管理数据处理系统10。管理接口30可以使用任意类型的计算设备来实现，所述任意类型的计算设备包括计算机、多处理器系统、服务器、机架式服务器、刀片服务器、膝上型电脑、笔记本电脑、平板电脑、可穿戴式计算设备、网络设备、上网设备、分布式计算系统、基于处理器的系统、消费电子设备等中的任意一种。
根据本公开的一些实施例，管理接口30可以由分布式系统来实现，所述分布式系统具有可以由计算机架20执行的操作功能或者具有可以由管理接口30执行的用户界面功能。根据本公开的其他实施例，管理接口30可以由虚拟云服务器来实现，该虚拟云服务器包括通过网络40分布的多个计算设备。管理接口30可以包括处理器、输入/输出子系统、存储器、数据储存器件和通信电路。
网络40可以在计算机架20与管理接口30之间和/或在计算机架20之间传送/接收数据。网络40可以由适当数量的各种有线和/或无线网络来实现。例如，网络40可以包括可公共访问的全球网络，诸如有线或无线局域网(LAN)、广域网(WAN)、蜂窝网络和/或因特网。另外，网络40可以包括适当数量的辅助网络设备，例如辅助计算机、路由器和交换机。
图2示出了根据本公开实施例的具有机架结构的计算设备。
参考图2，计算机架20可以包括各种形式的组成元件，并且组成元件的结构、形状和名称不受限制。例如，计算机架20可以包括多个抽屉21至抽屉29。抽屉21至抽屉29中的每一个可以包括多个模块，每个模块可以包括多个刀片。
在本公开的各种实施例中，计算机架20可以由适当数量的计算刀片、存储刀片和/或互连刀片的组合来实现。这里，定义为：计算机架20由多个刀片的组合来实现，但是计算机架20也可以由诸如抽屉、模块、托盘、板、框格或单元的不同命名元件来实现。计算机架20可以具有这样的结构：为了便于实现，根据计算机架20的组成元件的功能对其进行分解和分类。虽然没有限制，但是计算机架20可以具有从顶部按照分类顺序的互连刀片、计算刀片和存储刀片的结构。计算机架20和包括计算机架20的计算设备可以被称为“机架级系统”或“分解系统”。
在本公开的实施例中，计算设备可以由一个计算机架20来实现。在其他实施例中，计算设备可以由两个或更多个计算机架20的所有组成元件来实现，由两个或更多个计算机架20的一些组成元件来实现，或者由一个计算机架20的一些组成元件来实现。
在本公开的各种实施例中，计算设备可以由包括在计算机架20中的适当数量的计算刀片、存储刀片和互连刀片的组合来实现。如图2所示，计算机架20A可以包括两个计算刀片、三个存储刀片和一个互连刀片。计算机架20B可以包括三个计算刀片、两个存储刀片和一个互连刀片。计算机架20C可以包括一个计算刀片、四个存储刀片和一个互连刀片。
尽管图2示出了由适当数量的计算刀片、存储刀片和互连刀片来实现计算机架20的情况，但计算机架20可以包括附加组成元件，所述附加组成元件可以包括在典型服务器中，诸如电力系统、冷却系统、输入/输出设备等。
图3示出了根据本公开的实施例的计算设备100。
参考图3，计算设备100可以包括多个计算刀片200、多个存储刀片400和互连刀片300。计算刀片200可以被称为池式计算刀片或池式计算系统。类似地，存储刀片可以被称为池式存储刀片或池式存储系统。这里，定义为：计算设备100由多个刀片的组合来实现，但是计算设备100也可以由诸如抽屉、模块、托盘、板、框格或单元的不同命名元件来实现。
每个计算刀片200可以包括一个或更多个处理元件，诸如处理器、处理/控制电路、中央处理单元(CPU)等。
每个存储刀片400可以包括各种形式的一个或更多个存储器，诸如，易失性存储器、非易失性存储器或其组合。例如，每个存储刀片400可以包括动态随机存取存储器(DRAM)、快闪存储器、存储卡、硬盘驱动器(HDD)、固态驱动器(SSD)或其组合。
每个存储刀片400可以由包括在每个计算刀片200中的一个或更多个处理元件划分、分配或指定并由其使用。此外，每个存储刀片400可以储存一个或更多个操作系统(OS)，所述操作系统可以由计算刀片200来初始化和/或运行。
互连刀片300可以包括通信电路、通信设备或其组合，互连刀片300可以由包括在每个计算刀片200中的一个或更多个处理元件划分、分配或指定并由其使用。例如，互连刀片300可以由任意数量的网络接口端口、接口卡或接口交换机来实现。互连刀片300可以使用与一种或更多种有线通信技术相关的协议进行通信。例如，互连刀片300可以基于诸如PCIe(外围组件互连快速)、QPI(快速通道互连)、以太网等协议中的一个或更多个来支持计算刀片200与存储刀片400之间的通信。
图4是示出根据本公开的实施例的计算刀片200的框图。
参考图4，计算刀片200可以包括一个或更多个中央处理单元(CPU)210、一个或多个局部(local)存储器220以及输入/输出(I/O)接口230。
CPU 210可以在图3所示的存储刀片400中划分、分配或指定要使用的一个或更多个存储刀片。此外，CPU 210可以初始化一个或更多个存储刀片，并且对该一个或更多个存储刀片执行数据读取操作和/或数据写入(即，编程)操作。
局部存储器220可以储存数据以执行CPU 210的操作。在本公开的各种实施例中，局部存储器220可以与CPU 210一一对应。
输入/输出接口230可以通过图3的互连刀片300支持CPU 210与存储刀片400之间的交互。输入/输出接口230可以使用与一个或更多个有线通信技术有关的协议，将数据从CPU 210输出和传输到互连刀片300，并且接收从互连刀片300输入到CPU 210的数据。例如。输入/输出接口230可以使用诸如PCIe(外围组件互连快速)、QPI(快速通道互连)、以太网等协议中的一个或更多个来支持CPU 210与互连刀片300之间的通信。
图5A和5B是示出根据本公开的实施例的存储刀片的框图。
参考图5A，存储刀片400可以包括控制器410和多个存储器420。存储器420可以在其中储存(或写入)数据并且在控制器410的控制下输出(或读出)所储存的数据。存储器420可以包括第一存储器组420A、第二存储器组420B和第三存储器组420C。第一存储器组420A、第二存储器组420B和第三存储器组420C中的每一个可以包括多个存储器。第一存储器组420A、第二存储器组420B和第三存储器组420C可以具有相同的特性或不同的特性。根据本公开的各种实施例，第一存储器组420A、第二存储器组420B和第三存储器组420C可以包括在容量或等待时间(latency)方面具有相同特性的存储器或者具有不同特性的存储器。
参考图5B，第一存储器组420A、第二存储器组420B和第三存储器组420C可以包括动态随机存取存储器(DRAM)。可选地，第一存储器组420A、第二存储器组420B和第三存储器组420C可以包括相同类型的存储器，诸如静态随机存取存储器(SRAM)或快闪存储器。此外，第一存储器组420A、第二存储器组420B和第三存储器组420C可以包括不同类型的存储器。
返回参考图5A，控制器410可以包括数据控制器510、存储器控制器(MC)520A至520C以及输入/输出(I/O)接口530。
数据控制器510可以控制在存储器420与图3的计算刀片200之间传送和接收的数据。例如，响应于写入请求或命令，数据控制器510可以从计算刀片200接收写入数据并控制用于将写入数据写入存储器420之中的相应存储器的写入操作。在读取操作中，响应于读取请求或命令，数据控制器510可以读出储存在存储器420之中的特定存储器中的数据，并控制用于将读取的数据输出到计算刀片200之中的相应计算刀片的读取操作。
存储器控制器520A至520C可以设置在数据控制器510与存储器420之间，并且可以支持数据控制器510与存储器420之间的交互。存储器控制器520A至520C可以包括分别对应于在存储器420中包括的第一存储器组420A、第二存储器组420B和第三存储器组420C的第一存储器控制器(iMC0)520A、第二存储器控制器(iMC1)520B和第三存储器控制器(iMC2)520C。第一存储器控制器(iMC0)520A可以设置在数据控制器510和第一存储器组420A之间，并且可以支持数据控制器510与第一存储器组420A之间的数据传送/接收。第二存储器控制器(iMC1)520B可以设置在数据控制器510与第二存储器组420B之间，并且可以支持数据控制器510与第二存储器组420B之间的数据传送/接收。第三存储器控制器(iMC2)520C可以设置在数据控制器510与第三存储器组420C之间，并且可以支持数据控制器510与第三存储器组420C之间的数据传送/接收。尽管这里描述了控制器410包括三个存储器控制器(即，第一存储器控制器(iMC0)520A、第二存储器控制器(iMC1)520B和第三存储器控制器(iMC2)520C)的示例，但是当第一存储器组420A、第二存储器组420B和第三存储器组420C包括如图5B所示的DRAM时，控制器410可以包括单个存储器控制器。
输入/输出接口530可以通过图3的互连刀片300支持数据控制器510与计算刀片200之间的交互。输入/输出接口530可以使用与有线通信技术有关的一个或更多个协议，将读取数据从数据控制器510传送到互连刀片300以及将写入数据从互连刀片300传送到数据控制器510。例如，输入/输出接口530可以基于诸如外围组件互连快速(PCIe)、快速通道互连(QPI)、以太网等协议中的一个或更多个来支持数据控制器510与互连刀片300之间的通信。
如上所述，数据处理系统或服务器系统可以具有这样的结构：其中，多个刀片(例如，计算刀片、存储刀片或储存刀片)安装在单元机架中，以便彼此区分。此时，一个存储刀片可以对应于融合式存储器件或池式存储器，其中根据特性要求而集成有相同种类或不同种类的多个存储器。
在这样的存储刀片中，当连续访问特定存储器的储存区域时，可能发生“存储器攻击”，而不管连续访问是否为恶意访问。例如，由于重复或连续访问DRAM的特定目标行，因此可能发生诸如“行锤击(row hammer)”或“行锤(rowhammer)”的存储器攻击，其中，在与被访问的目标行相邻的牺牲行(victim row)中发生比特位翻转。当发生存储器攻击时，与目标行相邻的牺牲行的数据可能会失真。结果，数据失真可能增加数据不安全的风险。
本公开的实施例提供了一种用于在包括融合式存储器件的系统中保护诸如DRAM的特定存储器免受存储器攻击(例如，行锤击)的方法。根据各种实施例，当发生存储器攻击时，融合式存储器件可以推迟用于访问目标储存区域的访问请求的处理，该目标储存区域也被称为“受攻击的储存区域”，从而消除了与目标储存区域相邻的牺牲储存区域中的数据失真的风险。本实施例可以应用于DRAM，但不限于此。例如，本实施例还可以应用于相变RAM(PCRAM)，其中，存储器攻击可以在特定周期(例如，刷新周期)内发生，正如在DRAM中的那样。
图6示出了根据实施例的控制器600。例如，控制器600可以对应于包括在图5A和图5B之中的任何一个中所示的存储刀片400中的控制器410。
参考图6，控制器600可以包括数据控制器610和攻击检测器620。当接收到访问目标储存区域的访问请求时，攻击检测器620可以检测在刷新周期tREFI(例如，7.8μs)内是否已经接收到预设次数或更多次数的访问请求，所述目标储存区域被包括在多个存储器(例如，图5A和图5B之中的任何一个中所示的存储器420)之中的至少一个存储器中。
当已经接收到预设次数或更多次数的访问请求时，攻击检测器620确定所接收的访问请求对应于存储器攻击，并且数据控制器610可以推迟处理访问请求。另一方面，当已经接收到少于预设次数的访问请求时，攻击检测器620确定所接收的访问请求不对应于存储器攻击，并且数据控制器610可以无延迟地处理访问请求。
当攻击检测器620确定访问请求对应于存储器攻击时，数据控制器610可以推迟用于访问目标储存区域的访问请求的处理，直到刷新周期结束，然后在刷新周期结束之后处理访问请求。当在刷新周期结束之后处理访问请求时，它可以指示已经对与目标储存区域相邻的牺牲储存区域执行了刷新操作。因此，可以从牺牲储存区域消除存储器攻击的风险。换句话说，由于在最大刷新周期期间用于访问目标储存区域的访问请求的处理被延迟(或高速缓存)，因此即使在已经收到用于访问受攻击的目标储存区域的访问请求之后，也可以保证用于牺牲储存区域的下一个刷新时间。
图7示出了根据实施例的控制器700。例如，控制器700可以对应于包括在(图5A和图5B之中的任何一个中所示的)存储刀片400中的控制器410。
参考图7，控制器700可以包括数据控制器710、攻击检测器720、输入/输出(I/O)接口730、缓冲器740、计时器750和刷新控制器760。
I/O接口730可以从外部设备接收访问请求。例如，I/O接口730可以从主机(诸如图4中所示的计算刀片200)接收用于访问多个存储器(例如，图5A和图5B中的任何一个中所示的存储器420)中的至少一个存储器的访问请求。
当接收到用于访问在多个存储器(例如，图5A和图5B中的任何一个中所示的存储器420)之中的至少一个存储器中包括的目标储存区域的访问请求时，攻击检测器720可以检测到在刷新周期tREFI(例如，7.8μs)内是否已经接收到预设次数或更多次数的访问请求。在各种实施例中，攻击检测器720可以包括现场可编程门阵列(FPGA)。包括FPGA的攻击检测器720可以可变地用于以各种方式实现存储器。
当已经接收到预设次数或更多次数的访问请求时，数据控制器710可以推迟访问请求的处理。另一方面，当已经接收到少于预设次数的访问请求时，数据控制器710可以无延迟地处理访问请求。
缓冲器740可以缓冲(或高速缓存)与对应于访问请求的目标储存区域相关联的信息，所述访问请求将由数据控制器710来处理。计时器750可以提供关于刷新周期是否已经过去的时间信息和关于延迟的访问请求的时间信息(例如，延迟访问请求的处理的时间)。
刷新控制器760可以从数据控制器710接收刷新命令，并且响应于刷新命令对相应存储器的储存区域执行刷新操作。在各种实施例中，刷新控制器760可以被包括在图5A和图5B之中的任何一个中所示的存储器控制器520A至520C中。
具体地，当攻击检测器720确定已经接收到预设次数或更多次数的访问请求时，数据控制器710可以将与对应于访问请求的目标储存区域相关联的信息缓冲到缓冲器740中。当访问请求是写入请求时，缓冲器740可以缓冲与目标储存区域相关联的信息(例如，针对目标储存区域的地址、写入命令和写入数据)以及关于访问请求的延迟的信息。当访问请求是读取请求时，缓冲器740可以缓冲与目标储存区域相关联的信息(例如，地址和读取命令)以及关于访问请求的延迟的信息。
响应于刷新周期的结束，数据控制器710可以产生用于与目标储存区域相邻的至少一个储存区域的刷新命令或用于目标储存区域的刷新命令。刷新控制器760可以响应于刷新命令来刷新相邻储存区域或目标储存区域。
在刷新周期结束之后，数据控制器710可以读取在缓冲器740中缓冲的、与目标储存区域相关联的信息，并处理延迟的访问请求。例如，当计时器750指示刷新周期的结束时，数据控制器710可以将在缓冲器740中缓冲的写入数据冲刷(flush)到目标储存区域。
当缓冲器740甚至在刷新周期结束之前就充满信息和/或数据时，数据控制器710可以产生用于与目标储存区域相邻的至少一个储存区域的刷新命令。刷新控制器760可以响应于刷新命令来刷新相邻储存区域。
当攻击检测器720确定所接收的访问请求对应于存储器攻击时，数据控制器710可以推迟对所接收的访问请求的处理，直到刷新周期结束，然后在刷新周期结束之后处理所接收的访问请求。当在刷新周期结束之后处理所接收的访问请求时，可以指示已经执行了与目标储存区域相邻的储存区域的刷新操作。因此，可以消除存储器攻击的风险。
图8示出了根据实施例的缓冲器800。例如，缓冲器800可以对应于图7中所示的缓冲器740。
参考图8，缓冲器800可以包括CMD区域、ADDR区域、VALID区域、DELAYED区域和Time区域。CMD区域是用于储存与访问请求相对应的命令的区域。CMD区域是用于储存针对图5A和图5B之中的任何一个的存储器420之中的至少一个存储器的与写入请求相对应的写入命令W或与读取请求相对应的读取命令R。ADDR区域是用于储存用于访问与访问请求相对应的存储器的目标储存区域的地址(例如，111、222、333或444)的区域。例如，当对应于访问请求的存储器是DRAM时，ADDR区域可以用于储存用于访问该存储器的行区域的地址。
VALID区域是用于储存关于数据是否根据访问请求而被冲刷到存储器的目标储存区域的信息的区域。例如，VALID区域中的“1”可以指示储存在缓冲器800中的信息是有效的，因为缓冲器800中的数据未被冲刷，而VALID区域中的“0”可以指示储存在缓冲器800中的信息是无效的，因为缓冲器800中的数据被冲刷。DELAYED区域是用于储存关于访问请求的处理是否被延迟的信息的区域。Time区域是用于储存关于访问请求的处理被推迟的时间的信息的区域。
例如，当接收到针对存储器的目标储存区域的地址“333”的写入请求时，图7的数据控制器710可以控制攻击检测器720，以确定与所接收的写入请求相对应的地址“333”指示受攻击的目标储存区域。当确定地址“333”指示受攻击的目标储存区域时，数据控制器710可以将地址“333”储存在ADDR区域中，并且将针对目标储存区域的写入命令“W”储存在CMD区域中。数据控制器710可以延迟写入请求的处理，并且将指示延迟的写入请求的信息储存在DELAYED区域中以及将关于延迟时间的信息储存在Time区域中。尽管未在图8中示出，缓冲器800可以储存与延迟的写入请求相对应的写入数据。
当刷新周期结束时，数据控制器710可以将针对延迟的访问请求的数据冲刷到存储器的目标储存区域，并且更新缓冲器800。例如，当刷新周期结束时，数据控制器710可以将与针对地址“444”的写入请求相对应的数据冲刷到对应于地址“444”的储存区域，并将缓冲器800的相应VALID区域更新为“0”。这样，可以在刷新周期期间维持储存在缓冲器800中的受攻击目标储存区域的列表，并且可以在刷新周期期间刷新与受攻击的储存区域相邻的相邻牺牲储存区域。
图9示出了根据一个实施例的存储刀片900。
参考图9，存储刀片900可以包括存储器910和控制器950。图9示出了存储器910是DRAM。然而，根据本实施例的操作也可以应用于PCRAM。PCRAM可以类似于DRAM，因为在PCRAM中也可以发生存储器攻击，并且还可以对PCRAM执行刷新操作。
存储器910可以包括存储单元阵列920、行解码器925、列解码器930、感测放大器935和INOUT缓冲器940。
存储单元阵列920可以包括布置在多个字线与多个位线之间的相应交叉区域处的多个存储单元。行解码器925可以提供行地址，以访问存储单元阵列920，并且可以使用行地址来选择存储单元阵列920中包括的多个字线中的一个或更多个。列解码器930可以提供列地址，以访问存储单元阵列920，并且使用列地址来选择存储单元阵列920中包括的多个位线对中的一个或更多个。
每个存储单元可以通过相应的字线来选择，并且可以通过相应的位线将选中的存储单元的数据发送到感测放大器935。感测放大器935可以感测与从存储单元阵列920中选择的行相对应的存储单元的数据，通过相应的位线放大所感测的数据，并将放大的数据输出到INOUT缓冲器940。感测放大器935可以将从INOUT缓冲器940接收的数据写入与存储单元阵列920中的选中的行相对应的存储单元中。INOUT缓冲器940可以通过数据焊盘DQ从外部设备接收所谓DQ信号形式的写入数据，并且通过数据焊盘DQ将从存储单元阵列920传输来的读取数据输出到外部设备。INOUT缓冲器940可以通过数据焊盘DQ耦接到外部设备，例如，图5A和图5B中的任何一个中所示的存储器控制器520A到520C。
控制器950可以包括控制块960、等待时间控制器970、地址缓冲器980和刷新控制器990。控制器950、控制块960和刷新控制器990可以分别对应于图7中示出的控制器700、数据控制器710和刷新控制器760。在各种实施例中，等待时间控制器970、地址缓冲器980和刷新控制器990可以包括图5A和图5B中的任何一个中所示的存储器控制器520A到520C中。
控制块960可以控制等待时间控制器970、地址缓冲器980和刷新控制器990。控制块960可以从主机(诸如，图4中所示的计算刀片200)接收各种信号ADDR、/WE、/CAS、/RAS、/CS、DQ和DQS。信号ADDR可以指示地址信号，所述地址信号包括用于访问存储单元阵列920的行地址和列地址。信号/WE可以指示用于使能对存储单元阵列920的写入操作的信号。控制信号/CAS可以指示列地址选通信号。控制信号/RAS可以指示行地址选通信号。控制信号/CS可以指示用于选择存储器910的信号。信号DQ(数据队列)可以指示包含信号的数据。信号DQS可以指示用于选通信号DQ的信号。
控制块960可以使用等待时间控制器970来调整所谓的AC参数，以根据以特定规范(例如，由联合电子设备工程会议(JEDEC)确定的规范)限定的时序来执行对存储器910的操作。例如，AC参数可以包括RAS到CAS延迟时间(tRCD)和写入恢复时间(tWR)。等待时间控制器970可以从控制块960接收CAS等待时间。等待时间控制器970可以将读取等待时间发送到INOUT缓冲器940，使得INOUT缓冲器940在适当的时间点输出数据。当读取等待时间被使能时，INOUT缓冲器940可以通过感测放大器935来将数据发送到存储单元阵列920。也就是说，等待时间控制器970可以控制INOUT缓冲器940来调整存储器910的tRCD或tWR。等待时间控制器970可以控制INOUT缓冲器940来调整DQ或DQS信号的建立和保持时间裕度。
刷新控制器990可以控制对存储器910的刷新操作。刷新控制器990可以响应于从控制块960提供的刷新命令而对相应的储存区域执行刷新操作。在各种实施例中，当刷新周期结束时，刷新控制器990可以响应于从控制块960提供的刷新命令而对与延迟的访问请求对应的存储单元阵列920的目标储存区域执行刷新操作或者对与目标储存区域相邻的储存区域执行刷新操作。此外，尽管刷新周期尚未结束，但是刷新控制器990可以响应于从控制块960提供的刷新命令而对存储单元阵列920的目标储存区域执行刷新操作。
图10示出了根据实施例的处理对存储刀片的访问请求的操作1000。图10中示出的操作1000可以由图7中所示的控制器700来执行。
参考图10，在步骤1010，控制器700可以判断是否通过I/O接口730接收到用于访问目标储存区域的访问请求，该目标储存区域被包括在多个存储器(例如，图5A和图5B之中的任何一个的存储器420)之中的至少一个存储器中。
在步骤1030，当确定接收到访问请求时，控制器700可以控制攻击检测器720来判断在刷新周期内是否已经接收到预设次数或更多次数的访问请求。
当确定已经接收到预设次数或更多次数的访问请求时，控制器700可以在步骤1040将所接收的访问请求的处理延迟。另一方面，当已经接收到的访问请求少于预设次数时，数据控制器610可以在步骤1050无延迟地处理所接收的访问请求。
图11示出了根据实施例的由存储刀片执行的针对访问请求的延迟操作1100。图11中示出的延迟操作1100可以由图7中所示的控制器700来执行，该控制器被包括在存储刀片中。当用于访问目标储存区域的访问请求在刷新周期内由存储刀片接收到预设次数或更多次数时，可以执行延迟操作1100，所述目标储存区域被包括在存储刀片中的多个存储器之中的存储器中。
参考图11，在步骤1110，控制器700的数据控制器710可以将关于目标储存区域的信息缓冲到缓冲器740中。例如，当访问请求是写入请求时，数据控制器710可以将针对目标储存区域的地址、写入命令和写入数据缓冲到缓冲器740中，并且可以将关于访问请求的处理是否被延迟的信息缓冲到缓冲器740中。对于另一个示例，当访问请求是读取请求时，数据控制器710可以将针对目标储存区域的地址和读取命令缓冲到缓冲器740中，并且可以将关于访问请求的处理是否被延迟的信息缓冲到缓冲器740中。
当确定刷新周期已经结束时(步骤1120处的“是”)，数据控制器710可以在步骤1130将在缓冲器740中缓冲的写入数据冲刷到目标储存区域。此外，数据控制器710可以产生针对目标储存区域的刷新命令或者针对与目标储存区域相邻的另一个储存区域的刷新命令。响应于该刷新命令，刷新控制器760可以对目标储存区域或相邻储存区域执行刷新操作。当执行这样的刷新操作时，数据控制器710可以从缓冲器740移除关于目标储存区域的信息。
即使确定刷新周期尚未结束(步骤1120处的“否”)或者如果确定缓冲器740充满信息和/或数据(步骤1140处的“是”)，则数据控制器710可以产生用于与存储器的目标储存区域相邻的至少一个储存区域的刷新命令。响应于该刷新命令，刷新控制器760可以在步骤1150对相邻储存区域执行刷新操作。
如上所述，当诸如行锤击的存储器攻击发生在包括在融合式存储器件(诸如存储刀片)中的特定存储器中时，本实施例可以将用于访问目标储存区域的访问请求的处理延迟。从而消除了与目标储存区域相邻的牺牲储存区域中的数据失真的风险。
尽管出于说明性目的描述了各种实施例，但是对于本领域技术人员来说显而易见的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (20)

1.一种融合式存储器件，包括：
多个存储器；以及
控制器，所述控制器被配置为控制所述多个存储器，
其中，当接收到用于访问包括在一个或更多个存储器中的储存区域的访问请求时，所述控制器判断在刷新周期内是否已经接收到预设次数或更多次数的所述访问请求，以及
当所述控制器确定已经接收到预设次数或更多次数的所述访问请求时，所述控制器推迟对所接收的访问请求的处理。
2.如权利要求1所述的融合式存储器件，其中，当所述控制器确定已经接收到少于预设次数的所述访问请求时，所述控制器无延迟地处理所接收的访问请求。
3.如权利要求1所述的融合式存储器件，其中，所述控制器包括：
检测器，所述检测器被配置为判断在所述刷新周期内是否已经接收到预设次数或更多次数的所述访问请求；以及
数据控制器，所述数据控制器被配置为当已经接收到预设次数或更多次数的所述访问请求时，推迟对所接收的访问请求的处理。
4.如权利要求3所述的融合式存储器件，其中，所述控制器还包括：输入/输出I/O接口，所述I/O接口被配置为接收所述访问请求。
5.如权利要求3所述的融合式存储器件，其中，当已经接收到预设次数或更多次数的所述访问请求时，所述数据控制器将所接收的访问请求的处理延迟，以及当刷新周期结束时，所述数据控制器处理被延迟的访问请求。
6.如权利要求5所述的融合式存储器件，其中，所述访问请求包括将数据写入所述储存区域中的写入请求和从所述储存区域读取数据的读取请求之中的一个或两个。
7.如权利要求6所述的融合式存储器件，其中，所述一个或更多个存储器包括动态随机存取存储器DRAM和相变随机存取存储器PCRAM中的一个或更多个。
8.如权利要求7所述的融合式存储器件，其中，所述储存区域包括与行相对应的第一行区域，以及
当所述刷新周期结束时，所述数据控制器产生针对与所述第一行区域相邻的一个或更多个第二行区域的刷新命令。
9.如权利要求8所述的融合式存储器件，还包括刷新控制器，所述刷新控制器被配置为响应于所述刷新命令而对所述一个或更多个第二行区域执行刷新操作。
10.如权利要求9所述的融合式存储器件，其中，所述数据控制器还包括缓冲器，所述缓冲器被配置为：当所述访问请求是写入请求时，缓冲针对所述储存区域的地址、针对所述储存区域的写入命令、针对所述储存区域的写入数据以及关于所接收的访问请求的延迟处理的信息；而当所述访问请求是读取请求时，缓冲针对所述储存区域的地址、针对所述储存区域的读取命令以及关于所接收的访问请求的延迟处理的信息。
11.如权利要求10所述的融合式存储器件，其中，当所述刷新周期结束时，所述数据控制器将在所述缓冲器中缓冲的所述写入数据冲刷到所述储存区域。
12.如权利要求10所述的融合式存储器件，其中，当所述缓冲器充满信息和/或数据时，所述数据控制器产生针对与所述第一行区域相邻的一个或更多个第二行区域的刷新命令。
13.一种融合式存储器件的操作方法，所述融合式存储器件包括多个存储器和用于控制所述多个存储器的控制器，所述操作方法包括：
当接收到访问请求时，判断在刷新周期内是否已经接收到预设次数或更多次数的用于访问包括在一个或更多个存储器中的储存区域的访问请求；以及
当确定已经接收到预设次数或更多次数的所述访问请求时，推迟对所接收的访问请求的处理。
14.如权利要求13所述的操作方法，还包括：当确定已经接收到少于预设次数的所述访问请求时，无延迟地处理所接收的访问请求。
15.如权利要求13所述的操作方法，其中，推迟对所接收的访问请求的处理包括：
当已经接收到预设次数或更多次数的所述访问请求时，将所接收的访问请求的处理延迟；以及
当所述刷新周期结束时，处理被延迟的访问请求。
16.如权利要求15所述的操作方法，其中，所述访问请求包括将数据写入所述储存区域中的写入请求和从所述储存区域读取数据的读取请求之中的一个或两个。
17.如权利要求16所述的操作方法，其中，所述一个或更多个存储器包括动态随机存取存储器DRAM和相变随机存取存储器PCRAM之中的一个或更多个，
其中，所述储存区域包括对应于行的行区域，以及
其中，所述操作方法还包括：当所述刷新周期结束时，刷新与所述行区域相邻的一个或更多个行区域。
18.如权利要求17所述的操作方法，其中，延迟所接收的访问请求的处理包括：
当所述访问请求是写入请求时，缓冲所述储存区域的地址、所述储存区域的写入命令、所述储存区域的写入数据以及关于所接收的访问请求的延迟处理的信息；以及
当所述访问请求是读取请求时，缓冲所述储存区域的地址、所述储存区域的读取命令以及关于所接收的访问请求的延迟处理的信息。
19.如权利要求18所述的操作方法，还包括：
当所述刷新周期结束时，将缓冲的写入数据冲刷到所述储存区域。
20.如权利要求18所述的操作方法，还包括：
当所述缓冲器充满信息和/或数据时，刷新所述一个或更多个行区域。
CN201811606650.5A 2018-02-19 2018-12-27 融合式存储器件及其操作方法 Active CN110175140B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180019212A KR102499255B1 (ko) 2018-02-19 2018-02-19 통합 메모리 디바이스 및 그의 동작 방법
KR10-2018-0019212 2018-02-19

Publications (2)

Publication Number Publication Date
CN110175140A true CN110175140A (zh) 2019-08-27
CN110175140B CN110175140B (zh) 2023-04-18

Family

ID=67616830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811606650.5A Active CN110175140B (zh) 2018-02-19 2018-12-27 融合式存储器件及其操作方法

Country Status (3)

Country Link
US (1) US10795613B2 (zh)
KR (1) KR102499255B1 (zh)
CN (1) CN110175140B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114500108A (zh) * 2022-04-02 2022-05-13 四川易诚智讯科技有限公司 一种安全高效的工业硬件加密方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11010233B1 (en) 2018-01-18 2021-05-18 Pure Storage, Inc Hardware-based system monitoring
US11711310B2 (en) 2019-09-18 2023-07-25 Tweenznet Ltd. System and method for determining a network performance property in at least one network
US11675898B2 (en) 2019-11-22 2023-06-13 Pure Storage, Inc. Recovery dataset management for security threat monitoring
US11625481B2 (en) 2019-11-22 2023-04-11 Pure Storage, Inc. Selective throttling of operations potentially related to a security threat to a storage system
US11687418B2 (en) 2019-11-22 2023-06-27 Pure Storage, Inc. Automatic generation of recovery plans specific to individual storage elements
US11720714B2 (en) 2019-11-22 2023-08-08 Pure Storage, Inc. Inter-I/O relationship based detection of a security threat to a storage system
US11520907B1 (en) 2019-11-22 2022-12-06 Pure Storage, Inc. Storage system snapshot retention based on encrypted data
US11341236B2 (en) 2019-11-22 2022-05-24 Pure Storage, Inc. Traffic-based detection of a security threat to a storage system
US11651075B2 (en) 2019-11-22 2023-05-16 Pure Storage, Inc. Extensible attack monitoring by a storage system
US11755751B2 (en) 2019-11-22 2023-09-12 Pure Storage, Inc. Modify access restrictions in response to a possible attack against data stored by a storage system
US11500788B2 (en) 2019-11-22 2022-11-15 Pure Storage, Inc. Logical address based authorization of operations with respect to a storage system
US11657155B2 (en) 2019-11-22 2023-05-23 Pure Storage, Inc Snapshot delta metric based determination of a possible ransomware attack against data maintained by a storage system
US11615185B2 (en) 2019-11-22 2023-03-28 Pure Storage, Inc. Multi-layer security threat detection for a storage system
US11645162B2 (en) 2019-11-22 2023-05-09 Pure Storage, Inc. Recovery point determination for data restoration in a storage system
US11941116B2 (en) 2019-11-22 2024-03-26 Pure Storage, Inc. Ransomware-based data protection parameter modification
US11720692B2 (en) 2019-11-22 2023-08-08 Pure Storage, Inc. Hardware token based management of recovery datasets for a storage system
US11716338B2 (en) * 2019-11-26 2023-08-01 Tweenznet Ltd. System and method for determining a file-access pattern and detecting ransomware attacks in at least one computer network
US20230022096A1 (en) * 2021-07-22 2023-01-26 Vmware, Inc. Coherence-based attack detection
KR20230021496A (ko) 2021-08-05 2023-02-14 삼성전자주식회사 로우 해머 제어 방법 및 메모리 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101089820A (zh) * 2006-06-16 2007-12-19 索尼计算机娱乐公司 信息处理装置及访问控制方法
US20080052424A1 (en) * 2006-07-07 2008-02-28 Koji Sameshima Data access system, data access apparatus, data access integrated circuit, and data access method
CN101206618A (zh) * 2006-09-08 2008-06-25 三星电子株式会社 融合式存储器设备及方法
CN103201725A (zh) * 2010-11-25 2013-07-10 国际商业机器公司 用于在多个处理器之间共享的存储器的存储器访问设备及其访问方法
CN103456352A (zh) * 2012-06-04 2013-12-18 爱思开海力士有限公司 半导体器件及其操作方法
US20150109871A1 (en) * 2012-11-30 2015-04-23 Kuljit Bains Row hammer monitoring based on stored row hammer threshold value
CN105320608A (zh) * 2014-08-01 2016-02-10 Arm有限公司 用于控制存储器设备处理访问请求的存储器控制器和方法
KR101731508B1 (ko) * 2012-11-30 2017-05-11 인텔 코포레이션 저장된 행 해머 임계값에 기초한 행 해머 모니터링

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5661227B2 (ja) 2007-02-07 2015-01-28 株式会社メガチップス メモリコントローラ
JP5012898B2 (ja) * 2007-07-18 2012-08-29 富士通株式会社 メモリリフレッシュ装置およびメモリリフレッシュ方法
US9183917B1 (en) * 2012-12-21 2015-11-10 Samsung Electronics Co., Ltd. Memory device, operating method thereof, and system having the memory device
US9286964B2 (en) * 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9342443B2 (en) 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
US9524771B2 (en) 2013-07-12 2016-12-20 Qualcomm Incorporated DRAM sub-array level autonomic refresh memory controller optimization
KR20170057704A (ko) 2015-11-17 2017-05-25 삼성전자주식회사 액세스 동작과 리프레쉬 동작의 충돌을 제어하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR20180075761A (ko) * 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101089820A (zh) * 2006-06-16 2007-12-19 索尼计算机娱乐公司 信息处理装置及访问控制方法
US20080052424A1 (en) * 2006-07-07 2008-02-28 Koji Sameshima Data access system, data access apparatus, data access integrated circuit, and data access method
CN101206618A (zh) * 2006-09-08 2008-06-25 三星电子株式会社 融合式存储器设备及方法
CN103201725A (zh) * 2010-11-25 2013-07-10 国际商业机器公司 用于在多个处理器之间共享的存储器的存储器访问设备及其访问方法
CN103456352A (zh) * 2012-06-04 2013-12-18 爱思开海力士有限公司 半导体器件及其操作方法
US20150109871A1 (en) * 2012-11-30 2015-04-23 Kuljit Bains Row hammer monitoring based on stored row hammer threshold value
KR101731508B1 (ko) * 2012-11-30 2017-05-11 인텔 코포레이션 저장된 행 해머 임계값에 기초한 행 해머 모니터링
CN105320608A (zh) * 2014-08-01 2016-02-10 Arm有限公司 用于控制存储器设备处理访问请求的存储器控制器和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114500108A (zh) * 2022-04-02 2022-05-13 四川易诚智讯科技有限公司 一种安全高效的工业硬件加密方法

Also Published As

Publication number Publication date
US20190258426A1 (en) 2019-08-22
US10795613B2 (en) 2020-10-06
KR20190099591A (ko) 2019-08-28
CN110175140B (zh) 2023-04-18
KR102499255B1 (ko) 2023-02-13

Similar Documents

Publication Publication Date Title
CN110175140A (zh) 融合式存储器件及其操作方法
CN110008149B (zh) 融合式存储器件及其操作方法
US20190065261A1 (en) Technologies for in-processor workload phase detection
JP4866646B2 (ja) メモリーに送るコマンドの選択方法、メモリーコントローラー、コンピュータシステム
CN102063274B (zh) 存储阵列和存储系统及数据访问方法
US10915791B2 (en) Storing and retrieving training data for models in a data center
US20130046926A1 (en) Edram refresh in a high performance cache architecture
CN107885456A (zh) 减少io命令访问nvm的冲突
US10346345B2 (en) Core mapping
US9747040B1 (en) Method and system for machine learning for write command selection based on technology feedback
EP3506116A1 (en) Shared memory controller in a data center
US10353829B2 (en) System and method to account for I/O read latency in processor caching algorithms
US9547460B2 (en) Method and system for improving cache performance of a redundant disk array controller
WO2022037565A1 (zh) 存储器的访问方法及系统、存储器访问管理模块、能效比控制器和计算机可读存储介质
US10733118B2 (en) Computer system, communication device, and storage control method with DMA transfer of data
US20230094144A1 (en) Memory system
US10936534B2 (en) Converged memory device and method thereof
TWI772550B (zh) 記憶體系統、計算系統及其操作方法
CN107885667A (zh) 降低读命令处理延迟的方法与装置
US10691625B2 (en) Converged memory device and operation method thereof
KR102394695B1 (ko) 메모리 시스템 및 그것의 동작방법
TW202020674A (zh) 數據處理系統
US20210326262A1 (en) Low latency metrics sharing across processor units
WO2016122607A1 (en) Dedicated memory server

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant