CN110168929A - 使用互补对的电流注入场效应晶体管装置的低噪声传感器放大器和跨阻抗放大器 - Google Patents

使用互补对的电流注入场效应晶体管装置的低噪声传感器放大器和跨阻抗放大器 Download PDF

Info

Publication number
CN110168929A
CN110168929A CN201780082331.6A CN201780082331A CN110168929A CN 110168929 A CN110168929 A CN 110168929A CN 201780082331 A CN201780082331 A CN 201780082331A CN 110168929 A CN110168929 A CN 110168929A
Authority
CN
China
Prior art keywords
terminal
source
nifet
channel
pifet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780082331.6A
Other languages
English (en)
Inventor
S·M·朔贝尔
R·C·朔贝尔
T·R·哈德里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Circuit Seed Co Ltd
Original Assignee
Circuit Seed Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Circuit Seed Co Ltd filed Critical Circuit Seed Co Ltd
Publication of CN110168929A publication Critical patent/CN110168929A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Amplifiers (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及使用互补对的电流注入场效应晶体管(iFET)装置(CiFET)的低噪声传感器放大器和跨阻抗放大器。CiFET包括N型电流场效应晶体管(NiFET)和P型电流场效应晶体管(PiFET)，所述NiFET和PiFET中的每一个都具有源极、漏极、栅极和扩散(电流注入)端子(iPort)。每个iFET还具有在所述源极和扩散端子之间具有宽度和长度的源极沟道，以及在所述漏极和所述扩散端子之间具有宽度和长度的漏极沟道。通过所述iFET的源极沟道的宽度/长度与漏极沟道的宽度/长度的比率和电源电压来调节所述CiFET装置的跨阻抗。在一种配置中，所述NiFET和PiFET的所述栅极端子连接在一起以形成公共栅极。在另一种配置中，所述公共栅极被配置为用于高输入阻抗模式的电压输入端。输出电压在共模电压周围发生摆动。

Description

使用互补对的电流注入场效应晶体管装置的低噪声传感器放 大器和跨阻抗放大器
相关参考交叉引用
本申请要求2016年11月23日提交的美国临时申请第62/425,642的优先权，其内容通过引用整体并入本文。
技术领域
本发明涉及使用互补对的电流注入场效应晶体管装置的低噪声传感器放大器和跨阻抗放大器。
背景技术
所有信号源的功能都是通过将能量投射到其周围环境中来起作用的。如果所考虑的系统是电子电路，则大部分投射的功率通过其导线传播，并且一些可能会辐射。如果所考虑的系统是体积导体，则投射到其中的能量将快速地在整个介质中移动，如将无线电信号投射到空间中的天线。如果系统是机械的，则能量通量可以以波的形式从一个点移动到另一个点。无论系统是电子的、流体还是风，信号源都会将能量投射到其周围，并且能量从源传播出去；这个过程总是一样的。
当信号能量通过体积介质传播时，其进展和幅度由坡印廷向量(PoyntingVector)表征。任何形式的感测的目标是拦截和记录该能量流，该能量流是所感测的信号。任何感测系统的目的是以尽可能有效的有效方式拦截和收集一些可能最有效形式的能量，并尽可能多地排除外部能量源。在任何类型的系统中，任何感测的最终目标是有效地感测这种能量通量的能量并且几乎没有增加系统噪声。系统性能是根据其这样做的能力的价值来判断的。
这样做的一种方法是让接收器吸收尽可能多的信号能量通量。放大器的性能通常由各种因素来判断，包括静态功率、放大器注入的噪声、实施的电路的总体噪声以及与上行和下行系统的兼容性。
设计传感器前端放大器系统的一种方法是调节感测以聚焦于信号源能够投射到传感器所在的感测的局部区域中的功率。在图1a中，电路10a示出这样的戴维宁(Thevenin)电压信号源正在驱动可调电阻负载R负载。电压源的大小是VOC，它是电压开路的短路，并且意味着如果没有从该系统汲取电流或功率，则在端子A和B之间存在开路电压VOC。黑匣子10b的图1a包含该电压信号源。在图1b中，电路11a示出信号源以电流源形式被汲取到黑匣子11b。在电流源形式中，如果R负载电阻设置为0欧姆的值，则电流源的值等于将在附接电路中流动的电流。这是可能的最大电流量。该最大电流值称为ISS或电流短路。这类信号源的内部阻抗称为内部戴维宁电阻RTH。该内部戴维宁电阻RTH是电压开路与电流短路的比率。电源的内阻是你的汽车在寒冷天气中曲柄发动变慢的原因。寒冷增加了汽车电池的内阻，同时保留了VOC，开路电压不变。
长期以来一直需要在传感器和传感器放大器的所有这些领域扩展或提出新功能。稍后将详细描述本发明的若干实施例，以示出传统的惠斯通(Wheatstone)电桥应用和新的电路配置，所述新的电路配置可用于在同时发送时从植入的电极进行感测或从RF天线进行感测。
发明内容
本发明涉及由新颖和创造性的复合装置结构构成的电路。具体地说，本发明涉及使用互补对的电流场效应晶体管装置的低噪声传感器放大器和跨阻抗放大器。
根据本发明的一个方面，它提供了一种具有互补对的N型电流场效应晶体管(NiFET)和P型电流场效应晶体管(PiFET)的设备。NiFET和PiFET中的每一个包括PiFET和NiFET中的每一个的相应导电类型的源极端子、漏极端子、栅极端子以及扩散端子(iPort)，限定在源极端子和扩散端子之间具有宽度和长度的源极沟道，以及在漏极端子和扩散端子之间具有宽度和长度的漏极沟道，扩散端子引起在整个源极和漏极沟道中扩散电荷密度的变化，并且栅极端子电容耦合到源极沟道和漏极沟道。PiFET的栅极端子和NiFET的栅极端子连接在一起以形成用于提及共模电压的公共栅极端子，并且NiFET和PiFET的漏极端子连接在一起以形成输出端。NiFET或PiFET中的一个的扩散端子和源极端子与具有源阻抗的信号源串联连接。NiFET和PiFET中的一个的源极沟道具有用于与源阻抗匹配的输入阻抗，输入阻抗通过PiFET和NiFET中的一个的源极沟道的宽度比长度与漏极沟道的宽度比长度的比率来调节。输入阻抗可以进一步通过电源电压的值来调节。调节该比率以使输入阻抗为低值以允许测量短路电流，或者为高值以允许测量电压源。
根据本发明的另一方面，提供一种跨阻抗放大器，其包含互补对的N型电流场效应晶体管(NiFET)和P型电流场效应晶体管(PiFET)，NiFET和PiFET中的每一个包含PiFET和NiFET中的每一个的相应导电类型的源极端子、漏极端子、栅极端子以及扩散端子(iPort)，其限定在源极端子和扩散端子之间具有宽度和长度的源极沟道，以及在漏极端子和扩散端子之间具有宽度和长度的漏极沟道，扩散端子引起在整个源极和漏极沟道中扩散电荷密度的变化，并且栅极端子电容耦合到源极端子和漏极端子。PiFET的栅极端子和NiFET的栅极端子连接在一起以形成公共栅极端子，并且NiFET和PiFET的漏极端子连接在一起以形成输出端。NiFET的扩散端子和PiFET的扩散端子用于同时或单独地接收输入电流，其中NiFET的源极沟道和PiFET的源极沟道具有用于与源阻抗匹配的输入阻抗。NiFET的输入阻抗通过NiFET的源极沟道的宽度比长度与漏极沟道的宽度比长度的比率来调节。同样地，PiFET的输入阻抗通过PiFET的源极沟道的宽度比长度与漏极沟道的宽度比长度的比率来调节。公共栅极端子以高阻抗模式同时或单独地从NiFET和/或PiFET接收电压信号。
根据本发明的又一方面，提供一种差分跨阻抗放大器，其具有第一互补对的第一n型电流场效应晶体管(NiFET)和第一p型电流场效应晶体管(PiFET)以及第二互补对的第二NiFET和第二PiFET。对于NiFET和PiFET中的每一个，它具有PiFET和NiFET中的每一个的相应导电类型的源极端子、漏极端子、栅极端子以及扩散端子(iPort)，其限定在源极端子和扩散端子之间的源极沟道，以及在漏极端子和扩散端子之间的漏极沟道，扩散端子引起在整个源极和漏极沟道中扩散电荷密度的变化，并且栅极端子电容耦合到源极沟道和漏极沟道。PiFET的栅极端子和NiFET的栅极端子连接在一起以形成每个赠送对的公共栅极端子，每对的NiFET的源极端子连接到负电源并且每对的PiFET的源极端子连接到正电源，并且NiFET和PiFET的漏极端子连接在一起以形成输出端。第一赠送对的公共栅极和第二互补对的公共栅极与第二互补对的输出端连接，以产生在共模电压周围摆动的输出电压。第一NiFET的扩散端子接收正输入电流，并且第二NiFET的扩散端子接收负输入电流。第一互补对的输出形成正电压输出，并且第二互补对的输出形成跨阻抗放大器的负电压输出。
附图说明
图1a示出了示出概念电压信号感测模型的图；
图1b示出了示出概念电流信号传感器模型的图；
图1c示出了示出电流短路(ISS)、负载电阻两端上的电压和通过负载电阻的电流的乘积(PRL)和电压开路(VOC)与可调负载电阻(R负载或RL)之间的关系的曲线图；
图2a示出了本发明优选实施例的具有新的中间沟道双向电流端口(iPort)的MOS场效应晶体管(或iFET)的三维透视图；
图2b示出了具有可视化沟道电荷分布的iFET的横截面图；
图2c示出了互补对的iFET(CiFET)复合装置；
图3a-1和3a-2示出了CiFET的示例性操作温度性能范围；
图3b示出了在数十年的电流信号输入范围内CiFET的线性度；
图3c和3d示出了在CiFET上的傅里叶变换谐波分析中的谐波失真；
图3e示出了概念CiFET，其示出了基于PiFET/NiFET的源极沟道的长度和宽度以及漏极沟道的长度和宽度的iFET比和共模比(或cmRatio)；
图4a示出了使用CiFET的电压信号传感器模型的示图；
图4b示出了使用CiFET的电流信号传感器模型的示图；
图4c示出了使用CiFET的高输入阻抗信号传感器模型的示图；
图4d示出了使用双CiFET的惠斯通电桥配置的电路图；
图5a示出了使用CiFET的差分CiFET跨阻抗放大器(dCiTIA)的示图；
图5b示出了dCiTIA的符号图；
图5c示出了使用dCiTIA的RF收发器的示例图；
图6示出了使用基于CiFET的电压、电流和电压模式类型的测量的传感电路的示例图；
图7a示出了现有技术MOS晶体管的低频小信号模型；
图7b示出了CiFET的电导建模；
图8示出了CiFET的电源电压范围内的示例性增益性能；
图9a示出了使用CiFET的示例性跨阻抗放大器(或TIA)；
图9b示出了使用CiFET的另一示例性TIA；和
图9c示出了在iFET比率范围内的各种阻抗性能。
具体实施方式
参考图2a和2b，根据本发明的优选实施例，它提供电流注入场效应晶体管(或iFET)200，其是增强型MOSFET并且由衬底26a或26b、源极端子24a或24b和漏极端子29a或29b构成，其分别在衬底26a或26b上在它们之间限定两个沟道23a和25a，或23b和25b，通常第一(源极沟道23a或23b)连接到电源(未示出)而第二(漏极沟道25a或25b)连接到负载(未示出)。衬底26a或26b是N型或P型。两个沟道，源极和漏极沟道23a和25a，或23b和25b在iPort控制端子21a或21b处分别相互连接，如图2a和2b所示，并且沟道23a和25a，或23b和25b共用公共栅极控制端子27a或27b。这种配置意味着iFET结构200具有多于一个控制输入端子。
栅极控制端子27a或27b像常规的MOSFET绝缘栅极一样工作，具有高输入阻抗和特性的跨导(gm)传输函数。小信号iFET的典型值(gm)分别为1至30毫西门子(1毫西门＝1/1K欧姆)，是跨导的量度。
图2c是互补对的iFET(或CiFET)300的横截面图，其包含P型iFET(或PiFET)301和N型iFET(或NiFET)302，其包含连接到PiFET 301和NiFET 302的两个栅极控制端子37e的输入端子30e，输入端子30e用作公共栅极端子30e。CiFET 300接收电力，电源-和电源+，其中电源-连接到NiFET 302的源极端子，并且电源+连接到PiFET 301的源极端子。PiFET 301和NiFET 302中的每一个包含用于接收注入电流的iPort控制端子(31e和32e)。PiFET 301和NiFET 302的漏极端子组合以提供输出端39e。
在CiFET 300中，PiFET 301和NiFET 302布置在衬底(或分别地主体B+和B-)上，如同沿其中示出的阱边界WB的镜像一样；PiFET 301包含源极端子38Pe、漏极端子39Pe和扩散端子或iPort控制端子/扩散区域32e，限定在源极端子38Pe和iPort控制端子/Pi扩散区域32e之间的源极+沟道34e，以及在漏极端子39Pe和iPort控制端子/Pi扩散区域32e之间的漏极沟道36e。NiFET 302包含源极端子38Ne、漏极端子39Ne和iPort控制端子/Pi扩散区域31e，限定在源极端子38Ne和iPort控制端子/Ni扩散区域31e之间源极沟道33e，以及在漏极端子39Ne和iPort控制端子/Ni扩散区域31e之间的漏极沟道35e。CiFET 300进一步包含在源极+沟道34e、漏极+沟道36e、源极-沟道33e和漏极-沟道35e上方的公共栅极端子30e。因此，公共栅极端子30e电容耦合到沟道34e、36e、35e和33e。
返回参考图1a或1b，为了测量、跟踪、监测或记录电源，测量电路需要访问电源系统的至少两个引线。考虑当可调电阻R负载连接到两个引线时发生的情况，并且进一步在宽范围内调节值电阻，同时监测通过它的电流和它两端的电压。通过负载电阻R负载和其两端的这些电压和电流的曲线在图1c中示出。在该曲线图中，当负载电阻值为零(低输入阻抗)时，通过负载电阻的电流显示为最大值ISS。以类似的方式，当负载电阻值远远超过内部戴维宁源电阻值(RTH)或基本上无限负载电阻(高输入阻抗)的值时，出现开路电压。还绘制了PRL，其是负载电阻RL两端的电压和通过负载电阻RL的电流的乘积。这是信号源能够传递到负载电阻R负载的功率。该负载调节的通过功率PRL接合信号电源，并且在某些情况下可以帮助分离来自相等的开路电压源的信号。信号源通过它们各自的输出功率彼此区分。例如，当感测心脏间信号时，该技术有助于最大化来自更远距离肌肉收缩的局部心脏去极化的信号分量表达。这种类型的测量技术通过减少来自更远距离信号源的接收信号来增加所需信号的信噪比。使用这种技术可以固有地改善信噪比。与使用将所有信号静音在预期信号频率范围之外的带宽限制技术相比，所感测的宽带转换信号的保真度得到了很大改善。新的低噪声基底和宽带信号保真度有望揭示无阻碍转换信号的新特征。
CiFET系列作为独立装置或称为跨阻抗放大器(或TIA)的一对CiFET形式，能够通过调整这三个特性1)电压源、2)电流源或3)可以向负载电阻供电的电源来最佳地与传感器和信号源介接。CiFET节点输入进一步能够调节其小信号输入阻抗以便最大化来自电源的功率传输，或允许调节小信号输入电阻，从而向电压源或极端电压源提供高输入阻抗或向电流源提供极低输入阻抗。作为感测放大器的CiFET装置可以是信号源的所有这些东西，而在基于运算放大器的传感器接口的情况下，可能需要几个运算放大器和外部组件来实现相同的目的。
参考图1c，进一步考虑这样的情况：为了产生来自信号源的最高信噪比信号，必须将来自投射功率的信号源的最大功率传递到接收电路前端部分。电路理论定义了过程，用匹配的负载电阻加载信号源。当以这种方式加载信号源时并且当加载电阻器值RL等于戴维宁源的内部戴维宁电阻RTH时，负载两端的电压和通过负载的电流的乘积将是最高的(在β处)。如果与高阻抗电压源介接，可以通过其iFET比率调节CiFET输入阻抗，iFET比率是iFET的源极沟道的宽度/长度比上漏极沟道的宽度/长度(见图3e)，以在极限内提供足够高的输入阻抗，它不会加载电压源。以类似的方式，可以将CiFET输入阻抗调节到测量短路电流ISS需要的非常低的值。
参考图3e，对于漏极和源极沟道，iFET可以构造成具有不同的长宽比，具有非常可预测的不同结果。如上所述，CiFET输入阻抗可以通过源极沟道的宽度/长度与漏极沟道的宽度/长度的比率(iFET比率)来调节。iFET比率表示相对iFET沟道强度比(源极沟道强度/漏极沟道强度)。更具体地说，它是操作iFET沟道之间的电荷密度比。
互补对的PiFET和NiFET通常设置为相同的iFET比，但是两个P沟道通过共模比(或cmRatio)更宽，所述共模比用于近似平衡P到N的迁移率差。cmRatio将在电源轨之间的半途附近摆动的模拟输出电压信号集中在，并形成共模电压(Vcm)作为模拟接地。这实现了最大的对称动态范围，其倾向于具有互补的电源噪声消除，同时使输出中的非线性谐波项无效。
cmRatio(CiFET的P-N比)是自生成的共模模拟接地电压(Vcm)，其通过连接复制CiFET的漏极到栅极形成，使Vcm适应主流半导体参数。
沟道尺寸的另一个考虑因素是限制最坏情况下的通过(图腾柱)电流，以便在晶体管和相关触点内的最大允许直流电流通过范围内操作CiFET，并考虑局部加热和功率-速度权衡。从这类戴维宁电源转换的电压、电流和功率在图1c中示出，如前所述，当负载电阻RL匹配信号源内部阻抗RTH时，传输峰值功率(在β处)。除了最大化到负载电阻的功率传输之外，可以使用不同负载电阻两端的电压的多次测量来回顾驱动信号源。
考虑图1a，进一步考虑Voc设置为2伏，并且内部戴维南电阻RTH设置为1000欧姆。此外，如果负载电阻R负载设置为200欧姆的值，则考虑将在电路中流动的电流。在这种情况下，人们将发现流过的环路电流为1.6667毫安，并且200欧姆两端的电压将为(200)*(0.0016667)＝0.3333伏。进一步考虑将R负载电阻器设置为500欧姆的第二值，再次将环路电流计算为并且发现为1.3333毫安，并且现在发现该500欧姆电阻器两端的电压为0.666667伏。
可以使用由两个负载电阻值设定的这两个条件足以产生一组联立方程，从中可以计算内部黑匣子的内部开路电压VOC和戴维宁电阻RTH。调用电阻r2＝200欧姆的第一个值和电阻r3＝500欧姆的第二个值，可以产生以下方程来求解开路电压和内部戴维南电阻。r2和r3电阻器两端的电压指定为v2和v3。
当插入测量值时，(v2＝0.33333v，r2＝200欧姆，v3＝0.6667v，r3＝500欧姆)进行计算，产生的结果是VOC＝2.00058和RTH＝1000.36欧姆的估计值。这些内部黑匣子值是根据完全可访问的外部组件进行的测量得出的。人们有从电源内部观察并提取其性质的观念。
需要从两个不同负载电阻上进行的两次这样的测量得出的值，以便为两个联立方程提供足够的数据。显然，由于噪声和系统可变性会影响原始数据，因此估计值的质量会受到影响。另外，这些类型的测量可以一次又一次地进行，因此可以跟踪在驱动电源内发生的任何变化。
例如，如果从植入电极进行测量，则可以监测RTH估计值，作为预示植入电极组织连接变化的指示。如果连接开始失败，则RTH将改变。在此推论中还必须包括测量回路中的其他阻抗源，以使测量有意义。例如，电极将呈现电阻，其中R电极(Relectrode)是电极固有介接电阻，
其中γ是电极局部组织周围的导电性，并且r电极(relectrode)是所讨论的电极的半径。对于普通的7个法国植入起搏电极，R电极(Relectrode)呈现约500欧姆的值。
可以处理在两个不同负载电阻值下读取的读数，并使用这些值来填充两个联立方程，这些方程式将求解电源的隐藏开路电压及其内部戴维宁电阻。然后，如果将数据从传感器添加到所需的测量值，则可以回顾信号源并跟踪其内部变化。当然，真实数据将产生具有不确定性的实际结果，多次测量和数据平均化将平滑估计结果。
CiFET系列能够从如光电二极管的电流传感器转换，所述光电二极管产生非常低水平的电流输出信号。当光子撞击其表面以产生精细的电流源时，光电二极管工艺调制反向漏电流。这种微小的调制是信号，并且为了准确地转换它，光电二极管必须将所述电流传递到接受所述电流的低阻抗节点，并产生忠实地跟踪输入电流的放大信号。CiFET提供如此低的输入阻抗iPort，并将所述电流输入转换为放大的电压输出，同时具有足够宽的带宽、超低信噪比和超线性变换，从而忠实地提供光电二极管信号转换。在相反的极端情况下，pH计呈递高输出阻抗，并且需要转换为无负载电压源。从pH传感器汲取电流，其中将改变其呈递的传感器电压，使得其不再反映开路电压。这降低了pH计的精度，并且会使换能器变得不合适。CiFET系列能够在广泛的电流和电压源需求范围内提供适当的负载阻抗，也就是说，它可以通过设计提供特定传感器所需的高输入阻抗和低输入阻抗。CiFET系列在提供极高带宽和超低信噪比的同时实现了这一目标，它提供了基本上透明的放大。
CiFET放大器还具有另外的隐藏特性。当DC沟道偏置电流流过CiFET结构时，赠送的iPort节点被驱动到特定的DC偏置电压。在n沟道iPort取决于iFET比率(iFET的源极沟道的宽长比与漏极沟道的宽长比的比率)的情况下，可以使该DC偏移电压的范围从高毫伏到数百毫伏。如果监测和校准直流电压，则它提供CiFET温度的高质量测量。从本质上讲，CiFET有自己的内置温度传感器。然而，故事仍在继续，因为即使该DC电压随温度偏移，CiFET放大器的吞吐量增益和频率响应也不会明显改变。可以将CiFET系列放大器放置在石油钻井平台的远端，并使所述放大器转换所需的感测信号，获得稳定的增益，并且还转换所述远端的温度。CiFET系列的操作温度范围也远远超过当前的军用规格温度范围，如图3a-1和3a-2所示。预计性能在宽范围的iFET比率内保持恒定。
图4a和4b示出了CiFET应用的示例图及其作为电流传感器或电压传感器放大器的适应性。图4a示出了使用CiFET 300'的电压信号传感器模型的图10'，其中可调电阻R负载被CiFET 300'代替，其中CiFET 300'的NiFET的NiPort 31'和源极端子38N'与戴维宁等效电压源10c(VOC和RTH)串联连接。端子30'参考共模电压VCM。CiFET 300'的输出Vout参考共模电压VCM，使得它将避免将电源和接地噪声包含在其输出中。
图4b示出了使用CiFET 300”的电流信号传感器模型的图11'，其中可调电阻R负载被CiFET 300”代替，其中CiFET 300”的NiFET的NiPort 31'和源极端子38N”与电流源11c(ISS/RTH)串联连接。端子30”参考共模电压VCM。CiFET 300”的输出Vout参考共模电压VCM，使得它将避免将电源和接地噪声包含在其输出中。
将CiFET的几乎透明的放大能力与廉价微处理器提供的功能相结合，现在可以通过特定点方式或以实时连续方式在一点上转换和处理该传感器数据。
CiFET系列不仅提供无与伦比的模拟性能，还满足了这一需求。CiFET系列在硅级与任何过程节点兼容，而不能生产CMOS逻辑反相器。CiFET模拟性能扩展到高单位数纳米级过程节点的几何形状，如通过在如Cadence或Hspice的软件上进行建模来判断。模拟CiFET结构和基于CiFET的逻辑构造可以位于相同的硅树脂旁边，并且与优化的CMOS逻辑构造混合。除了CiFET几何形状的宽度和长度调节能力以及可能地CiFET仍然可以工作的较低电源电压之外，
CiFET不需要为数字结构优化的标准过程节点考虑因素提供额外的附加件。无论是使用平面、FET、FinFET还是其他类型的FET结构，还是在宽范围的过程节点范围内，都没有额外的过程节点附加件。模拟设计是便携式的，如果CiFET电路在180nm下工作，则它也可以在其他更小的尺寸下工作。这种设计兼容性扩展到用于建模CiFET电路的电路仿真程序；稍后将在文件中对此进行更多说明。CiFET结构是使用产生的控制跨导的电场驱动装置。CiFET结构适用于任何工艺，无论是基于硅、其他材料(像锗、纳米管等)，还是设计成生物蛋白结构，其可以产生和影响控制另一个装置参数的跨导类型。术语晶体管的使用可包括这些新开发的跨导产生结构。
图4c示出了使用CiFET 300”'的高输入阻抗信号传感器模型10”的图，其中CiFET300”'通过其V输入30”'连接到电压信号源10c(VOC和RTH)。CiFET 300”'以高输入阻抗模式操作，用于监测/感测电压信号源10c。注意，通过参考到共模电压偏置发生器VCM的信号摆动，信号路径避免了电源和地线噪声。另外，由于共模电压VCM由共模电压发生器产生，其一个示例可以是复制IC共驻CiFET，如图9a所示的附图标记98。该共模偏置电压发生器输出自调节到CiFET结构的峰值性能点。产生的偏置电压结合了实现的过程和全局参数像环境温度，以连续调节到该最佳共模偏置电压点。
CiFET系列模拟电路轻松安装在项目数字CMOS电路旁边或与其混合，并使用与当今行业中使用的相同的设计软件。CiFET设计带来的改进包括与现有硅过程节点的兼容性、与当前设计和布局软件的兼容性，并且CiFET模拟结构为模拟设计带来了新功能，其可以显著减少相同模拟功能所需的硅树脂表面积，在某些情况下当折叠级联差分放大器的所需硅树脂表面积与其CiFET TIA对应物相比时，表面积减小的系数大于100:1。此外，CiFET系列还将新的模拟设计功能(如极简主义的惠斯通阻抗桥接检测器，图4d)提供给可以同时发送和接收的电路(图5c)。该电路的细节将在后面的应用部分中介绍。通常，CiFET产生的设计消除了有时在低光电检测器电流到电压检测器和换能器中使用的高值电阻器。通过消除或减少对高值电阻的需要，CiFET网电路噪声进一步降低，因为各种电路组件的玻尔兹曼(Boltzmann)电阻器噪声被减小或简单地消除。
使用电流感测虽然很熟悉，但它并不是许多信号转换电路采用的默认方法。作为这种类型的信号源接口的益处的一个实例，考虑需要从具有许多同时信号源的体积导体进行转换，所有同时信号源都是在从植入电极感测去极化的情况下同时广播。然后通过使所有这些戴维宁源具有相同的开路电压进一步使测量问题复杂化。如果考虑可以从该体积中的两个电极转换的信号，则可以使用电压模式、电流模式或功率模式类型的测量来转换信号。电压模式将测量来自同时信号源合唱的开路无负载电压。很难说这个电压来自那个特定的源或区域。如果替代地地将两个电极短接在一起，并且测量流动的短路电流，则在麦克斯韦电磁场规则之后的几个新的物理现实发挥作用。与附近的信号源相比，该技术固有地增加了远距离信号源的信噪比。
该过程的实例在图6中示出为模型600。已经呈现了三个信号源61a、61b和61c，它们都具有相同的开路电压V，并且每个信号源分别具有不同的源电阻62a、62b和62c。对近源的接入电阻为R1 62a：100欧姆，对近源的R2 62b：1000欧姆，对远源的R3 62c：10,000欧姆。负载电阻R负载64位于两个感测电极、探针电极63和参考电极65之间，为简单起见，一个位于驱动动作中间，一个远离该动作。如果R负载64的电阻值高，则探针电极63将浮动到电压开源电压电位。来自远源的信号可能包含更多噪声，但其开路电压V将在探测电极63处与近源的电压开路电位相同。现在考虑负载电阻器R负载64的值在几十欧姆区域中非常低的情况。在这种情况下，每个信号源现在将其短路电流提供给探针电极63处的求和点。近源提供V/100(或V/R1)电流量(I1)，接近V/1000(或V/R2)电流量(I2)，并且远源提供V/10,000(或V/R3)电流(I3)。该测量技术改进了近源的信噪比，而无需任何附加信号处理或噪声诱导步骤。在图6中，项IT表示电流I1、I2和I3的总和，其表示到CiFET 300h的NiPort 31h的输入电流。在图中，呈现了三个这类信号源，在体内情况下，有数百个同时去极化源，它们同时产生驱动信号，每个都具有它们自己的戴维宁源阻抗。大多数体内去极化产生大约20mv峰值驱动开路电压，其是作为活性去极化细胞交换离子的内部和外部产生的细胞跨膜电位的峰值。VR负载(VRload)是指连接到所讨论信号源的外部负载电阻两端上产生的电压。本节中进一步形成VR负载(VRload)的概念。该技术的早期公开，美国专利第5,156,149号，使用常规的运算放大器和若干外部组件来实现这种测量技术。噪声诱导反馈技术，其用于在探针电极上产生虚拟节点，其中可以计算总和电流。可以通过一个偏置的CiFET TIA放大器执行相同的测量，其中植入的电极连接到相应的差分iPort输入端。CiFET的iPort输入端将为探针电极63和参考电极65提供R负载64，并将电流信号直接转换为产生的差分输出电压。体积导体中的电流测量提供了固有的另一个益处，因此对该技术无噪声。当在移动远离电荷球时测量电位时，信号、电压与距电荷源的距离成反比地下降。包括的传导信号的区域越大，电极扫过的噪声越多。当在体积中测量从正常电流通量的表面积分得到的标量电流时，实际上的测量是测量来自动态变化的电荷球的电极局部电场。电场以距所述电荷球的距离的平方反比关系下降。绘制电场测量的体积较小，因此噪声源可以侵入的区域减小。电流的信噪比固有地有可能大于由同一电极进行的电压测量。当使用体内电极感测来自心脏或神经事件的身体去极化时，这种能力非常重要。
可用带宽的改进、较低的电源电压、输入驱动灵活性、信噪比性能改进、超低互调保真度、与数字CMOS过程节点集成的能力、对工艺变化的容忍度、过程节点扩展的设计可移植性、与现有软件设计和布局工具的兼容性、产生标准模拟电路功能的能力以及模拟设计可用的构建模块的扩展都是改进信号源传感技术的组成部分。
CiFET在所有这些领域扩展或提出了新的能力。稍后将详细描述几种电路应用，以显示传统的惠斯登电桥应用和可用于从植入电极感测或从RF天线感测的新电路配置。图3b中所示的CiFET的线性度也延伸了数十年的电流信号输入。这种线性度和数十年的动态范围有助于在图3c和3d中看到的傅立叶变换谐波分析中看到的谐波失真的缺乏。
CiFET结构产生融合电子装置，其布局表现为两个联合增强型MOSFET，其与其赠送的联合MOSFET对(或互补对的iFET)耦合以产生CiFET结构。这种简单的结构掩盖了罩下发生的事情。为了解决CiFET的功能部分，一个好的起点是检查p和n源极沟道的性质。在图7b中，呈现了CiFET的小信号模型，其基于Y.Tsividis的标题为“MOS晶体管第3版(The MOSTransistor 3rd edition)”(“Y.Tsividis”)书，第394-395页的教导。注意，在n和p源极沟道中没有小信号电流流动。MOS漏极到源极跨导电流源不存在。包括p和n漏极沟道小信号电流相关电流源。CiFET不具有超宽带宽，并且由于连接到通过CiFET结构的公共路径的元件之间的紧密连接，其超低噪声性能得以实现。
图7b示出了CiFET的各种小信号元件，电流输入p和n iPort以及输出电压端口。栅极都连接到偏置共模电压Vcm。该共模电压Vcm在专用CiFET中产生。
在实践中，将不同的Vcm连接到各种栅极可能具有设计优势。通过使用这种方法，可以进一步调节各种跨导关系以有利于最终电路设计。实际上，虽然公共栅极连接可以通过调节特定栅极电压来满足许多电路需求，但是可以有意地使任何互补沟道栅极Vcm偏移以产生不同的工作点，该工作点更深或更远离所述公共栅极电压反转区域。
有许多跨导比，其被定义为对iFET的小信号操作进行建模，它们在许多书中都有详细说明。人们普遍认为Y.Tsividis的MOS操作书在他们的描述中做得特别好。将提出其中两个描述。第一个是MOS装置的跨导，其涉及漏极电流将如何对所讨论的装置的栅极到源极电压的变化作出反应，同时装置周围的许多其他参数保持恒定。该跨导偏微分方程如下所示，该项用于许多描述中。
所使用的另一个跨导项是相对于所讨论的装置的漏极到源极电压的变化，漏极电流的变化。该方程如下所示，并用于一些呈现的图中。
在图7a中，其取自Y.Tsividis书，示出了简单MOSFET结构周围的常见跨导。所有这些都具有类似的描述，即所选电流的变化与所选电压的变化。有关这些跨导更详细内容，读者可以参考Y.Tsividis的书第3版，第395页，其中这些项的平衡是详细的并且呈通常在围绕MOSFET用途的电气工程中使用的形式。
为CiFET新定义了一个项，即在保持栅极电压、衬底电压和漏极电压恒定的同时改变源极电压时漏极电流的变化。假设它与MOSFET模型中的gm项几乎相同，后者指的是相对于栅极到源极电压的变化，漏极电流的变化。参考图2c，这里的区别在于，通常栅极是信号驱动的，这里栅极保持恒定电压，并且漏极沟道35e或36e由在NiPort 31e/PiPort 32e处的iPort电流注入产生的小信号驱动。
从两个NiFET和PiFET源极沟道，3eE和34e开始，应注意的是在到输出端39e和偏置到输入端Vin-30e的恒定Vcm电压例如大致为Vdd/2的值的情况下，源极沟道33e和34e将处于超反向沟道模式，即栅极电压太高以至于额外的电子从附近区域被吸引而过度填充这些源极栅极38Ne和38Pe下的沟道。正是由于大量过剩的沟道电子，DC CiFET沟道偏置电流被汲取。在一(1)伏电源电压的情况下，该DC电流的典型值将约为一(1)微安。源极沟道的特定工作点取决于CiFET iFET比率和电源电压。iFET比率是指在相同衬底类型的源极和漏极沟道中发现的特定沟道W/L比率。通常，构成CiFET结构的赠送对的iFET比率被设置为相同以确保装置中的镜像操作，然而，这不是CiFET设计的绝对要求。iFET比率以及Vdd电源电压决定了p和n iPort小信号输入阻抗以及Vout输出电压驱动源阻抗。过剩的源极沟道电子的操作遵循由源极沟道iFET的漏极到源极DC电压确定的扩散和迁移流动的规则。NiFET和PiFET33e和34e的源极沟道被配置为恒定电流源，因为它们由恒定共模电压驱动Vcm驱动。该沟道的漏极到源极电压可能从几毫伏到数百毫伏不等。随着漏极到源极电压下降，源极沟道33e和34e iFET电流源动作将受到损害。然而，由于其过剩的电子，即使它们不是由迁移驱动，仍然为模拟接地提供iPort低阻抗源阻抗，并支持使用CiFET作为电流信号源吸收器。这些电流源在其源退化开始起作用时表现更好。注意，在操作中，在NiFET源极沟道33e或PiFET源极沟道34e中没有小信号电流流动。如将讨论的，小电流限于n和p漏极沟道35e和36e。
注入NiPort节点的电流快速与背景DC沟道电流合并。该注入电流与呈递给iPort处的信号电流驱动的小信号输入阻抗相互作用。该电流在NiPort 31e上产生一个小电压信号。注意，NiPort 31e既是源极沟道33e的漏极又是漏极沟道35e的源极。
考虑已建立DC沟道电流Id的情况，这意味着所有硅材料和内部结构的生物域电容组件都完全充电到所述偏置点，因此由于信号电流的注入，这些存在的偏置点的偏移很小。如果沟道电流设置为1微安级，则注入的信号电流在10到100皮安范围内。由于寄生分布电容被完全充电，并且在DC偏置沟道电流的电流调制中承载小信号信息，并且寄生充电时间被最小化。改变沟道电流仅使沟道分配电压稍微偏移，使得如果电压电平调制将携带信号信息，则等于C dVc/dT的位移电流所需的电流小于将被排除的电流。较小的位移充电电流产生较宽的装置频率操作范围。这是除了级联米勒电容消除电路结构增加高频响应之外。
一旦通过硅中的iFET比率建立了CiFET的DC工作点，就需要电源电压的特定值来固定NiPort和工作点的最终输入阻抗。电源电压可用于以动态方式修改CiFET的行为和工作点。CiFET可以控制另一个CiFET电源电压Vdd，这将使CiFET的所有属性动态可调，有点像软件重写本身以满足即时需求。可以实现CiFET属性的动态参数控制。
再次参考MOS晶体管的低频小信号模型，其在图7a中或在Y.Tsividis第394页中给出。示出了许多额外的跨导参数，并且最终需要它们来理解可以提供CiFET结构的灵活操作。MOS模拟电路设计中熟悉的电导是MOS结构的基本跨导，其涉及栅极到源极电压的变化改变装置漏极电流的能力。方程，它表示为gm＝d(ids)/d(vgs)。随着过程节点的缩小，装置的尺寸变小，跨导增加，并且部分地导致CiFET设计扩展到更小的几何形状的事实。将栅极到源极电压变化转换为漏极电流调制的MOS动作被建模为与源极沟道电阻并联的电流源，如图7b所示。gm*vgs漏极电流源项与其并联负载电阻相互作用以产生电压。该电压是CiFET的输出电压。CiFET放大系数来自当其接受注入电流时产生的小型iPort电压。源极沟道MOS晶体管紧密接触地跨在源极沟道上或座置于源极沟道的顶部上。当源极沟道MOS被强制偏置或钳位到指数扩散沟道电流模式偏置点时，其中栅极到源极电压的小变化具有对一部分沟道电流的调制的指数控制。对于这个小的Vgs信号，源极MOS沟道在共同的源极MOS放大器配置中工作。然而，必须记住，正是这个晶体管结构的源极端子被驱动，而不是栅极。因此，这将驱动电流进入NiPort并导致CiFET输出电压在非反向方向上升，就像进入PiPort的注入电流一样。进入p或n iPort的电流使输出电压向Vdd移动。两次iPort电流注入产生非反向输出电压摆动。
源极沟道以叠加模式操作；它具有流过它的DC偏置电流，就像通过衬底电阻一样。它还可作为小信号驱动的共源放大器。该调制的沟道电流叠加在DC漏极电流上。iFET的源极沟道具有Vgs DC偏压，并且其DC Vds由装置的iFET比率和为CiFET装置供电的Vdd施加。源沟道的DC Vgs设置其工作点并将其位置设置在指数操作范围内，而不是通常与有限带宽相关联的弱反转操作。在某种程度上，慢的弱反转性能与自由电子的稀疏性有关，这些自由电子可立即用于响应由栅极到源极电压施加的场。当栅极到源极电压产生的跨导被调用以引起像弱反转产生的沟道自由电子云的雾时，所述云可能不在正确位置，它们必须首先迁移到跨导要求作用的区域然后参与施加条件要求的电子迁移。在CiFET中，弱反转电子的稀疏性通过高于阈值栅极电压被消除，所述阈值栅极电压提供背景DC沟道电流源。随时可以获得大量的自由电子，并且通常与这两步过程相关的慢响应速度被最小化，因为背景DC偏置电流使得自由电子容易且立即可用并且能够参与指数栅极源电压控制的迁移需求。这些自由流动的电子基本上处于待机状态，以将指数模式的正常有限带宽转变为高频发电站。
CiFET结构的灵活性部分基于用户将源极和漏极沟道置于强制或钳位直流偏置情况下的能力。例如，考虑Vdd电源电压为0.8Vdc的情况，这是CiFET产生其最高增益的电源电压，如图8所示。为了产生该增益曲线，iFET比率设置为1:4，共模电压被驱动至Vdd/2或约0.4vdc。NiPort DC电压约为20毫伏，因此n沟道源晶体管被偏置到约0.4V-0.020V＝0.380伏。显然，源晶体管被偏置为强深或超饱和的反转模式。iPort呈递的输入小信号阻抗将低，因为漏极沟道晶体管将在其两端只有几十毫伏，并且将是非常差的电流源，并且将主要表现为电阻器。如果替代地地，iFET比率为4:1，NiPort DC偏置电压将上升到几百毫伏，共模偏置电压将保持在0.4伏，并且DC源Vgs偏置电压将变为约200毫伏。现在，N沟道源晶体管的漏极与源极两端为约200毫伏，因此它将开始表现得像真正的电流源而不是当电压仅为20毫伏时的无源沟道电阻器。n沟道漏极MOS晶体管现在将被DC偏置到约200毫伏DC，n沟道源晶体管仍然在强反转模式下偏置，但是在具有不同特性的不同工作点。此外，必须考虑在Y.Tsividis中发现的标准MOS模型周围的各种模型化电导的变化，如前所述。在CiFET的这些源极和漏极沟道中，阈值电压为约350至400毫伏。阈值电压有很多定义，C.Cenz对源极电压的定义的越来越多的使用在使用和接受方面正在增加，其中MOS沟道电流是由于1/2迁移和1/2扩散。
在NiPort或PiPort处看到的输入阻抗是观察源iFET的漏极的并联组合。它通过其源极到漏极连接两端的DC电压而改变，并且观察着NiFET的源极端子。观察该源极，小信号遇到共栅极源驱动的MOS放大器配置，其对驱动小信号呈现低源阻抗。特定的iFET比率调节输入和输出阻抗，如图9a、9b和9c所见。随着iFET的跨导增长而增加源极沟道电流源的输出阻抗是源退化的属性，其有效地增加了所述晶体管的输出阻抗。由于在该n沟道源iFET上DC源极到漏极电压降低，其放大和表现得像有源装置的能力开始降低。这被视为当电源电压下降低于0.8伏时CiFET结构的增益下降，如图8所示，CiFET iFET比率为1:4。不同CiFETiFET比率获得的最大增益将在不同的DC电源电压下发生。虽然CiFET仍然产生低于该电源电压的增益，但是随着CiFET元件的跨导开始塌陷，源极和漏极MOSFET的DC漏极到源极电压开始塌陷。然而，即使当DC电源电压下降到几十毫伏时，CiFET如果连接到有能力的驱动信号源也将从所述信号源汲取电流并且即使在这些超低电源电压下也继续提供可用增益。
图9a示出了使用单偏置CiFET 300i的示例性跨阻抗放大器900a的框图。详细描述了两个互补输入端的单独iPort输入端，PiPort 91a和NiPort 91b。PiPort91a和NiPort91b可以在PiPort 91a和NiPort 91b处同时或单独地接收输入，具有不同的输入阻抗。输出电压通过互补对节点90a的公共漏极连接传送。CiFET300i可以与PiPort 91a和/或NiPort91b同时或单独地在Vin 30i处接收输入，用于以高阻抗模式接收电压信号50。注意，CIFET300i的所有栅极通常由共模电压Vcm、90b驱动。共模电压Vcm由另一个单独的CiFET 300j产生，其中输出端39j连接到其公共栅极30j；共模电压发生器98产生通常以电源电压值的大约一半为中心的偏置电压。该共模电压90b设定驱动CiFET偏置点，其输出信号电压90a以所述驱动CiFET偏置点为参考。参考导出的中点偏置电压，CiFET使用接地或电源作为其参考电压来回避，从而也在很大程度上绕过线路上承载的噪声。当CiFET与芯片上数字逻辑相邻时，这是一个重要的观点。该单驱动CiFET的输出是单端的。
图9b示出了使用由共模电压97a/97b偏置的两个CiFET 300f和300g的跨阻抗放大器(或TIA)的另一示例图。这对CiFET 300f和300g接受来自PiPort 95a、NiPort 95b、PiPort 95c和NiPort 95d中的一个或多个的一个或任何组合的驱动输入。当该对由差分信号源驱动时，例如NiPort 95b和NiPort 95d，它产生差分输出，如图中点96a和96b之间所示。任选地，共模电压(Vcm)可以由外部电路98提供，在该实例中，包括单个CiFET，其配置与图9a中的电路98中所示的相同。类似于图9a，CiFET 300f和300g可与PiPort 95a、NiPort95b、PiPort 95c和/或NiPort 95d同时或单独地在Vin 30f/30g处高阻抗模式下的电压信号50f/50g。
随着各个源极和漏极沟道结构之间的iFET比率的变化，这些电路的基本固有属性也会发生变化和调节。请记住，可以通过改变Vdd的电源电压或使用几种不同的DC栅极电压来调节这些DC电压。
总之，CiFET的NiFET和PiFET的源极沟道作为超级反向装置工作，其提供类似电流源的操作，或者其根据iFET比率提供低阻抗的富电子传导沟道。CiFET的NiFET和PiFET的漏极沟道同时提供三种功能：1)它像电阻器一样传递DC沟道偏置电流，同时2)作为由注入NiPort电流信号产生的小信号电压的共源弱反转、指数增益放大器起作用，并且该同一晶体管也3)看起来像iPort注入的小信号电流的公共栅极源驱动的低输入阻抗CiFET放大器。共源弱反型放大器向漏极电路提供gmVgs的电流增益，其中该电流在与n沟道源极到漏极跨导相互作用时产生CiFET输出电压信号。输出电压的输出阻抗也受iFET比率影响。通过调节，CiFET结构能够产生具有50欧姆输入阻抗的电流输入传感器，同时为所述信号提供放大，并产生跨阻转换为输出阻抗为50欧姆的输出电压，以及能够驱动下游电路。所有这些都是在没有外部组件的情况下发生在CiFET结构内部。
参考图2c，所产生的小信号电流仅在n和p漏极沟道35e和36e中流动，它们不在n和p源极沟道33e和34e中流动。CiFET的驱动iPort通过其共源弱反转操作确定输出电压。这种产生的小信号电流由驱动的iPort赠送合作伙伴提供或吸收。当NiPort 31e被驱动时，PiFET的源极沟道34e和漏极沟道36e的漏极到源极电压动态地变化以满足并发的联立方程。通过改变PiFET沟道上的漏极到源极电压，在这个实例中，这些装置的周围电导以这样的方式偏移，以动态地产生这些联立方程的实时解。实际上，整个CiFET结构，包括漏极到源极电压、iPort DC偏置点、装置电导和装置gm，全部转移以实现这种实时解。通过改变大量参数，CiFET能够满足同时需求并最小化CiFET结构中任何位置的电压变化。由于寄生电流与电压变化和流动以这些装置充电的电流成正比，因此整个CiFET结构通过这种干扰分布过程来改进其频率响应。这些调节是CiFET的设计结构中固有的，并且CiFET的净操作取决于所实现的紧密的紧密连接，因为CiFET的赠送侧以紧密并置的方式产生。如果CiFET是使用分立MOS晶体管构建的，那么可以看到CiFET工作的各个方面，但是所述配置不会、不能产生净宽带宽和实际IC级CiFET结构中看到的低噪声性能，因为邻接是CiFET秘诀的一部分。
重要的是要认识到CiFET操作依赖于其赠送对，其在某种意义上形成对驱动N沟道信号的完美跟踪负载。P沟道互补负载连续变化以完全吸收或提供在N和P漏极沟道35e和36e中和之间流动的小信号电流。随着Vds在负载CiFET上变化，它会改变其电导率和跨导。驱动的iPort、iFET比率和CiFET Vdd设置阶段和对注入的iPort电流信号输入的变化的响应。作为响应，整个CiFET结构在许多地方改变其动态偏置点，以提供限定CiFET特定状态的所施加的参数方程的解。
高频性能可以部分地追溯到分布式内部电容的预充电和由弱反转模式控制的自由电子跃迁的短空间常数以及来自驱动的DC沟道偏置电流的自由电子的随时可用性。
讨论了由小信号电流驱动的单个iPort的情况以及CiFET输出电压的变化情况。现在需要扩展信号输入的定义。正如NiPort存在于CiFET结构中一样，PiPort节点也是如此。这两个节点可以同时被驱动。每个都有不同的DC偏置电压，但两个iPort的运行方式基本相同。注入iPort的小信号电流将导致CiFET输出电压上升，相反，如果从节点汲取电流，输出电压将下降。当两个iPort同时被驱动时，每个都使用另一个赠送对的有效跟踪负载，如针对NiPort的单个输入所讨论的那样。在双iPort驱动的情况下，另一组联立方程被动态地满足、求解并且它们的结果被组合并通过叠加连接。
具体的输入和输出阻抗由过程设置iFET比率和Vdd电源决定。得到的CiFET工作点及其工作属性也由这些设置决定。这些设置可以在制造时改变或通过调制最终电路中的电源来改变。CiFET为任何传感器接口问题带来的灵活性扩展了可能对特定测量和信号转换需求产生影响的解决方案的广度。
CiFET设计使用相同的MOS设计规则，这些规则在许多关于MOS装置操作和模拟MOS设计的书籍中教导和讨论。从基于MOS模拟电流镜的设计到CiFET模拟设计的过渡是扩展设计便携式智能设计产品组合的过程。CiFET设计中模拟MOS电流镜的重新利用以及整个赠送CiFET结构降低了模拟功能功率，并降低了可能的Vdd电源电压，这是CiFET设计扩展到更小的过程节点必须发生的。此外，采用CiFET设计，折叠式级联差分放大器所需的硅芯片表面积减少了100倍以上。信号放大路径仅需要差分对CiFET，而另一对产生共模偏置电压。通过使用大致为Vdd/2的共模电压，避免了从接地轨和电源轨承载的大部分噪声，这一事实增加了CiFET放大器产生的显著的信噪系数。Vcm偏置路径98在图9a和9b中示出。Cadence预测信号CiFET放大器的信噪比超过180dB，带宽扩展到数百千兆赫兹。CiFET结构可以由可以产生CMOS反相器的任何过程节点(平面MOS或FinFET等)产生，没有过程节点扩展，并且设计可以在很宽范围的过程节点特征尺寸上扩展。CiFET被建模以在10纳米的特征尺寸内工作，其中由于在这些尺度下MOSFET的分流电阻显著降低，正常的MOSFET放大器增益下降低于一。请记住，随着特征尺寸的减小，MOSFET跨导增加。当代CMOS设计书籍的部分列表包括但不限于Paul Gray等人的“模拟集成电路的分析和设计第5版(Analysis and Design of AnalogIntegrated Circuits 5th edition)”；P.E.Allen等人的“CMOS模拟电路设计第二版(CMOSAnalog Circuit Design Second Edition)”；Y.Tsividis的“MOS晶体管第3版(The MOSTransistor 3rd edition)”；Adel S.SEDRA等人的“微电子电路第7版(MicroelectronicCircuits 7th Edition)”以及C.Enz和E.Vittoz的“基于电荷的MOS晶体管建模(Charge-based MOS Transistor Modeling)”。
CiFET系列的优势之一在于CiFET方法采用丰富多彩的模拟MOS设计。工业标准模拟设计建模软件用于分析和电路性能探索。Cadence和HSpice等专业级程序不受任何扩展的修改使用，就像硅芯片上的过程节点不需要扩展一样。分析软件的唯一要求是它必须支持全区域仿真模型，如EKV或BSIM 6级或更高级别的模型。具体地说，这些模型将MOS操作的一个区域(例如指数反转)合并到二次区域中，其中平方律以从一种模式到另一种模式的平滑且差别连续的方式支配MOS性能。分段模型将产生基于模型的异常结果。此外，必须将计算的相对容差设置为非常低的水平，以便产生准确的结果。还需要将设置分析参数分配到fempto-volts、fempto-amps和fempto-coulombs中。随着建模软件将功能发展到这些超低水平，CiFET模型的整合性将得到改进。模拟设计模块化和性能要求支持使用CiFET作为通用自适应、超宽带频率响应、超低噪声性能的透明放大装置。这与以下事实相结合：该模拟性能可以集成在与相邻数字CMOS结构相同的硅上，这意味着两个世界之间的芯片内部信号不必外部化、缓冲并且各种芯片模块的互连线不需要暴露于在芯片本身亲密之外的世界上存在的大量外部噪音。与外部寄生效应相互作用的新颖性最小化。CiFET技术允许模拟传感器功能被放大、处理、数字化并传递到相邻的数字处理在同一芯片上。利用CiFET，人们能够设计出多功能芯片，其包含所有模拟到数字的系统组件，最后是数据流的生成，所述数据流传递到下游的其他系统，并以可实现的设计方式和经济预算完成。
除了iPort电流注入信号调制端口之外，还有一种方法可以实现漏极电流调制，从而实现CiFET的信号输出电压。通常，CiFET结构的所有栅极连接在一起，并且连接到中点偏置电位调用电压共模Vcm，然而另一个信号可以叠加在该中点偏置共模电压上。考虑到Vcm阻抗，该信号源“看到”了MOSFET栅极的高输入阻抗。来自CiFET栅极的小信号调制也将反映在CiFET沟道电流的调制中，并最终反映在CiFET放大的电压输出中。这带来可以同时调制单个CiFET的输出电压的三个输入。要实现相同的功能，需要几个运算放大器和外部组件，如果需要匹配驱动信号源的输入阻抗要求，则需要更多。CiFET为许多棘手的传感器接口、低噪声和宽带宽感测问题提供了紧凑的解决方案。
当两个CiFET结构配对并且Norton或Thevenin信号源连接在这对CiFET的NiPort之间时，产生差分传感器。在这种配置中，传感器电流流入一个iPort中，并从另一个连接的iPort中汲取。这些小电流动作在它们各自的CiFET输出端上产生相应的正负摆动，从而产生差分输出以及通过差分输入进行感测。
作为双CiFET跨阻抗放大器(或TIA)用途的实例，请参考图4d中所示的Whetstone桥电路。在该图示中，呈现四端子桥400，在顶部和底部节点之间应用驱动器(或i Tset)42。该驱动器42可以是电压源或电流源。如果分支中的元件匹配，则沿每条腿的电流将相等，因此未驱动节点处的电压将相等。然而，如果这些元件不是对称相等的，则臂将是不平衡的，并且臂的中点处的电位将不相等。每个中点臂连接到CiFET 300a和300b的NiPort 301a和301b。这种不平衡将导致不相等的电流流入相应的NiPort 301a和301b。NiPort 301a和301b处的电流确定CiFET输出电压303a和303b。如果NiPort 301a和301b处的电流不相等，则输出电压将不相等，并且将检测桥400中的不平衡。通常，这种检测需要差分电压放大器。利用CiFET，可以开发出相对于桥阻抗Z1 41a；Z2 41b；Z3 41c和Z4 41d具有高输入阻抗的这类检测器，或者它可以被设计成差分电流传感器。具体的设计选择是基于要解决的问题的具体细节。
图5a示出了差分跨阻抗放大器(dCiTIA)710的实例。电路710由两个适当比例的CiFET构件块(NiFET和PiFET中的每一个的iFET比率被适当地配置)组成，并产生Vcm或共模电压97a/97b，所述CiFET构件块包括第一CiFET 300f、第二CiFET 300g，被布置成允许电流输入通过CiFET 300f和300g的PiPort 32f和32g以及NiPort 31f和31g，同时第一CiFET300f输出+Vout 96a，并且第二CiFET 300g用于-Vout 96b。
图5b示出了图5a中所示的dCiTIA 710的符号图710'。
在图5c中，呈现了使用CiFET的电路，其难以用基于运算放大器的设计实现。该基于CiFET的电路500使用由差分CiFET或dCiTIA放大器710c配置提供的超高共模抑制。惠斯通电桥中使用的dCiTIA放大器配置(如图4d所示)现在配置了几个外部电阻器，如图所示。RF天线源56将所感测的信号引入连接的差分输入N或PiPort中的一个。在该实施例中，示出了NiPort连接。天线具有设计的输出阻抗，通常约为50欧姆。所述值的天线阻抗54连接到另一个NiPort。两个差分NiPort进一步与一半值的输入阻抗54的外部电阻器52和53连接。在最简单的情况下，那些电阻器52、53、54和55的接合处被连接到接地，在图中它被连接到另一个放大器。在没有额外的放大器的情况下考虑天线信号将电流注入其NiPort的情况。在这种情况下，注入到正负差分NiPort的电流不平衡，并且CiFET将该不平衡记录为输出电压信号+Rcv和-Rcv。天线的信号将被放大。
现在考虑所示的标记为PA 51的放大器连接到半值电阻器52和53的接合处另一种情况。它将驱动电流进入dCiTIA 710c的NiPort差分节点。如果外部电阻52和53平衡并匹配，则PA放大器将驱动相等的电流进入这些差分节点。当驱动的iPort电流相等时，dCiTIA放大器710c将不记录PA放大器51提供的电流。然而，连接的放大器51将驱动连接的天线56。dCiTIA 710c仍将放大不平衡的天线信号电流。净结果是，CiFET将允许记录天线信号电流，而天线56还同时发送由外部放大器PA 51提供的驱动信号。在该电路的进一步扩展中，可以用正比于dCiTIA输出的反馈信号替换驱动放大器PA 56。在这种情况下，通过该反馈信号抵消信号电流和天线提供的电流。天线56似乎没有连接到任何负载阻抗。然而，现在，在天线电流被反馈信号有效地中和的情况下，反馈现在将产生所述抵消的天线电流作为另一个驱动的NiPort的NiPort不平衡，并且在天线看起来不像连接到任何电路的情况下，dCiTIA710c将再次放大天线的信号。

Claims (6)

1.一种设备，其包含：
a.互补对的N型电流场效应晶体管(NiFET)和P型电流场效应晶体管(PiFET)，NiFET和PiFET中的每一个包含所述PiFET和所述NiFET中的所述每一个的相应导电类型的源极端子、漏极端子、栅极端子以及扩散端子，其限定在所述源极端子和所述扩散端子之间具有宽度和长度的源极沟道，以及在所述漏极端子和所述扩散端子之间具有宽度和长度的漏极沟道，所述扩散端子引起在整个所述源极和漏极沟道中所述扩散电荷密度的变化，并且所述栅极端子电容耦合到所述源极沟道和所述漏极沟道；
b.所述PiFET的所述栅极端子和所述NiFET的所述栅极端子连接在一起以形成用于参考共模电压的公共栅极端子，并且所述NiFET和所述PiFET的所述漏极端子连接在一起以形成输出端；和
c.所述NiFET或PiFET中的一个的所述扩散端子和所述源极端子与具有源阻抗的信号源串联连接；
其中所述NiFET和所述PiFET中的所述一个的所述源极沟道具有用于与所述源阻抗匹配的输入阻抗，所述输入阻抗通过所述PiFET和所述NiFET中的所述一个的所述源极沟道的所述宽度比所述长度与所述漏极沟道的所述宽度比所述长度的比率来调节。
2.根据权利要求1所述的设备，其中所述输入阻抗进一步通过电源电压的值来调节。
3.根据权利要求2所述的设备，其中调节所述比率以使所述匹配输入阻抗为低值，以允许测量短路电流。
4.根据权利要求2所述的设备，其中调节所述比率以使所述匹配输入阻抗为高值，以允许测量电压源。
5.一种跨阻抗放大器，其包含：
a.互补对的N型电流场效应晶体管(NiFET)和P型电流场效应晶体管(PiFET)，NiFET和PiFET中的每一个包含所述PiFET和所述NiFET中的所述每一个的相应导电类型的源极端子、漏极端子、栅极端子以及扩散端子，其限定在所述源极端子和所述扩散端子之间具有宽度和长度的源极沟道，以及在所述漏极端子和所述扩散端子之间具有宽度和长度的漏极沟道，所述扩散端子引起在整个所述源极和漏极沟道中所述扩散电荷密度的变化，并且所述栅极端子电容耦合到所述源极沟道和所述漏极沟道；
b.所述PiFET的所述栅极端子和所述NiFET的所述栅极端子连接在一起以形成公共栅极端子，并且所述NiFET和所述PiFET的所述漏极端子连接在一起以形成输出端；和
c.用于接收输入电流的所述NiFET的所述扩散端子和所述PiFET的所述扩散端子；
其中所述NiFET的所述源极沟道和所述PiFET的所述源极沟道中的每一个具有用于与所述源阻抗匹配的输入阻抗，并且所述公共栅极端子具有高输入阻抗；
其中所述NiFET的所述输入阻抗通过所述NiFET的所述源极沟道的所述宽度比所述长度与所述漏极沟道的所述宽度比所述长度的比率来调节；并且
其中所述PiFET的所述输入阻抗通过所述PiFET的所述源极沟道的所述宽度比所述长度与所述漏极沟道的所述宽度比所述长度的比率来调节。
6.一种差分跨阻抗放大器，其包含：
a.第一互补对的第一n型电流场效应晶体管(NiFET)和第一p型电流场效应晶体管(PiFET)；
b.第二互补对的第二NiFET和第二PiFET；
其中所述NiFET和PiFET中的每一个包含：
i.所述PiFET和NiFET中的所述每一个的相应导电类型的源极端子、漏极端子、栅极端子和扩散端子，其限定在所述源极端子和所述扩散端子之间的源极沟道，以及在所述漏极端子和所述扩散端子之间的漏极沟道，所述扩散端子引起在整个所述源极和漏极沟道中所述扩散电荷密度的变化，并且所述栅极端子电容耦合到所述源极沟道和所述漏极沟道；
ii.其中所述PiFET的所述栅极端子和所述NiFET的所述栅极端子连接在一起以形成所述每个赠送对的公共栅极端子，所述每对的所述NiFET的所述源极端子连接到负电源并且所述每对的所述PiFET的所述源极端子连接到正电源，并且所述NiFET和所述PiFET的漏极端子连接在一起以形成输出端；并且
iii.其中所述第一赠送对的所述公共栅极和所述第二互补对的所述公共栅极与所述第二互补对的所述输出端连接，以产生在共模电压周围摆动的输出电压；
所述第一NiFET的所述扩散端子接收正输入电流，并且所述第二NiFET的所述扩散端子接收负输入电流；和
所述第一互补对的所述输出端形成正电压输出，并且所述第二互补对的所述输出端形成所述跨阻抗放大器的负电压输出。
CN201780082331.6A 2016-11-23 2017-11-24 使用互补对的电流注入场效应晶体管装置的低噪声传感器放大器和跨阻抗放大器 Pending CN110168929A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662425642P 2016-11-23 2016-11-23
US62/425,642 2016-11-23
PCT/US2017/063180 WO2018098389A1 (en) 2016-11-23 2017-11-24 Low noise sensor amplifiers and trans-impedance amplifiers using complementary pair of current injection field-effect transistor devices

Publications (1)

Publication Number Publication Date
CN110168929A true CN110168929A (zh) 2019-08-23

Family

ID=62195661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780082331.6A Pending CN110168929A (zh) 2016-11-23 2017-11-24 使用互补对的电流注入场效应晶体管装置的低噪声传感器放大器和跨阻抗放大器

Country Status (7)

Country Link
US (1) US20190280652A1 (zh)
EP (1) EP3545619A4 (zh)
JP (1) JP2019536374A (zh)
KR (1) KR20190077588A (zh)
CN (1) CN110168929A (zh)
CA (1) CA3082882A1 (zh)
WO (1) WO2018098389A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110618167A (zh) * 2019-09-23 2019-12-27 张家港万众一芯生物科技有限公司 一种ph值检测装置及其制备方法、ph值检测方法
CN110865112A (zh) * 2019-11-18 2020-03-06 浙江大学 一种用于场效应传感器的跨阻型读出电路及读出方法
CN113225050A (zh) * 2021-05-18 2021-08-06 芜湖麦可威电磁科技有限公司 一种基于GaAs HEMT工艺的施密特触发器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210041358A (ko) 2019-10-07 2021-04-15 삼성전자주식회사 재구성가능 아날로그 필터 및 이를 포함하는 집적 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4241316A (en) * 1979-01-18 1980-12-23 Lawrence Kavanau Field effect transconductance amplifiers
US20010050410A1 (en) * 1999-12-22 2001-12-13 Aswell Cecil James High sheet MOS resistor method and apparatus
US20030071686A1 (en) * 2001-08-31 2003-04-17 Lemkin Mark Alan High voltage integrated circuit amplifier
WO2017019064A1 (en) * 2015-07-29 2017-02-02 Schober Robert C Complementary current field-effect transistor devices and amplifiers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973368A (en) * 1996-06-05 1999-10-26 Pearce; Lawrence G. Monolithic class D amplifier
US20080157215A1 (en) * 2006-12-28 2008-07-03 Toshiba America Electronic Components, Inc. Inter-Diffusion Barrier Structures for Dopants in Gate Electrodes, and Method for Manufacturing
US8067958B2 (en) * 2010-01-12 2011-11-29 Infineon Technologies Ag Mitigating side effects of impedance transformation circuits
US9276531B2 (en) * 2014-04-25 2016-03-01 Analog Devices, Inc. Apparatus and methods for amplifier input protection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4241316A (en) * 1979-01-18 1980-12-23 Lawrence Kavanau Field effect transconductance amplifiers
US20010050410A1 (en) * 1999-12-22 2001-12-13 Aswell Cecil James High sheet MOS resistor method and apparatus
US20030071686A1 (en) * 2001-08-31 2003-04-17 Lemkin Mark Alan High voltage integrated circuit amplifier
WO2017019064A1 (en) * 2015-07-29 2017-02-02 Schober Robert C Complementary current field-effect transistor devices and amplifiers

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SUSAN M SCHOBER: "Charge-mode analog IC design: a scalable, energy-efficient approach for designing analog circuits in ultra-deep sub-mall-digital CMOS technologies", 《HTTP://DIGITALLIBRARY.USC.EDU/CDM/COMPOUNDOBJECT/COLLECTION/》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110618167A (zh) * 2019-09-23 2019-12-27 张家港万众一芯生物科技有限公司 一种ph值检测装置及其制备方法、ph值检测方法
CN110618167B (zh) * 2019-09-23 2022-04-29 张家港万众一芯生物科技有限公司 一种pH值检测装置及其制备方法、pH值检测方法
CN110865112A (zh) * 2019-11-18 2020-03-06 浙江大学 一种用于场效应传感器的跨阻型读出电路及读出方法
CN110865112B (zh) * 2019-11-18 2021-04-02 浙江大学 一种用于场效应传感器的跨阻型读出电路及读出方法
CN113225050A (zh) * 2021-05-18 2021-08-06 芜湖麦可威电磁科技有限公司 一种基于GaAs HEMT工艺的施密特触发器
CN113225050B (zh) * 2021-05-18 2024-01-23 芜湖麦可威电磁科技有限公司 一种基于GaAs HEMT工艺的施密特触发器

Also Published As

Publication number Publication date
CA3082882A1 (en) 2018-05-31
US20190280652A1 (en) 2019-09-12
WO2018098389A1 (en) 2018-05-31
EP3545619A1 (en) 2019-10-02
EP3545619A4 (en) 2020-06-24
JP2019536374A (ja) 2019-12-12
KR20190077588A (ko) 2019-07-03

Similar Documents

Publication Publication Date Title
CN110168929A (zh) 使用互补对的电流注入场效应晶体管装置的低噪声传感器放大器和跨阻抗放大器
CN108141215B (zh) 互补电流场效应晶体管装置及放大器
Veeravalli et al. Transconductance amplifier structures with very small transconductances: A comparative design approach
Garde et al. Super class-AB recycling folded cascode OTA
US10476457B2 (en) Low noise trans-impedance amplifiers based on complementary current field-effect transistor devices
Schlottmann et al. A highly dense, low power, programmable analog vector-matrix multiplier: The FPAA implementation
Arnaud et al. Nanowatt, sub-nS OTAs, with sub-10-mV input offset, using series-parallel current mirrors
CN108141181A (zh) 多级式且前馈补偿的互补电流场效应晶体管放大器
Wang et al. A power-efficient highly linear reconfigurable biopotential sensing amplifier using gate-balanced pseudoresistors
Kumngern et al. 0.5 V fully differential current conveyor using bulk‐driven quasi‐floating‐gate technique
Chuah et al. Design of low-noise high-gain CMOS transimpedance amplifier for intelligent sensing of secondary electrons
Hu et al. CMOS front-end amplifier dedicated to monitor very low amplitude signal from implantable sensors
Basu et al. A low-power, compact, adaptive logarithmic transimpedance amplifier operating over seven decades of current
Senthilkumar et al. FINFET operational amplifier with low offset noise and high immunity to electromagnetic interference
CN105913120A (zh) 跨导运算放大电路及细胞神经网络
CN106026954A (zh) 运算放大器频率补偿电路
CN102983853B (zh) 一种模拟平方电路
Póvoa et al. A new family of CMOS inverter-based OTAs for biomedical and healthcare applications
Dwivedi et al. A 0.8 V CMOS OTA and its application in realizing a neural recording amplifier
Oliveira et al. Development of a Baseband Amplifier for a 130 nm CMOS process using open-source design flow
Lawanwisut et al. A current-mode multifunction biquadratic filter using CFTAs
Laoudias et al. Applications of current mirrors in analog signal processing
Nath et al. Design of low power preamplifier IC for cochlear implant using split folded cascode technique
Thanapitak et al. An improved FVF lowpass filter with 0.02 fJ-FoM
Rajeev Performance Assessment of Two Stage Operational Transconductance Amplifier in 180nm with Optimised Compensation Capacitance and Nulling Resistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190823