CN110137320B - 近红外异质结发光二极管阵列及其形成方法 - Google Patents

近红外异质结发光二极管阵列及其形成方法 Download PDF

Info

Publication number
CN110137320B
CN110137320B CN201910458619.XA CN201910458619A CN110137320B CN 110137320 B CN110137320 B CN 110137320B CN 201910458619 A CN201910458619 A CN 201910458619A CN 110137320 B CN110137320 B CN 110137320B
Authority
CN
China
Prior art keywords
germanium
layer
emitting diode
substrate
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910458619.XA
Other languages
English (en)
Other versions
CN110137320A (zh
Inventor
梁仁荣
陈文捷
许军
任天令
王进
王敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201910458619.XA priority Critical patent/CN110137320B/zh
Publication of CN110137320A publication Critical patent/CN110137320A/zh
Application granted granted Critical
Publication of CN110137320B publication Critical patent/CN110137320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/002Devices characterised by their operation having heterojunctions or graded gap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了近红外异质结发光二极管阵列及其形成方法。其中,异质结发光二极管阵列结构包括:衬底;锗缓冲层,所述锗缓冲层形成在所述衬底的至少一部分表面;锗柱微结构阵列,所述锗柱微结构阵列形成在所述锗缓冲层远离所述衬底的表面,所述锗柱微结构阵列中包括多个周期性排布的锗柱;氧化锌层,所述氧化锌层形成在所述锗柱的至少一部分表面和所述锗缓冲层远离所述衬底的至少一部分表面;以及顶电极层,所述顶电极层形成在所述氧化锌层远离所述锗柱微结构阵列的至少一部分表面。该近红外异质结发光二极管阵列通过包括锗和氧化锌的材料构成异质结,所形成的发光二极管阵列具有低功耗、低电流密度等特点,且对生产设备要求低、生产步骤简单。

Description

近红外异质结发光二极管阵列及其形成方法
技术领域
本发明涉及半导体制造领域,具体而言,本发明涉及近红外异质结发光二极管阵列及其形成方法。
背景技术
发光二极管(Light-emitting-diode)属于半导体二极管,通过电致发光将电能转化成光能。从结构上而言,发光二极管与常规的二极管相同,即由一个PN结组成,具有单向导电性。当PN结处于平衡时,存在一定的势垒区。当施加一个正向偏压时,势垒降低,势垒区内建电场也相应减弱,电子由N区注入到P区,同时空穴由P区注入到N区,这些进入P区的电子和进入N区的空穴都是非平衡少数载流子。这些非平衡少数载流子不断与多数载流子复合而发光(辐射复合),这就是PN结注入发光的基本原理。不同的半导体材料中电子和空穴所处的能量状态不同。当电子和空穴复合时释放出的能量大小不同,释放出的能量越多,则发出的光的波长越短。常用的是发红光、绿光、蓝光或黄光的二极管。
传统的发光二极管的用途早期是作为指示灯、显示板等,随着技术的不断进步,发光二极管已被广泛地应用于显示器、电视机采光装饰、照明、人脸和瞳孔等生物特征识别等等。目前,为了获得近红外波段(尤其是1.55μm附近波长区)的发光二极管,大多采用III-V族材料,如铝砷化镓、砷化镓、砷化镓磷化物、磷化铟镓、铝磷化镓等材料及异质结等结构,而且大多数的发光二极管是由单一的PN结或异质结构成的。
然而,目前近红外发光二极管的材料、结构及其制备方法仍有待改进。
发明内容
本发明是基于发明人对以下事实和问题的发现和认识作出的:
目前的近红外发光二极管,大多存在生产设备成本较高,材料生长工艺复杂,不利于采用硅基微纳加工平台实现超大规模应用等问题。发明人经过深入研究以及大量实验发现,这是由于,目前基于III-V族材料的发光二极管,多数需要非常精确控制P型、N型材料的组分、掺杂、界面,才能够达到提升器件性能的效果,因此需要昂贵的外延生长设备,以及先进的光刻设备等。另外,III-V族的衬底晶圆直径受限,一般为2~4英寸。因此,难以实现大面积、低功耗的近红外发光二极管的制造以及低成本化的需求。
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此,本发明提出近红外异质结发光二极管阵列及其形成方法。该近红外异质结发光二极管阵列通过包括锗和氧化锌的材料构成异质结,所形成的发光二极管阵列具有低功耗、低电流密度等特点,且对生产设备要求低、生产步骤简单。
在本发明的一个方面,本发明提出了一种异质结发光二极管阵列结构。根据本发明的实施例,该异质结发光二极管阵列结构包括:衬底;锗缓冲层,所述锗缓冲层形成在所述衬底的至少一部分表面;锗柱微结构阵列,所述锗柱微结构阵列形成在所述锗缓冲层远离所述衬底的表面,所述锗柱微结构阵列中包括多个周期性排布的锗柱;氧化锌层,所述氧化锌层形成在所述锗柱的至少一部分表面和所述锗缓冲层远离所述衬底的至少一部分表面;以及顶电极层,所述顶电极层形成在所述氧化锌层远离所述锗柱微结构阵列的至少一部分表面。
根据本发明实施例的异质结发光二极管阵列结构,通过在衬底与锗柱微结构阵列之间设置锗缓冲层,可以减小锗柱微结构阵列中锗材料与衬底材料晶格失配造成的各种缺陷,使锗柱微结构阵列获得更高的晶体质量。周期性排布的锗柱与氧化锌层构成异质结,即可实现大面积的发光二极管阵列,而且形成的发光二极管阵列具有低功耗、低电流密度等特点。经实验表征,相比传统的锗P-I-N结构,本发明的“锗微纳结构/氧化锌薄膜”异质结发光二极管阵列的电流密度小3个数量级。另外,本发明的异质结发光二极管阵列结构中,锗柱微结构阵列可通过成熟的刻蚀工艺形成,对生产设备的要求较低、生产步骤简单。
另外,根据本发明上述实施例的异质结发光二极管阵列结构还可以具有如下附加的技术特征:
在本发明的一些实施例中,所述锗缓冲层和所述锗柱分别独立地由单晶锗、多晶锗和掺杂锗中的至少之一形成。
在本发明的一些实施例中,所述掺杂锗包括选自锗锡合金、锗锡硅合金和锗硅合金中的至少之一。
在本发明的一些实施例中,所述锗柱呈圆柱形、圆环形、菱形、梯形或金字塔形。
在本发明的一些实施例中,所述氧化锌层由本征氧化锌和掺杂氧化锌中的至少之一形成。
在本发明的一些实施例中,所述掺杂氧化锌选自铟镓锌氧化物、锡锌氧化物和铟锌氧化物中的至少之一。
在本发明的一些实施例中,所述顶电极层由金属或透明导电氧化物形成。
在本发明的一些实施例中,所述异质结发光二极管阵列结构进一步包括:背电极层,所述背电极层形成在所述衬底远离所述锗缓冲层的至少一部分表面
在本发明的一些实施例中,所述背电极层由金属形成。
在本发明的一些实施例中,所述异质结发光二极管阵列结构进一步包括:埋层,所述埋层形成在所述衬底与所述锗缓冲层之间。
在本发明的一些实施例中,所述埋层由氧化硅、氧化铝、氮化硅、高介电常数介质及其复合结构中的至少之一形成。
在本发明的一些实施例中,所述异质结发光二极管阵列结构进一步包括:界面层,所述界面层形成在所述锗柱与所述氧化锌层之间。
在本发明的一些实施例中,所述界面层由选自锗氧化物、氧化铝、氧化铪和高介电常数介质中的至少之一形成。
在本发明的一些实施例中,所述异质结发光二极管阵列结构进一步包括:Au/Ni背电极,所述Au/Ni背电极设在所述锗缓冲层远离所述衬底的表面上。
在本发明的另一方面,本发明提出了一种形成上述实施例的异质结发光二极管阵列结构的方法。根据本发明的实施例,该方法包括:(1)提供衬底;(2)在所述衬底上依次形成锗缓冲层和锗层;(3)通过对所述锗层进行刻蚀,形成锗柱微结构阵列,所述锗柱微结构阵列中包括多个周期性排布的锗柱;(4)在所述锗柱和所述锗缓冲层上形成氧化锌层;以及(5)在所述氧化锌层上形成顶电极层;在所述衬底上形成背电极层。
根据本发明实施例的形成异质结发光二极管阵列结构的方法,通过利用成熟的刻蚀工艺(如光刻、刻蚀等工艺)对锗层进行微加工,并通过在所得到的锗柱和锗缓冲层上形成氧化锌层,即可获得大面积的半导体异质结阵列。该方法对生产设备要求低、生产步骤简单。
在本发明的一些实施例中,在步骤(2)之前进一步包括:在所述衬底上形成埋层。
在本发明的一些实施例中,在步骤(4)之前进一步包括:在所述锗柱表面形成界面层。
在本发明的一些实施例中,所述方法进一步包括:在所述锗缓冲层远离所述的衬底的表面上设置Au/Ni背电极。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是根据本发明一个实施例的异质结发光二极管阵列结构的结构示意图;
图2是根据本发明一个实施例的异质结发光二极管阵列结构另一视角的结构示意图;
图3是根据本发明再一个实施例的异质结发光二极管阵列结构的结构示意图;
图4是根据本发明又一个实施例的异质结发光二极管阵列结构的结构示意图;
图5是根据本发明又一个实施例的异质结发光二极管阵列结构的结构示意图
图6是根据本发明一个实施例的圆环形锗柱的结构示意图;
图7是根据本发明又一个实施例的异质结发光二极管阵列结构的结构示意图
图8是根据本发明又一个实施例的异质结发光二极管阵列结构的结构示意图
图9是根据本发明一个实施例的形成异质结发光二极管阵列结构的方法流程示意图;
图10是实施例1中形成的异质结发光二极管阵列的扫描电子显微镜图;
图11是实施例1中形成的异质结发光二极管阵列中异质结结构剖面的电子显微镜图;
图12是实施例5中形成的异质结发光二极管阵列的扫描电子显微镜图;
图13是实施例6中形成的异质结发光二极管阵列的扫描电子显微镜图;
图14是实施例3中形成的异质结发光二极管阵列在不同电流密度下的电致发光特性曲线图;
图15是测试例1中GeSn-C样品的高分辨X射线衍射结果图,其中,(a)为(004)反射面,(b)为(224)反射面;
图16是测试例1中GeSn-C样品的(224)倒易空间测试结果图。
附图标记说明:
100:衬底;200:锗缓冲层;300:锗柱微结构阵列;310:锗柱;
400:氧化锌层;500:顶电极层;600:背电极层;
700:埋层;800:界面层;900:Au/Ni背电极。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
发明人在对近红外发光二极管的研究中发现,目前的近红外发光二极管,大多存在生产设备成本较高,材料生长工艺复杂,不利于采用硅基微纳加工平台实现超大规模应用等问题。发明人经过深入研究以及大量实验发现,这是由于,目前基于III-V族材料的发光二极管,多数需要精确控制P型、N型材料的组分、掺杂、界面,才能够达到提升器件性能的效果,因此需要昂贵的外延生长设备,以及先进的光刻设备等。另外,III-V族的衬底晶圆直径受限,一般为2~4英寸。因此,难以实现大面积、低功耗的近红外发光二极管的制造以及低成本化的需求。
鉴于此,在本发明的一个方面,本发明提出了一种异质结发光二极管阵列结构。根据本发明的实施例,参考图1和2,该异质结发光二极管阵列结构包括:衬底100、锗缓冲层200、锗柱微结构阵列300、氧化锌层400和顶电极层500。其中,锗缓冲层200形成在衬底100的至少一部分表面;锗柱微结构阵列300形成在锗缓冲层200远离衬底100的表面,锗柱微结构阵列300中包括多个周期性排布的锗柱310;氧化锌层400形成在锗柱310的至少一部分表面和锗缓冲层200远离衬底100的至少一部分表面;顶电极层500形成在氧化锌层400远离锗柱微结构阵列300的至少一部分表面。
值得注意的是,本发明提出的所述周期性排布,可以是均匀周期,也可以是非均匀周期,亦可以是各种周期的组合,其目的都是为了增大有效的发光面积。
下面参考图1~8对根据本发明实施例的异质结发光二极管阵列结构进行进一步的详细描述。
根据本发明的实施例,衬底100的具体种类并不受特别限制,可以采用本领域常见的硅衬底。根据本发明的一些实施例,衬底100可采用P型重掺杂硅片或体硅晶圆。
根据本发明实施例,锗缓冲层200形成在衬底100的至少一部分表面。锗缓冲层由锗材料形成,设置锗柱微结构阵列与衬底之间,可以通过外延生长的缺陷控制技术,尤其是点缺陷技术减小锗柱微结构阵列中锗材料与衬底材料晶格失配造成的各种缺陷,使锗柱微结构阵列获得更高的晶体质量。
根据本发明的一些实施例,形成锗缓冲层的材料可以包括选自单晶锗、多晶锗和掺杂锗中的至少之一,例如单晶锗/高锗组分锗硅(SiGe)合金/单晶锗多层复合结构。其中对于锗硅合金,锗组分可以从0至100%,连续可调;当锗组分高于75%以上时,其能带结构接近纯锗单晶的能带结构。在本发明的一些实施例中,通过利用掺杂锗作为锗缓冲层,可以进一步调控锗柱的应变情况。发明人在研究中发现,锗锡(GeSn)合金和锗锡硅(GeSnSi)合金的晶格常数比单晶锗的晶格常数大,而锗硅合金的晶格常数比单晶锗的晶格常数小,比如,锗缓冲层和锗柱分别为弛豫的单晶锗锡合金/单晶锗,当单晶锗的厚度不超过其临界厚度时,此时单晶锗具有双轴拉伸应变;又比如,锗缓冲层和锗柱分别为弛豫的单晶锗硅合金/单晶锗,当单晶锗的厚度不超过其临界厚度时,此时单晶锗具有双轴压缩应变。反之,当锗缓冲层和锗柱分别为单晶锗/单晶锗锡合金,当单晶锗锡合金的厚度不超过其临界厚度时,此时单晶锗锡合金具有双轴压缩应变。值得注意的是,在低温或极低温外延(100~350℃)时,即使外延薄膜的厚度超过其理论上的临界厚度,大多数情况下外延薄膜仍具有完全应变,即使发生了一些晶格弛豫,外延薄膜仍具有一定的残余应变,残余应变的值取决于外延生长时的温度、薄膜厚度以及与下方衬底材料的热膨胀系数之差等因素有关。
在一些实施例中,形成锗缓冲层的材料为P型掺杂,掺杂浓度可以为1015cm-3~5×1019cm-3。根据本发明的具体示例,可以采用离子注入或外延生长时利用硼烷(B2H6)对形成锗缓冲层的材料进行P型掺杂,并通过控制掺杂浓度在如上所述的范围,可以进一步有利于锗缓冲层性能的发挥。锗缓冲层的厚度并不受特别限制,本领域技术人员可以根据实际需要进行选择。根据本发明的一些实施例,锗缓冲层的厚度不小于0.5μm,例如可以为0.5μm、1μm、1.5μm、1.8μm、2.0μm、2.5μm或是3μm。如果锗缓冲层的厚度过小,则难以起到减小锗柱微结构阵列中锗材料与衬底材料晶格失配的作用。如果锗缓冲层的厚度过大,则会影响锗柱微结构阵列的光电性能,进而导致半导体结构整体的光电性能下降。
根据本发明的实施例,参考图2,锗柱微结构阵列300形成在锗缓冲层200远离衬底100的表面,锗柱微结构阵列300中包括多个周期性排布的锗柱310(图2中未示出半导体异质结阵列中的氧化锌层、顶电极层和背电极层等结构)。锗柱微结构阵列中的锗柱可以通过对形成于锗缓冲层之上的锗层进行刻蚀而得到。具体地,可以通过常规光刻、并结合常规刻蚀工艺对锗层进行微加工,以便将锗层加工为预定形状。
根据本发明的一些实施例,上述锗柱可以由单晶锗、多晶锗和掺杂锗中的至少之一形成。也即是说,形成上述锗层的锗材料可以为单晶锗、多晶锗和掺杂锗中的至少之一。在一些实施例中,形成上述锗层的锗材料为P型掺杂,掺杂浓度可以为1015cm-3~5×1019cm-3。根据本发明的具体示例,可以采用离子注入或外延生长时利用硼烷(B2H6)对形成锗层的锗材料进行P型掺杂,并通过控制掺杂浓度在如上所述的范围,可以进一步有利于微加工所得的锗柱性能的发挥。当锗柱的材料为N型掺杂时,因为氧化锌材料通常也表现为N型,两者形成了N-N型异质结,由于价带顶和导带底的差异比较小,可能会导致异质结的关态泄漏电流过大,但这种掺杂结构对电致发光特性影响不大。
根据本发明的一些实施例,上述掺杂锗包括选自锗锡合金、锗锡硅合金和锗硅合金中的至少之一,以调控异质结发光二极管的发光效率和发光波长。因为单晶锗是间接带隙材料,室温下其禁带宽度EgL约为0.67eV,其E约为0.8eV。比如,当锗锡合金的锡组分大于6~11%时,锗锡合金为直接带隙,此时E小于EgL,这将极大地提高异质结发光二级管的发光效率。发明人在研究中发现,采用经验赝势法对锗锡合金的能带结构进行计算,结果表明,当锗锡合金的锡组分为11%时,其禁带宽度E约为0.4770eV,当锗锡合金的锡组分为17%时,其禁带宽度E约为0.3206eV。当锗锡合金具有应变时,不同的应变对其能带结构,进而对其禁带宽度产生不同的影响。因此,当采用锗锡合金或/和锗锡硅合金作为异质结一端的半导体材料时,将会进一步扩展异质结发光的波长,甚至可以到3~6μm。
根据本发明的一些实施例,上述锗层的厚度不小于0.1μm,例如可以为0.1μm、0.2μm、0.3μm、0.4μm、0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1μm、1.2μm、1.5μm、1.8μm或是2μm。相应地,通过对锗层微加工得到的锗柱高度不小于0.1μm,例如可以为0.1μm、0.2μm、0.3μm、0.4μm、0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1μm、1.2μm、1.5μm、1.8μm或是2μm。如果锗层厚度或锗柱的高度过小,则可能会影响发光面积。如果锗层厚度或锗柱的高度过大,则刻蚀难度过大,而且生产成本较高,器件电致发光时散热难度加大。
锗柱310的具体形状并不受特别限制,本领域技术人员可以灵活选择。根据本发明的一些实施例,锗柱310呈圆柱形、圆环形、菱形、梯形或金字塔形。在一些实施例中,锗柱310呈圆柱形,圆柱形的直径可以为1nm~100μm。在一些实施例中,参考图4和5,锗柱310呈梯形,由此,可以进一步增强锗柱顶部位置的电场,改善其电致发光性能。在一些实施例中,参考图6和7,锗柱310呈圆环形,环形的宽度可以为1nm~100μm,由此,可以进一步增大半导体异质结阵列中的发光区域面积,进一步增强异质结区的电场。根据本发明的一些实施例,当采用梯形锗柱时,优先采用氧化铟锡材料形成顶电极。
根据本发明的一些实施例,上述锗缓冲层和锗层可通过本领域成熟的分子束外延(MBE)或/和减压外延化学气相沉积方法(RPCVD)形成。
根据本发明的实施例,氧化锌层400形成在锗柱310的至少一部分表面和锗缓冲层200远离衬底100的至少一部分表面。氧化锌层可利用磁控溅射设备,保型地溅射形成在锗柱和锗缓冲层上,以便于在不破坏锗柱形状的前提下形成异质结。在一些实施例中,氧化锌层表现出N型特性。
氧化锌层400的厚度并不受特别限制,本领域技术人员可以根据实际需要进行选择。根据本发明的一些实施例,氧化锌层的厚度可以为20~100nm,例如20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm或100nm。如果氧化锌层的厚度过小,在溅射时不能很好地覆盖锗柱的各个侧面,并且制作顶电极金属时,其金属元素可能会扩散到锗柱里面。如果氧化锌层的厚度过大,则溅射时间过长,生产成本高,亦可能会影响散热特性。
根据本发明的一些实施例,氧化锌层400可由本征氧化锌(ZnO)和掺杂氧化锌中的至少之一形成。根据本发明的具体示例,掺杂氧化锌选自铟镓锌氧化物(InGaZnO)、锡锌氧化物(SnZnO)和铟锌氧化物(InZnO)中的至少之一。值得注意的是SnZnO氧化物,可以为纯的SnOx薄膜(Zn的含量小于5%),也可以在磁控溅射时采用Sn的含量高于Zn的含量靶材。
根据本发明的实施例,顶电极层500形成在氧化锌层400远离锗柱微结构阵列300的至少一部分表面;根据本发明的具体示例,顶电极层500可以由常见金属(例如金、银等)或透明导电氧化物(例如氧化铟锡等)形成。
根据本发明的一些实施例,顶电极层500的厚度可以为10~40nm,例如10nm、20nm、30nm或40nm。
根据本发明的一些实施例,上述顶电极层可通过电子束蒸发或磁控溅射方法形成。
根据本发明的实施例,本发明的异质结发光二极管阵列结构还可以进一步包括:背电极层600。背电极层600形成在衬底100远离锗缓冲层200的至少一部分表面。
根据本发明的一些实施例,背电极层600可以由常见金属,如铝(Al)或银(Ag)形成,这些金属容易与重掺杂的硅材料形成欧姆接触。背电极层600的厚度可以为100nm至1μm。
根据本发明的一些实施例,上述背电极层可通过沉积或磁控溅射方法形成。
根据本发明的实施例,参考图3和5,本发明的异质结发光二极管阵列结构还可以进一步包括:埋层700。埋层700形成在衬底100与锗缓冲层200之间。通过在异质结发光二极管阵列结构中设置埋层形成绝缘体上锗结构,可以进一步减小衬底引入的寄生电阻,提升异质结发光二极管阵列结构的电致发光性能。根据本发明的具体示例,上述埋层可以由氧化硅、氧化铝、氮化硅、高介电常数介质及其复合结构(例如,10nm Al2O3/145nm SiO2、10nmHfO2/375nm SiO2等)中的至少之一形成,采用高介电常数介质与锗缓冲层直接接触,有利于改善两者之间的界面,因为对于锗与常规的二氧化硅的界面,其界面态比较高。埋层700的厚度通常为145nm至375nm。
根据本发明的实施例,参考图8,本发明的异质结发光二极管阵列结构还可以进一步包括:界面层800。界面层800形成在锗柱310与氧化锌层400之间。根据本发明的具体示例,上述界面层可以由选自锗氧化物(GeOx,例如GeO2)、氧化铝(Al2O3)、氧化铪(HfO2)和高介电常数介质(ZrO2、HfZrO2、Ta2O5等)中的至少之一形成,该界面层可以用于调控异质结的开启电压和关态泄漏电流。在一些实施例中,界面层的厚度约为5nm。
根据本发明的实施例,参考图3~5,本发明的异质结发光二极管阵列结构还可以进一步包括:Au/Ni背电极900。Au/Ni背电极900设在锗缓冲层200远离衬底100的表面上。通过设置Au/Ni背电极与锗缓冲层接触,可以进一步减小衬底带来的串联电阻,从而进一步提高异质结发光二极管阵列结构的电致发光性能。
综上可知,根据本发明实施例的异质结发光二极管阵列结构,通过在衬底与锗柱微结构阵列之间设置锗缓冲层,可以减小锗柱微结构阵列中锗材料与衬底材料晶格失配造成的各种缺陷,使锗柱微结构阵列获得更高的晶体质量。周期性排布的锗柱与氧化锌层构成异质结,即可实现大面积的发光二极管阵列,而且形成的发光二极管阵列具有低功耗、低电流密度等特点。经实验表征,相比传统的锗P-I-N结构,本发明的“锗微纳结构/氧化锌薄膜”异质结发光二极管阵列的电流密度小3个数量级。另外,本发明的异质结发光二极管阵列结构中,锗柱微结构阵列可通过成熟的刻蚀工艺形成,对生产设备的要求较低、生产步骤简单。
在本发明的另一方面,本发明提出了一种形成上述实施例的异质结发光二极管阵列结构的方法。根据本发明的实施例,参考图9,该方法包括:
S100:提供衬底
根据本发明的实施例,衬底的具体种类并不受特别限制,可以采用本领域常见的硅衬底。根据本发明的一些实施例,衬底100可采用P型重掺杂硅片或体硅晶圆。
S200:形成锗缓冲层和锗层
该步骤中,在衬底上依次形成锗缓冲层和锗层。锗缓冲层和锗层可通过本领域成熟的减压外延化学气相沉积方法形成。
根据本发明的一些实施例,在S200之前,可预先在衬底上形成埋层。通过在异质结发光二极管阵列结构中设置埋层形成绝缘体上锗结构,可以进一步减小衬底引入的寄生电阻,提升异质结发光二极管阵列结构的电致发光性能。根据本发明的具体示例,埋层可以由氧化硅、氧化铝、氮化硅和高介电常数介质中的至少之一形成,并可通过常规高温氧化、原子层沉积ALD、等离子体化学气相沉积PECVD、注氧并结合高温退火等方法形成。
S300:形成锗柱微结构阵列
该步骤中,通过对锗层进行刻蚀,形成锗柱微结构阵列,锗柱微结构阵列中包括多个周期性排布的锗柱。具体地,可以通过常规光刻、并结合常规刻蚀工艺对锗层进行微加工,以便将锗层加工为预定形状。
S400:形成氧化锌层
该步骤中,在锗柱和锗缓冲层上形成氧化锌层。氧化锌层可利用磁控溅射设备,保型地溅射形成在锗柱和锗缓冲层上,以便于在不破坏锗柱形状的前提下形成异质结。
根据本发明的一些实施例,在S400之前,可以预先在锗柱的表面形成界面层。界面层可以由选自锗氧化物(GeOx,例如GeO2)、氧化铝(Al2O3)、氧化铪(HfO2)和高介电常数介质中的至少之一形成,该界面层可以用于调控异质结的开启电压和关态泄漏电流。
S500:形成顶电极层和背电极层
该步骤中,在氧化锌层上形成顶电极层;在衬底上形成背电极层。顶电极层可通过电子束蒸发或磁控溅射方法形成。上述背电极层可通过沉积方法形成。
根据本发明的实施例,本发明的形成异质结发光二极管阵列结构的方法还可以进一步包括:在锗缓冲层远离的衬底的表面上设置Au/Ni背电极。通过设置Au/Ni背电极与锗缓冲层接触,可以进一步减小衬底带来的串联电阻,从而进一步提高异质结发光二极管阵列结构的电致发光性能。
根据本发明实施例的形成异质结发光二极管阵列结构的方法,通过利用成熟的刻蚀工艺(如光刻、刻蚀等工艺)对锗层进行微加工,并通过在所得到的锗柱和锗缓冲层上形成氧化锌层,即可获得大面积的半导体异质结阵列。该方法对生产设备要求低、生产步骤简单。另外,需要说明的是,前文针对“异质结发光二极管阵列结构”所描述的全部特征和优点同样适用于该“制备异质结发光二极管阵列结构的方法”,在此不再一一赘述。
下面参考具体实施例,对本发明进行描述,需要说明的是,这些实施例仅仅是描述性的,而不以任何方式限制本发明。
实施例1
形成异质结发光二极管阵列结构的方法包括:
(1)采用8英寸P型重掺杂硅片作为衬底;
(2)利用减压外延化学气相沉积系统在衬底正面上依次形成锗缓冲层(厚度为1.5μm)和锗层(厚度为1μm);其中,锗缓冲层与锗层均为P型掺杂,掺杂浓度为1016cm-3
(3)利用常规的光刻结合刻蚀工艺对锗层进行微加工,得到圆柱形锗柱;
(4)利用磁控溅射设备,以本征氧化锌材料在锗柱和锗缓冲层上形成厚度为100nm的氧化锌层;
(5)利用电子束蒸发设备,在氧化锌层上形成厚度为10nm的金薄膜作为顶电极层;在衬底背面上沉积形成厚度为100nm的铝层作为背电极层。
形成的异质结发光二极管阵列结构示意如图1所示。扫描电子显微镜图如图10和11所示,圆柱形锗柱之间的周期大约为5μm。其中,图11为异质结结构的剖面图,图11中:Germanium为锗柱,Germanium buffer为锗缓冲层,Silicon substrate为硅衬底。
实施例2
形成异质结发光二极管阵列结构的方法包括:
(1)采用8英寸P型重掺杂硅片作为衬底;
(2)采用二氧化硅材料在衬底表面形成厚度为375nm的埋层,形成绝缘体上硅(silicon on insulator,SOI)结构;
(3)利用减压外延化学气相沉积系统在衬底正面上依次形成锗缓冲层(厚度为1.5μm)和锗层(厚度为1μm);其中,锗缓冲层与锗层均为P型掺杂,掺杂浓度为1016cm-3
(3)利用常规的光刻结合刻蚀工艺对锗层进行微加工,得到圆柱形锗柱;
(4)利用磁控溅射设备,以本征氧化锌材料在锗柱和锗缓冲层上形成厚度为50nm的氧化锌层;
(5)利用电子束蒸发设备,在氧化锌层上形成厚度为20nm的金薄膜作为顶电极层;
(6)在锗缓冲层上设置Au/Ni背电极,与锗形成良好的欧姆接触。
形成的异质结发光二极管阵列结构示意如图3所示。
实施例3
形成异质结发光二极管阵列结构的方法包括:
(1)采用8英寸P型重掺杂硅片作为衬底;
(2)利用减压外延化学气相沉积系统在衬底正面上依次形成锗缓冲层(厚度为1.5μm)和锗层(厚度为1μm);其中,锗缓冲层与锗层均为P型掺杂,掺杂浓度为1019cm-3
(3)利用常规的光刻结合刻蚀工艺对锗层进行微加工,得到梯形锗柱;
(4)利用磁控溅射设备,以InGaZnO靶材在锗柱和锗缓冲层上形成厚度为40nm的氧化锌层;
(5)利用电子束蒸发设备,在氧化锌层上形成厚度为50nm的透明氧化铟锡薄膜作为顶电极层;
(6)在锗缓冲层上设置Au/Ni背电极,与锗形成良好的欧姆接触。
形成的异质结发光二极管阵列结构示意如图4所示。
实施例4
形成异质结发光二极管阵列结构的方法包括:
(1)采用8英寸P型重掺杂硅片作为衬底;
(2)采用二氧化硅材料在衬底表面形成厚度为375nm的埋层,形成绝缘体上硅(silicon on insulator,SOI)结构;
(3)利用减压外延化学气相沉积系统在衬底正面上依次形成锗缓冲层(厚度为1.5μm)和锗层(厚度为1μm);其中,锗缓冲层与锗层均为P型掺杂,掺杂浓度为1016cm-3
(3)利用常规的光刻结合刻蚀工艺对锗层进行微加工,得到梯形锗柱;
(4)利用磁控溅射设备,以本征氧化锌材料在锗柱和锗缓冲层上形成厚度为40nm的氧化锌层;
(5)利用电子束蒸发设备,在氧化锌层上形成厚度为50nm的透明氧化铟锡薄膜作为顶电极层;
(6)在锗缓冲层上设置Au/Ni背电极。
形成的异质结发光二极管阵列结构示意如图5所示。
实施例5
形成异质结发光二极管阵列结构的方法包括:
(1)采用8英寸P型重掺杂硅片作为衬底;
(2)利用减压外延化学气相沉积系统在衬底正面上依次形成锗缓冲层(厚度为1.5μm)和锗层(厚度为1μm);其中,锗缓冲层与锗层均为P型掺杂,掺杂浓度为1016cm-3
(3)利用常规的光刻结合刻蚀工艺对锗层进行微加工,得到圆环形锗柱,如图6所示,扫描电子显微镜图如图12所示;
(4)利用磁控溅射设备,以本征氧化锌材料在锗柱和锗缓冲层上形成厚度为40nm的氧化锌层;
(5)利用电子束蒸发设备,在氧化锌层上形成厚度为10nm的金薄膜作为顶电极层;在衬底背面上沉积形成厚度为100nm的铝层作为背电极层。
形成的异质结发光二极管阵列结构示意如图7所示。
实施例6
形成异质结发光二极管阵列结构的方法包括:
(1)采用8英寸P型重掺杂硅片作为衬底;
(2)利用减压外延化学气相沉积系统在衬底正面上依次形成锗缓冲层(厚度为1.5μm)和锗层(厚度为1μm);其中,锗缓冲层与锗层均为P型掺杂,掺杂浓度为1016cm-3
(3)利用常规的光刻结合刻蚀工艺对锗层进行微加工,得到圆形锗柱;
(4)利用磁控溅射设备,以本征氧化锌材料在锗柱和锗缓冲层上形成厚度为100nm的氧化锌层;氧化锌层与锗柱之间存在一层厚度约为5nm有GeO2界面层,如图13所示;
图13中,(a)图为锗柱微结构/氧化锌纳米薄膜异质结的透射电子显微镜图,(b)图为(a)图中锗柱上方方框区域的高分辨透射电子显微镜图,显示锗和氧化锌之间存在一个大约5
nm左右的GeO2界面层;图13中,Ge pillar为锗柱,Buffer为锗缓冲层,Sisubstrate为硅衬底;
(5)利用电子束蒸发设备,在氧化锌层上形成厚度为10nm的金薄膜作为顶电极层;在衬底背面上沉积形成厚度为100nm的铝层作为背电极层。
形成的异质结发光二极管阵列结构示意如图8所示。
测试例1
利用RPCVD技术在硅基衬底上外延生长单晶锗锡合金,得到GeSn-C样品。对GeSn-C样品的对称面以及非对称面进行高分辨X射线衍射(HRXRD)分析,结果分别如图15(a)和(b)所示。结果表明,两个反射面都观察到了Si、Ge、GeSn的衍射峰。
对GeSn-C样品进行(224)倒易空间测试(reciprocal space mapping,RSM),结果如图16所示。结果表明,GeSn的强度较弱,Ge层相对于Si衬底基本为完全弛豫,而Ge层之上的GeSn层相对于Ge也发生了一定程度的弛豫,GeSn峰位也相对比较发散。根据以上得到的HRXRD以及RSM的结果,可以估算得样品GeSn-C的Sn组分高达19.3%,同时也存在一定程度的面内压缩应变。这些实验结果进一步表明,本发明提出的相关材料、器件结构及其异质结是可行的。
测试例2
取实施例1中制备得到的异质结发光二极管阵列,利用FLS 980光谱仪,测量其不同电流密度下的电致发光特性曲线,如图14所示。
测试结果表明,电致发光强度electroluminescence(EL)发射强度随着注入电流密度的增大而增大,符合常规P-N异质结的能带弯曲模型,在注入电流密度为0.83A/cm2时检测到EL光谱已经有较强的信号;并且,随着注入电流密度的增大,所有的EL峰位基本都位于1600nm左右(0.775eV),且谱线较窄,不存在其他的峰位。进一步,利用Jobin Yvon HR800光谱仪测量得到Ge柱阵列的光致发光(photoluminescence,PL)峰值位于1560nm左右(0.795eV)。考虑到电致发光过程引入的热效应,以及FLS980光谱仪的探测器的截止波长约1700nm等因素的影响,EL与PL的测试结果是一致的。对比常规的锗P-I-N结构,详见参考文献(E.Kasper,M.Oehme,T.Arguirov,J.Werner,M.Kittler,and J.Schulze,RoomTemperature Direct Band Gap Emission from Ge p-i-n HeterojunctionPhotodiodes,Advances in OptoElectronics,Volume 2012,Article ID 916275,4pages,doi:10.1155/2012/916275),其最低的注入电流密度达0.5kA/cm2量级。由此可见,相比传统的P-I-N结构,本发明所形成的发光二极管阵列的电流密度小3个数量级,功耗显著优于传统的P-I-N结构。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (13)

1.一种近红外异质结发光二极管阵列结构,其特征在于,包括:
衬底;
锗缓冲层,所述锗缓冲层形成在所述衬底的至少一部分表面;
锗柱微结构阵列,所述锗柱微结构阵列形成在所述锗缓冲层远离所述衬底的表面,所述锗柱微结构阵列中包括多个周期性排布的锗柱;
氧化锌层,所述氧化锌层形成在所述锗柱的至少一部分表面和所述锗缓冲层远离所述衬底的至少一部分表面;
顶电极层,所述顶电极层形成在所述氧化锌层远离所述锗柱微结构阵列的至少一部分表面;
所述锗缓冲层和所述锗柱分别独立地由掺杂锗形成;
所述掺杂锗调控所述异质结发光二极管的发光效率和发光波长;
进一步包括:埋层,所述埋层形成在所述衬底与所述锗缓冲层之间;
进一步包括:界面层,所述界面层形成在所述锗柱与所述氧化锌层之间。
2.根据权利要求1所述的异质结发光二极管阵列结构,其特征在于,所述掺杂锗包括选自锗锡合金、锗锡硅合金和锗硅合金中的至少之一。
3.根据权利要求1所述的异质结发光二极管阵列结构,其特征在于,所述锗柱呈圆柱形、圆环形、菱形、梯形或金字塔形。
4.根据权利要求1所述的异质结发光二极管阵列结构,其特征在于,所述氧化锌层由本征氧化锌和掺杂氧化锌中的至少之一形成。
5.根据权利要求4所述的异质结发光二极管阵列结构,其特征在于,所述掺杂氧化锌选自铟镓锌氧化物、锡锌氧化物和铟锌氧化物中的至少之一。
6.根据权利要求1所述的异质结发光二极管阵列结构,其特征在于,所述顶电极层由金属或透明导电氧化物形成。
7.根据权利要求1~6任一项所述的异质结发光二极管阵列结构,其特征在于,进一步包括:背电极层,所述背电极层形成在所述衬底远离所述锗缓冲层的至少一部分表面。
8.根据权利要求7所述的异质结发光二极管阵列结构,其特征在于,所述背电极层由金属形成。
9.根据权利要求1~6任一项所述的异质结发光二极管阵列结构,其特征在于,所述埋层由氧化硅、氧化铝、氮化硅、高介电常数介质及其复合结构中的至少之一形成。
10.根据权利要求9所述的异质结发光二极管阵列结构,其特征在于,所述界面层由选自锗氧化物、氧化铝、氧化铪和高介电常数介质中的至少之一形成。
11.根据权利要求1~6任一项所述的异质结发光二极管阵列结构,其特征在于,进一步包括:Au/Ni背电极,所述Au/Ni背电极设在所述锗缓冲层远离所述衬底的表面上。
12.一种形成权利要求1~11任一项所述的异质结发光二极管阵列结构的方法,其特征在于,包括:
(1)提供衬底;
(2)在所述衬底上依次形成锗缓冲层和锗层;
(3)通过对所述锗层进行刻蚀,形成锗柱微结构阵列,所述锗柱微结构阵列中包括多个周期性排布的锗柱;
(4)在所述锗柱和所述锗缓冲层上形成氧化锌层;
(5)在所述氧化锌层上形成顶电极层;在所述衬底上形成背电极层;
在步骤(2)之前进一步包括:在所述衬底上形成埋层;
在步骤(4)之前进一步包括:在所述锗柱表面形成界面层。
13.根据权利要求12所述的方法,其特征在于,进一步包括:在所述锗缓冲层远离所述的衬底的表面上设置Au/Ni背电极。
CN201910458619.XA 2019-05-29 2019-05-29 近红外异质结发光二极管阵列及其形成方法 Active CN110137320B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910458619.XA CN110137320B (zh) 2019-05-29 2019-05-29 近红外异质结发光二极管阵列及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910458619.XA CN110137320B (zh) 2019-05-29 2019-05-29 近红外异质结发光二极管阵列及其形成方法

Publications (2)

Publication Number Publication Date
CN110137320A CN110137320A (zh) 2019-08-16
CN110137320B true CN110137320B (zh) 2021-07-23

Family

ID=67582655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910458619.XA Active CN110137320B (zh) 2019-05-29 2019-05-29 近红外异质结发光二极管阵列及其形成方法

Country Status (1)

Country Link
CN (1) CN110137320B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150090958A (ko) * 2014-01-29 2015-08-07 국립대학법인 울산과학기술대학교 산학협력단 이종 접합 가지형 나노와이어를 구비한 발광다이오드

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1892769A2 (en) * 2006-08-25 2008-02-27 General Electric Company Single conformal junction nanowire photovoltaic devices
CN102376817A (zh) * 2010-08-11 2012-03-14 王浩 一种半导体光电器件的制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150090958A (ko) * 2014-01-29 2015-08-07 국립대학법인 울산과학기술대학교 산학협력단 이종 접합 가지형 나노와이어를 구비한 발광다이오드

Also Published As

Publication number Publication date
CN110137320A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
CN100568551C (zh) 氮化物半导体发光器件及其制备方法
Hartensveld et al. Monolithic integration of GaN nanowire light-emitting diode with field effect transistor
US20090072252A1 (en) Nitride Semiconductor Light Emitting Device and Fabrication Method Therefor
US10403787B2 (en) Optoelectronic device comprising three-dimensional semiconductor structures in an axial configuration
US8202752B2 (en) Method for fabricating light emitting semiconductor device for reducing defects of dislocation in the device
TW201205862A (en) III-nitride light-emitting diode and method of producing the same
JP2014509445A (ja) Iii族元素の窒化物に基づく層構造および半導体素子
KR20090101604A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
KR20120079310A (ko) 나노로드형 반도체 발광소자 및 그 제조방법
CN102024888A (zh) 一种发光二极管及其制作方法
Rogers et al. ZnO thin films and nanostructures for emerging optoelectronic applications
CN104733579A (zh) 半导体发光器件及其制备方法
US9184340B2 (en) Non-polar nitride-based light emitting device and method for fabricating the same
US20180261584A1 (en) Light-emitting device with integrated light sensor
Zhang et al. Wavelength-tunable infrared light emitting diode based on ordered ZnO nanowire/Si 1–x Ge x alloy heterojunction
US20230197883A1 (en) Bottom tunnel junction light-emitting field-effect transistors
CN110137320B (zh) 近红外异质结发光二极管阵列及其形成方法
US9130103B2 (en) Light-emitting diode device
CN103985799B (zh) 发光二极管及其制作方法
CN103943737B (zh) 紫外发光二极管器件的制备方法
Gherasoiu et al. InGaN pn-junctions grown by PA-MBE: Material characterization and fabrication of nanocolumn electroluminescent devices
CN110993754B (zh) 具有仿生金属纳米岛状结构的led管芯及其制备方法
US20070069226A1 (en) Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby
US8980728B2 (en) Method of manufacturing a semiconductor apparatus
CN104701428A (zh) 一种降低led二极管电压的外延方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant