CN110109783B - 多核系统的调试方法和终端设备 - Google Patents
多核系统的调试方法和终端设备 Download PDFInfo
- Publication number
- CN110109783B CN110109783B CN201810104527.7A CN201810104527A CN110109783B CN 110109783 B CN110109783 B CN 110109783B CN 201810104527 A CN201810104527 A CN 201810104527A CN 110109783 B CN110109783 B CN 110109783B
- Authority
- CN
- China
- Prior art keywords
- fpga
- debugging
- core processor
- core
- dial switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000002093 peripheral effect Effects 0.000 abstract description 6
- 238000004891 communication Methods 0.000 abstract description 4
- 239000007787 solid Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
- G06F11/2242—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors in multi-processor systems, e.g. one processor becoming the test master
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
发明实施例提供了一种多核系统的调试方法和终端设备，涉及通信领域，为解决多核系统外设调试端口数量过多的问题而发明。多核系统包括两个以上核心处理器，一个FPGA和一个拨码开关，FPGA上设置一个外部调试端口，FPGA上还设置有两个以上内部调试端口，两个以上核心处理器分别通过一个内部调试端口与FPGA相连，FPGA接收用户通过拨码开关发送的编码指令；FPGA从两个以上核心处理器中选取目标核心处理器；FPGA获取目标核心处理器的调试数据，将该调试数据通过调试设备发送给用户，使用户根据调试数据对目标核心处理器进行调试。本实施例提供的技术方案可以应用对多核系统进行调试的过程中。
Description
技术领域
本发明实施例涉及通信领域，尤其涉及一种多核系统的调试方法和终端设备。
背景技术
多核系统是一种由多个核心处理器组成的系统，各个核心处理器之间可以协同工作，从而达到高效运算、实时处理的目的。
在实际的使用过程中，多核系统的每个核心处理器都需要进行调试和维护，现有技术对多核系统的调试方法是：每个核心处理器包括一个外部调试端口，该外部调试端口设置在多核系统的设备机箱上，当需要对某个核心处理器进行调试或者维护时，用户将调试设备连接到核心处理器对应的外部调试端口，通过该外部调试端口对该核心处理器进行操作。
然而，在实现本发明的过程中，发明人发现，现有技术提供的对多核系统进行调试的方法，由于每个核心处理器都需要外设一个调试端口，导致外部端口数量过多，另外，当核心处理器数量过多时，为每个核心处理器设置外部接口几乎是不可能实现的。
发明内容
本发明实施例提供一种多核系统的调试方法和终端设备，以解决多核系统外设调试端口数量过多的问题。
为了解决上述问题，本发明公开了一种多核系统的调试方法，其中，所述多核系统包括两个以上核心处理器，所述多核系统还包括一个现场可编程门阵列FPGA和一个与所述FPGA相连的拨码开关，所述FPGA上设置一个外部调试端口，所述外部调试端口用于连接调试设备，所述FPGA上还设置有两个以上内部调试端口，所述两个以上核心处理器分别通过一个所述内部调试端口与所述FPGA相连，所述方法包括如下步骤：所述FPGA接收用户通过所述拨码开关发送的编码指令，其中，所述拨码开关的编码指令预先分别与每个所述核心处理器进行了匹配；所述FPGA从所述两个以上核心处理器中选取与所述编码指令对应的目标核心处理器；所述FPGA获取所述目标核心处理器的调试数据，将该调试数据通过所述调试设备发送给所述用户，使所述用户根据所述调试数据对所述目标核心处理器进行调试。
进一步地，所述FPGA接收用户通过所述拨码开关发送的编码指令之前，还包括：所述FPGA接收每个所述核心处理器发送的调试数据；所述FPGA将每个所述核心处理器的调试数据存储到本地的固态存储其中，并生成日志；则所述FPGA获取所述目标核心处理器的调试数据具体为：所述FPGA从所述固态存储器中，获取所述目标核心处理器的调试数据。
进一步地，所述多核系统还包括：显示部件，所述显示部件与所述拨码开关相连，用于指示拨码开关选择的核心处理器。
进一步地，所述内部调试端口和外部调试端口包括：通用异步收发传输器UART端口，或者RS-232端口。
另一方面，为了解决上述问题，本发明公开了一种终端设备，包括两个以上核心处理器，所述多核系统还包括一个现场可编程门阵列FPGA和一个与所述FPGA相连的拨码开关，所述FPGA上设置一个外部调试端口，所述外部调试端口用于连接调试设备，所述FPGA上还设置有两个以上内部调试端口，所述两个以上核心处理器分别通过一个所述内部调试端口与所述FPGA相连，所述FPGA还包括：
第一接收模块，用于接收用户通过所述拨码开关发送的编码指令，其中，所述拨码开关的编码指令预先分别与每个所述核心处理器进行了匹配；
查找模块，用于从所述两个以上核心处理器中选取与所述编码指令对应的目标核心处理器；
处理模块，用于获取所述目标核心处理器的调试数据，将该调试数据通过所述调试设备发送给所述用户，使所述用户根据所述调试数据对所述目标核心处理器进行调试。
进一步地，所述FPGA还包括：
第二接收模块，用于接收每个所述核心处理器发送的调试数据；
存储模块，用于将每个所述核心处理器的调试数据存储到本地的固态存储其中，并生成日志；
则所述处理模块，具体用于从所述固态存储器中，获取所述目标核心处理器的调试数据。
进一步地，终端设备，还包括：显示部件，所述显示部件与所述拨码开关相连，用于指示拨码开关选择的核心处理器。
进一步地，所述内部调试端口和外部调试端口包括：通用异步收发传输器UART端口，或者RS232端口。
与现有技术相比，本发明中的技术方案，多个核心处理器与FPGA之间通过内部调试端口相连，FPGA上只设置一个外部调试端口用来连接外部调试设备进行调试工作，达到了节省外部调试端口的目的，解决了现有技术多核系统外设调试端口数量过多的问题。并且，在需要进行调试时，用户可以通过拨码开关选择要调试的目标核心处理器，FPGA从多个核心处理器中查找目标核心处理器，获取目标核心处理器的调试数据，将该调试数据通过调试设备发送给用户，使用户根据调试数据对目标核心处理器进行调试。通过以上步骤达到了由FPGA对所有核心处理器进行统一管理的目的。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的多核系统的调试方法中多核系统的结构示意图；
图2是图1所示的多核系统中，本发明实施例提供的多核系统的调试方法的流程图一；
图3是图1所示的多核系统中，本发明实施例提供的多核系统的调试方法的流程图二；
图4是本发明另一个实施例提供的多核系统的调试方法中多核系统的结构示意图；
图5是本发明实施例提供的终端设备的结构示意图一；
图6是本发明实施例提供的终端设备的结构示意图二；
图7是本发明另一实施例提供的终端设备的结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了解决多核系统外设调试端口数量过多的问题，本发明实施例提供一种多核系统的调试方法和终端设备。
在本发明提供的一个实施例中，如图1所示，多核系统包括：两个以上核心处理器，一个现场可编程门阵列(Field-Programmable Gate Array，FPGA)和一个与FPGA相连的拨码开关，FPGA上设置一个外部调试端口，外部调试端口用于连接调试设备，FPGA上还设置有两个以上内部调试端口，每个核心处理器分别通过一个内部调试端口与FPGA相连。
需要说明的是，本实施例及以下的实施例并不对内部调试端口和外部调试端口的类型进行具体的限制，在实际的使用过程中，内部调试端口和外部调试端口的类型可以包括但不限于：通用异步收发传输器(UniversalAsynchronous Receiver/Transmitter，UART)端口，或者RS-232端口等，此处不对每种情况进行一一赘述。
如图2所示，本发明实施例提供的多核系统的调试方法，包括：
步骤201，FPGA接收用户通过拨码开关发送的编码指令，其中，拨码开关的编码指令预先分别与每个所述核心处理器进行了匹配。
在本实施例中，拨码开关可以根据核心处理器的个数选择，例如：如果有4个核心处理器，则可以选择两位的拨码开关，如果有6个核心处理器，则可以选择3位的拨码开关。
拨码开关的编码指令需要预先与核心处理器匹配好，例如：当有4个核心处理器时，拨码开关的00编码指令可以匹配核心处理器1，拨码开关的01编码指令可以匹配核心处理器2，拨码开关的10编码指令可以匹配核心处理器3，拨码开关的11编码指令可以匹配核心处理器。
步骤202，FPGA从两个以上核心处理器中选取与编码指令对应的目标核心处理器。
FPGA在接收到编码指令以后，可以去查询预先设置的编码指令与核心处理器之间的匹配关系表，从匹配关系表中查找对应的目标核心处理器。
步骤203，FPGA获取目标核心处理器的调试数据，将该调试数据通过调试设备发送给用户，使用户根据所述调试数据对所述目标核心处理器进行调试。
在本实施例中，调试设备可以为任意一台具有界面显示功能、通信功能及处理功能的设备，例如：电脑、pad等。
在本实施例中，FPGA可以通过两种方式获取目标核心处理器的调试数据。
一种方式是：FPGA通过与目标核心处理器之间的内部调试端口接收目标核心处理器发送的调试数据。
另一种方式是：FPGA从本地的固态存储器中获取目标核心处理器的调试数据。
需要说明的是，为了使FPGA能够从本地的固态存储器中获取目标核心处理器的调试数据，如图3所示，在步骤201之前，本发明实施例提供的多核系统的调试方法，还可以包括：
步骤204，FPGA接收每个所述核心处理器发送的调试数据。
本发明实施例不对每个核心处理器发送自身调试数据的时间以及触发条件进行限定，在实际的使用过程中，可以根据需要设置触发条件以及发送时间，例如：可以在多核系统上电的时候触发每个核心处理器发送自身的调试数据给FPGA接收每个所述核心处理器发送的调试数据；或者，可以预先设置发送周期，如1小时，按照发送周期，周期性的触发每个核心处理器将自身的调试数据发送给FPGA接收每个所述核心处理器发送的调试数据。此处不对每种情况进行一一赘述。
本发明实施例也不对调试数据的具体类型和个数等进行限定，在实际的使用过程中，调试数据可以包括但不限于以下几种：运行状态信息、报警信息、业务模式以及CPU负荷等。调试数据可以是预先定义好的，也可以是用户通过外部调试设备设置的。此处不对每种情况进行一一赘述。
步骤205，FPGA将每个核心处理器的调试数据存储到本地的固态存储其中，并生成日志。
需要说明的是，在实际的使用过程中，当某个核心处理器出现故障时，步骤204可能没有接收到该故障核心处理器的调试数据，此时，步骤205可以判断该核心处理器出现故障，为该核心处理器生成表示故障的调试数据，并进行存储。
此时，步骤203可以替换为步骤203’FPGA从固态存储器中，获取目标核心处理器的调试数据，将该调试数据通过调试设备发送给用户，使用户根据调试数据对目标核心处理器进行调试。
在本发明提供的另一个实施例中，为了使用户能够更能直观地了解到选择的目标核心处理器，如图4所示，多核系统还包括：显示部件，显示部件与拨码开关相连，用于指示拨码开关选择的核心处理器。
需要说明的是，本实施例并不对显示部件的具体类型进行限定，在实际的使用过程中，显示部件可以为LED灯，也可以为显示屏幕等，此处不对每种情况进行一一赘述。
与现有技术相比，本发明中的技术方案，多个核心处理器与FPGA之间通过内部调试端口相连，FPGA上只设置一个外部调试端口用来连接外部调试设备进行调试工作，达到了节省外部调试端口的目的，解决了现有技术多核系统外设调试端口数量过多的问题。并且，在需要进行调试时，用户可以通过拨码开关选择要调试的目标核心处理器，FPGA从多个核心处理器中查找目标核心处理器，获取目标核心处理器的调试数据，将该调试数据通过调试设备发送给用户，使用户根据调试数据对目标核心处理器进行调试。通过以上步骤达到了由FPGA对所有核心处理器进行统一管理的目的。
如图5所示，本发明实施例还提供一种终端设备，包括：两个以上核心处理器501，一个FPGA500和一个与所述FPGA相连的拨码开关502，所述FPGA500上设置一个外部调试端口，所述外部调试端口用于连接调试设备，所述FPGA500上还设置有两个以上内部调试端口，所述两个以上核心处理器501分别通过一个所述内部调试端口与所述FPGA500相连，所述FPGA500还包括：
第一接收模块510，用于接收用户通过所述拨码开关发送的编码指令，其中，所述拨码开关的编码指令预先分别与每个所述核心处理器进行了匹配；
查找模块520，用于从所述两个以上核心处理器中选取与所述编码指令对应的目标核心处理器；
处理模块530，用于获取所述目标核心处理器的调试数据，将该调试数据通过所述调试设备发送给所述用户，使所述用户根据所述调试数据对所述目标核心处理器进行调试。
进一步地，如图6所示，所述FPGA500还可以包括：
第二接收模块540，用于接收每个所述核心处理器发送的调试数据；
存储模块550，用于将每个所述核心处理器的调试数据存储到本地的固态存储其中，并生成日志；
则所述处理模块530，具体用于从所述存储模块存储的固态存储器中，获取所述目标核心处理器的调试数据。
如图7所示，本发明另一实施例还提供一种终端设备，该终端设备与图5所示的基本相同，区别在于，还包括：显示部件503，所述显示部件503与所述拨码开关502相连，用于指示拨码开关502选择的核心处理器。
进一步地，所述内部调试端口和外部调试端口可以包括但不限于：UART端口，或者RS232端口等。
本发明实施例提供的终端设备的具体实现方法可以参见本发明实施例提供的多核系统的调试方法所述，此处不再赘述。
与现有技术相比，本发明中的技术方案，多个核心处理器与FPGA之间通过内部调试端口相连，FPGA上只设置一个外部调试端口用来连接外部调试设备进行调试工作，达到了节省外部调试端口的目的，解决了现有技术多核系统外设调试端口数量过多的问题。并且，在需要进行调试时，用户可以通过拨码开关选择要调试的目标核心处理器，FPGA从多个核心处理器中查找目标核心处理器，获取目标核心处理器的调试数据，将该调试数据通过调试设备发送给用户，使用户根据调试数据对目标核心处理器进行调试。通过以上步骤达到了由FPGA对所有核心处理器进行统一管理的目的。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本发明实施例可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本发明，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种图片调用方法及装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (6)
1.一种多核系统的调试方法，其中，所述多核系统包括两个以上核心处理器，其特征在于，所述多核系统还包括一个现场可编程门阵列FPGA和一个与所述FPGA相连的拨码开关，所述FPGA上设置一个外部调试端口，所述外部调试端口用于连接调试设备，所述FPGA上还设置有两个以上内部调试端口，所述两个以上核心处理器分别通过一个所述内部调试端口与所述FPGA相连，所述方法包括如下步骤：
所述FPGA接收用户通过所述拨码开关发送的编码指令，其中，所述拨码开关的编码指令预先分别与每个所述核心处理器进行了匹配；
所述FPGA从所述两个以上核心处理器中选取与所述编码指令对应的目标核心处理器；
所述FPGA获取所述目标核心处理器的调试数据，将该调试数据通过所述调试设备发送给所述用户，使所述用户根据所述调试数据对所述目标核心处理器进行调试；
所述FPGA接收用户通过所述拨码开关发送的编码指令之前，还包括：
所述FPGA接收每个所述核心处理器发送的调试数据；
所述FPGA将每个所述核心处理器的调试数据存储到本地的固态存储器中，并生成日志；
所述FPGA获取所述目标核心处理器的调试数据具体为：
所述FPGA从所述固态存储器中，获取所述目标核心处理器的调试数据。
2.根据权利要求1所述的方法，其特征在于，所述多核系统还包括：显示部件，所述显示部件与所述拨码开关相连，用于指示拨码开关选择的核心处理器。
3.根据权利要求1-2中任意一项所述的方法，其特征在于，所述内部调试端口和外部调试端口包括：通用异步收发传输器UART端口，或者RS-232端口。
4.一种多核系统，包括两个以上核心处理器，其特征在于，所述多核系统还包括一个现场可编程门阵列FPGA和一个与所述FPGA相连的拨码开关，所述FPGA上设置一个外部调试端口，所述外部调试端口用于连接调试设备，所述FPGA上还设置有两个以上内部调试端口，所述两个以上核心处理器分别通过一个所述内部调试端口与所述FPGA相连，所述FPGA还包括：
第一接收模块，用于接收用户通过所述拨码开关发送的编码指令，其中，所述拨码开关的编码指令预先分别与每个所述核心处理器进行了匹配；
查找模块，用于从所述两个以上核心处理器中选取与所述编码指令对应的目标核心处理器；
处理模块，用于获取所述目标核心处理器的调试数据，将该调试数据通过所述调试设备发送给所述用户，使所述用户根据所述调试数据对所述目标核心处理器进行调试；
所述FPGA还包括：
第二接收模块，用于接收每个所述核心处理器发送的调试数据；
存储模块，用于将每个所述核心处理器的调试数据存储到本地的固态存储器中，并生成日志；
所述处理模块，具体用于从所述固态存储器中，获取所述目标核心处理器的调试数据。
5.根据权利要求4所述的多核系统，其特征在于，还包括：显示部件，所述显示部件与所述拨码开关相连，用于指示拨码开关选择的核心处理器。
6.根据权利要求4-5中任意一项所述的多核系统，其特征在于，所述内部调试端口和外部调试端口包括：通用异步收发传输器UART端口，或者RS232端口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810104527.7A CN110109783B (zh) | 2018-02-01 | 2018-02-01 | 多核系统的调试方法和终端设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810104527.7A CN110109783B (zh) | 2018-02-01 | 2018-02-01 | 多核系统的调试方法和终端设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110109783A CN110109783A (zh) | 2019-08-09 |
| CN110109783B true CN110109783B (zh) | 2024-02-02 |
Family
ID=67483325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810104527.7A Active CN110109783B (zh) | 2018-02-01 | 2018-02-01 | 多核系统的调试方法和终端设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110109783B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113918392B (zh) * | 2020-07-10 | 2023-10-13 | 珠海格力电器股份有限公司 | 一种调试保护系统及调试处理模块 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101145993A (zh) * | 2007-10-11 | 2008-03-19 | 中兴通讯股份有限公司 | 一种多点接入的接口测试方法及其测试系统 |
| CN101183140A (zh) * | 2007-12-26 | 2008-05-21 | 中国科学院计算技术研究所 | 一种片上多核处理器的测试电路及其可测试性设计方法 |
| CN107145464A (zh) * | 2017-05-25 | 2017-09-08 | 郑州云海信息技术有限公司 | 一种多串口调试方法、装置及系统 |
-
2018
- 2018-02-01 CN CN201810104527.7A patent/CN110109783B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101145993A (zh) * | 2007-10-11 | 2008-03-19 | 中兴通讯股份有限公司 | 一种多点接入的接口测试方法及其测试系统 |
| CN101183140A (zh) * | 2007-12-26 | 2008-05-21 | 中国科学院计算技术研究所 | 一种片上多核处理器的测试电路及其可测试性设计方法 |
| CN107145464A (zh) * | 2017-05-25 | 2017-09-08 | 郑州云海信息技术有限公司 | 一种多串口调试方法、装置及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110109783A (zh) | 2019-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107451268B (zh) | 一种面向实时数据库的断网续传的方法 | |
| CN111800443B (zh) | 数据处理系统和方法、装置以及电子设备 | |
| CN103645947A (zh) | Mil-std-1553b总线监控及数据分析系统 | |
| CN113162848B (zh) | 一种区块链网关的实现方法、装置、网关和介质 | |
| CN112491617B (zh) | 一种链路跟踪方法、装置、电子设备和介质 | |
| CN104486413A (zh) | 一种信息处理系统 | |
| EP3920500A1 (en) | Method and apparatus for verifying operation state of application | |
| CN112306851A (zh) | 一种自动化测试方法和装置 | |
| CN110109783B (zh) | 多核系统的调试方法和终端设备 | |
| CN109656783A (zh) | 系统平台监控方法及装置 | |
| CN101924928B (zh) | 具有图像采集功能的嵌入式总线设备服务器系统及其运行方法 | |
| CN111628924B (zh) | 电子邮件的发送方法、系统、存储介质以及电子设备 | |
| CN110109784B (zh) | 多核系统的调试方法和终端设备 | |
| CN102377580B (zh) | 性能数据的上传方法和设备 | |
| CN110409117A (zh) | 智能洗衣机远程监测调控系统 | |
| CN106685764A (zh) | 一种基于数据采集传输的通讯系统及通讯方法 | |
| CN208079095U (zh) | 一种电梯远程信息集成系统 | |
| CN115757612A (zh) | 数据同步方法、装置、计算机设备及存储介质 | |
| CN113419962A (zh) | 远程调试控制、执行方法及其装置、设备、介质 | |
| CN103546508A (zh) | 信息同步系统和方法 | |
| CN111176246A (zh) | 一种分布式控制系统远程仿真的方法及系统 | |
| CN202433893U (zh) | 一种手持设备在线调试系统 | |
| CN110781058A (zh) | 一种移动端应用性能数据采集方法、装置、设备及介质 | |
| CN117453377B (zh) | 模型调度方法、终端设备以及服务器 | |
| CN204204038U (zh) | 一种基于wlan的实时自助点餐系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 100000 Dongcheng District, Beijing, Qinglong Hutong 1, 1103 house of Ge Hua building. Applicant after: VISIONVERA INFORMATION TECHNOLOGY Co.,Ltd. Address before: 100000 Beijing Dongcheng District Qinglong Hutong 1 Song Hua Building A1103-1113 Applicant before: BEIJING VISIONVERA INTERNATIONAL INFORMATION TECHNOLOGY Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |