CN110088916A - 雪崩光电二极管结构 - Google Patents

雪崩光电二极管结构 Download PDF

Info

Publication number
CN110088916A
CN110088916A CN201880004525.9A CN201880004525A CN110088916A CN 110088916 A CN110088916 A CN 110088916A CN 201880004525 A CN201880004525 A CN 201880004525A CN 110088916 A CN110088916 A CN 110088916A
Authority
CN
China
Prior art keywords
silicon
germanium
region
doped
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880004525.9A
Other languages
English (en)
Other versions
CN110088916B (zh
Inventor
余国民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lockley Photonics Co Ltd
Original Assignee
Lockley Photonics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lockley Photonics Co Ltd filed Critical Lockley Photonics Co Ltd
Publication of CN110088916A publication Critical patent/CN110088916A/zh
Application granted granted Critical
Publication of CN110088916B publication Critical patent/CN110088916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

一种基于锗的雪崩光电二极管装置以及其制造方法。所述装置包括：硅衬底；下部掺杂硅区，所述下部掺杂硅区定位在所述衬底上方；硅倍增区，所述硅倍增区定位在所述下部掺杂硅区上方；中间掺杂硅区，所述中间掺杂硅区定位在所述硅倍增区上方；未掺杂锗吸收区，所述未掺杂锗吸收区定位在所述中间掺杂硅区上方；上部掺杂锗区，所述上部掺杂锗区定位在所述未掺杂锗吸收区上方；以及输入硅波导；其中：所述未掺杂锗吸收区和所述上部掺杂锗区形成耦合到所述输入波导的锗波导，并且所述装置还包括第一电极和第二电极，并且所述第一电极横向地延伸以接触所述下部掺杂硅区，并且所述第二电极横向地延伸以接触所述上部掺杂锗区。

Description

雪崩光电二极管结构
发明领域
本发明涉及雪崩光电二极管，并且尤其涉及基于锗的雪崩光电二极管。
背景技术
光通信链路适合于取代高速互连中的传统的电子传输线，例如在数据中心中使用的电子传输线。然而，在广泛的光通信链路中的一个主要挑战是提高链路的总功率效率。可以证明可用于提高链路的功率效率的一个装置是雪崩光电二极管(APD)。
雪崩光电二极管是敏感的半导电电子装置，其利用光电效应将光转换为电力。一般来说，可以将雪崩光电二极管视为通过雪崩倍增提供增益。雪崩击穿是一种现象，其中通过施加电场，电荷载流子致使在装置的倍增区内产生其他电荷载流子。
然而，在光学通信系统中部署雪崩光电二极管需要较高的偏置电压。举例来说，常规的雪崩光电二极管需要＞25V的偏置电压。合意的是，光学通信系统具有较低的偏置电压以便降低功耗。此外，在可用于光学电子器件的尺度上(即，在光学电路内)制造雪崩光电二极管可能成问题并且困难重重。
发明内容
因此，在第一方面，本发明提供：基于锗的雪崩光电二极管装置，所述装置包括：
硅衬底；
下部掺杂硅区，所述下部掺杂硅区定位在所述硅衬底上方；
硅倍增区，所述硅倍增区定位在所述下部掺杂硅区上方；
中间掺杂硅区，所述中间掺杂硅区定位在所述硅倍增区上方；
未掺杂锗吸收区，所述未掺杂锗吸收区定位在所述中间掺杂硅区上方；
上部掺杂锗区，所述上部掺杂锗区定位在所述未掺杂锗吸收区上方；以及
输入硅波导；
其中：所述未掺杂锗吸收区和所述上部掺杂锗区形成耦合到所述输入硅波导的锗波导，并且
所述装置还包括第一电极和第二电极，并且所述第一电极横向地延伸以接触所述下部掺杂硅区，并且所述第二电极横向地延伸以接触所述上部掺杂锗区。
横向可以是指平行于衬底的表面而延伸的方向。波导可以是指限制其中容纳的光的光学模式的装置区。锗波导可以称为锗导引区。锗波导可以是包括肋状物和平板的肋形波导，所述肋状物和平板两者都可以对接耦合到所述输入硅波导。
有利的是，通过提供下部掺杂区和上部掺杂区，通过设置在其间的倍增区和中间掺杂区，与现有技术相比可以减小操作电压。另外，提供横向地延伸以接触它们的相应的掺杂区的第一电极和第二电极可以实现更容易制造的装置。
在第二方面，本发明提供一种制造基于锗的雪崩光电二极管装置的方法，所述方法包括：
提供硅衬底和绝缘体层，在所述绝缘体层上方是绝缘体上硅层；
蚀刻所述绝缘体上硅层和绝缘体层，以形成所述绝缘体上硅层的延伸到所述衬底的空腔；
从所述空腔的床外延生长硅层；
掺杂所生长的硅层以形成下部掺杂区；
从所述下部掺杂区的上表面生长另一硅层；
掺杂另一硅层的第一部分以形成中间掺杂区；
从所述另一硅层的上表面外延生长锗层以形成波导；
掺杂所述锗层的一部分以形成上部掺杂区；
提供第一电极和第二电极，所述第一电极接触所述下部掺杂硅区并且所述第二电极接触所述上部掺杂锗区。
外延生长可以是指可以经由选择性区域外延来生长硅层和/或锗层。
现在将陈述本发明的任选的特征。这些单独地适用于或以任何组合适用于本发明的任何方面。
所述下部掺杂硅区可以包括延伸远离所述衬底以便接触所述第一电极的一部分。所述下部掺杂硅区可以与所述装置的埋氧层水平对准。所述下部掺杂硅区可以直接邻近于所述衬底。
所述上部掺杂锗区可以包括朝向所述衬底延伸以便接触所述第二电极的一部分。此部分可以从所述衬底远端的所述上部掺杂锗区的一部分延伸到所述衬底近端的所述上部掺杂锗区的一部分。此部分还可以平行于所述衬底而延伸。所述第二电极可以在所述输入硅波导远端的所述上部掺杂锗区的一部分处接触所述上部掺杂锗区。所述第二电极可以在不是其最上表面的所述上部掺杂锗区的一部分处接触所述上部掺杂锗区。所述第二电极可以在所述锗波导的平板部分处接触所述上部掺杂锗区。
所述上部掺杂锗区可以直接邻近于所述波导。
所述锗波导和所述硅波导可以是肋形波导。所述锗波导可以设置成在所述中间掺杂硅区的与所述下部掺杂硅区相对的侧上直接邻近于所述中间掺杂区。所述倍增区可以包括所述中间掺杂硅区与所述下部掺杂硅区之间的硅区。
所述锗波导可以具有第一横向边缘，并且所述下部掺杂硅区在横向延伸部上与所述锗波导的第一横向边缘毗连。
所述锗波导可以具有第一横向边缘，并且所述下部掺杂硅区可以横向地延伸超过所述锗波导的所述第一横向边缘。
所述倍增硅区、锗波导和中间掺杂硅区可以处于绝缘体上硅层的空腔内。
所述倍增硅区的厚度可以在50nm与150nm之间。在其他示例中，所述倍增硅区的厚度可以在75nm与125nm之间。在其他示例中，所述倍增硅区的厚度是100nm。在提及区或层的‘厚度’的地方，所述术语可以是指装置的绝对高度(即，装置垂直延伸的程度)。有利的是，具有此类尺寸的倍增硅区具有比现有技术示例低的操作电压(例如，操作电压可以是大约10V)。
与中间掺杂区相比，所述上部掺杂锗区和所述下部掺杂硅区可以被重度掺杂。举例来说，上部区和下部区中的掺杂剂的浓度可以是中间掺杂区中的掺杂剂的浓度的10倍或更大。
可以使用与上部掺杂区相同种类的掺杂剂来掺杂中间掺杂区。
所述制造方法可以包括以下步骤：在蚀刻装置之后并且在外延生长硅层之前：沿着空腔的侧壁和床来设置绝缘层。所述制造方法可以还包括以下步骤：蚀刻沿着空腔的床的绝缘层，进而留下沿着空腔的侧壁的绝缘层。
所述制造方法可以包括以下步骤：掺杂从空腔的床生长的硅层的区。
所述制造方法可以包括以下步骤：在从空腔的床外延生长硅层的步骤期间原位掺杂从空腔的床生长的硅层。
所述制造方法可以包括以下步骤：在掺杂所生长的硅层之前：将第一光致抗蚀剂设置在所生长的硅层的一部分上；以及在掺杂所生长的硅层之后：移除所述第一光致抗蚀剂。
所述制造方法可以包括以下步骤：在掺杂另一硅层之前：将第二光致抗蚀剂设置在所述另一硅层的一部分上；以及在掺杂所述另一硅层之后：移除所述第二光致抗蚀剂。
所述制造方法可以包括以下步骤：蚀刻波导的一部分，进而提供具有一个或多个平板区的肋形波导。
所述制造方法可以包括以下步骤：在掺杂锗层的部分之前：将光致抗蚀剂设置在装置的最上表面的一部分上；以及在掺杂锗层的部分之后：移除所述光致抗蚀剂。
所述制造方法可以包括使装置退火的步骤。
所述制造方法可以包括将包覆层设置在装置上的步骤。
附图说明
现在将参考附图通过示例描述本发明的实施方案，附图中：
图1示出雪崩光电二极管的自上而下平面图；
图2A至图2D示出在图1中示出的装置的相应的横截面；
图3A和图3B示出变体装置的相应的横截面；
图4A和图4B示出变体装置的相应的横截面；
图5A和5B示出变体装置的相应的横截面；
图6A(i)至图6T(ii)示出在图1中示出的装置的制造中的各个阶段；
图7(i)和图7(ii)示出变体制造步骤；
图8示出第二电极的变体结构；以及
图9A和图9B示出变体装置的结构俯视图和横截面。
具体实施方式
图1示出雪崩光电二极管100。所述装置在广义上包括：P+掺杂区108、N+掺杂区102和设置在其间的波导110。所述掺杂区中的每一者连接到跨越所述装置在横向方向152上延伸的相应电极104和106。光可以从方向118进入所述装置，并且穿过硅波导114进入锥形硅波导区116。所述光继续穿过界面112进入锗波导110，于是所述光被吸收以产生电子-空穴对，其中当装置在N+区102与P+区108之间被反向偏置时，空穴去往P+掺杂区108并且电子去往N+掺杂区102。
在自上而下的平面图中呈现图1中的装置。因此，方向150表示从上面移动进入所述装置，而方向152和154处于装置的衬底的平面内，即，所述方向与所述平面平行。
在使用中，可以将反向偏置电压施加到电极104和106。这产生电场，所述电场从N+掺杂区102穿过中间波导110并且传递到P+掺杂区108中。因此，当光穿过界面112时，所述光进入锗波导，所述光被吸收于所述锗波导中以产生电子-空穴对，所述电子-空穴对被波导中的电场分离。在通过倍增区(在图1中未示出)中的高电场加速之后，空穴去往P+掺杂区108并且电子去往N+掺杂区102，从而产生雪崩击穿。
图2A示出沿着图1中指示的横截面A-A’取得的装置100，并且图2B示出沿着图1中指示的横截面B-B’取得的同一装置。可以看到，所述装置包括衬底212，N+掺杂区210和埋氧层208处于所述衬底上。所述N+掺杂区的厚度在此示例中是350nm。在其他示例中，所述N+掺杂区的厚度是至少200nm(从衬底的顶部到N+掺杂区的最上表面而测得)。掺杂浓度可以大于1×1019cm-3。N+掺杂区的一部分102在方向150上延伸远离所述衬底以接触电极104，从而得到‘L’形状的N+掺杂区。
在N+掺杂区210正上方的是未掺杂(或者本征)的倍增区206。在此示例中，所述倍增区的厚度是100nm(从N+掺杂区的顶部到所述倍增区的最上表面所测得)。所述倍增区可以由硅形成，并且应具有不多于1×1016cm-3的掺杂。在倍增区206正上方的是P掺杂区204。此P掺杂区可以称为电荷层，因为其可以用于使跨越雪崩光电二极管的吸收锗的电场保持低，使得仅倍增区206经历大的电场(即，使得其可能允许雪崩倍增)。所述P掺杂区的厚度在此示例中是50nm(从倍增层的顶部到所述P掺杂区的最上表面所测得)。在此示例中，P掺杂层中的掺杂浓度是2×1018cm-3左右。
在P掺杂区204正上方的是锗波导110。所述锗波导在此示例中是具有一个或多个平板的肋形波导。所述平板的厚度在此示例中是大约300nm(包括P+掺杂区120)，并且肋状物的厚度可以是300nm(从P+掺杂区108的顶部到P+掺杂平板区120的最上表面所测得)。与所述倍增区一样，并非有意掺杂锗波导，并且因此掺杂浓度应小于1×1016cm-3。锗波导的邻近于硅波导116的区可以具有从P掺杂区204的顶部所测得的400nm的高度。
如图2B中示出，锗波导直接邻近于硅波导114的锥形区116。界面112存在于锗波导与锥形区116之间。锥形区116可以具有1.5μm左右的宽度。
在锗波导110的肋状物正上方的是P+掺杂区108，所述P+掺杂区经由P+掺杂区108的朝向衬底延伸的一部分而连接到平板120的P+掺杂区。所述P+掺杂区的厚度在此示例中是200nm(从肋状物的顶部到所述P+掺杂区的最上表面所测得)。所述掺杂在此示例中是至少1×1019cm-3。P+掺杂区的一部分120在横向方向154上延伸远离锗波导，从而允许第二电极106与其电接触。
所述装置大体上被SiO2包覆层202覆盖。然而，在包覆层中制造了用于第一电极104和第二电极106的通孔开口。这允许电极接触N+和P+掺杂区102和120的相应部分。
图2C和图2D示出沿着相应的横截面C-C’和D-D’的装置100。在图2C中可以看到，硅波导116可以是肋形波导，其中所述波导的高度是大约700nm(从埋氧层208的顶部到硅肋状物的最上表面所测得)。波导的平板220的高度可以是400nm(从埋氧层208的顶部到平板的最上表面所测得)。包覆层202设置在硅波导的顶部上。在图2D中可以看到，平板220沿着方向154延伸并且是通过蚀刻绝缘体上硅层以形成硅肋形波导而形成。包覆层202设置在此绝缘体上硅层上，并且第一电极和第二电极104和106设置在此包覆层上。
图3A和图3B示出变体装置，其中通过相同的参考数字指示相同的特征。其中在图3A和图3B中示出的装置与在图2A和图2B中示出的装置的不同之处在于N+掺杂区302的横向延伸部。在图2A和图2B中，N+掺杂区210的沿着方向154的横向延伸部与通过离子植入形成的锗波导110的一侧毗连。而在图3A和图3B中，N+掺杂区302比锗波导110在方向154上横向地延伸得更远，这是通过在区302的再生长期间进行原位掺杂而形成。
图4A和图4B示出另一变体装置，其中通过相同的参考数字指示相同的特征。与图2A和图2B中的装置相比，最上掺杂区408是N+掺杂区，最下掺杂区410是P+掺杂区，并且中间掺杂区404是N掺杂区。类似地，图5A和5B示出另一变体装置，其中已经切换了图3A和图3B中的掺杂区。因此，横向延伸的掺杂区510经过P+掺杂，中间掺杂区404经过N掺杂，并且最上掺杂区408经过N+掺杂。
现在关于图6A(i)至图6T(ii)论述制造以上装置的方法(并且在图7(i)和图7(ii)中示出制造步骤中的一者的变体)。在每一组图中，(i)图示出沿着A-A’横截面的制造步骤，并且(ii)图示出沿着B-B’横截面的同一制造步骤。
因此，从图6A(i)和图6A(ii)开始，提供衬底212(其可以是硅)，埋氧层208位于所述衬底上方。埋氧层的厚度可以是400nm。在所述埋氧层上方的是绝缘体上硅602，所述绝缘体上硅的厚度可以是700nm。
随后如图6B(i)和图6B(ii)中所示执行蚀刻步骤，以产生延伸超过埋氧层208到达衬底212的空腔606。在执行蚀刻步骤之前，将硬掩模604设置在绝缘层上硅602的将不被蚀刻的区上。
在蚀刻之后，可以将衬垫设置在空腔606内，进而给空腔侧壁610和空腔床加衬里。可以将所述衬垫提供为20nm厚的SiO2层。在设置衬垫之后，将另一覆盖层608设置在所述衬垫的顶部上，如图6C(i)和图6C(ii)中所示。所述覆盖层可以是20nm厚的Si3N4层。这允许蚀刻直接设置在空腔床612顶上的衬垫和覆盖层，从而留下沿着空腔606的侧壁的衬垫610和覆盖层608，如图6D(i)和图6D(ii)中所示。在暴露空腔床612之后，可以移除覆盖层608，从而产生如图6E(i)和图6E(ii)中所示的装置，其中空腔606具有暴露的床612，但加衬里的侧壁610。
随后从来自衬底212的空腔606的床外延生长硅层614，如图6F(i)和图6F(ii)中所示。在此示例中，硅层的高度是350nm，并且不会延伸到与埋氧层208的最上表面一样高。
如图6G(i)和图6G(ii)中所示，随后将光致抗蚀剂618设置在(i)硬掩模604的顶部层上；(ii)空腔606的侧壁上；以及(iii)空腔606的床的部分618上。在设置光致抗蚀剂之后，将第一种类的掺杂剂616植入到空腔606的床的未覆盖区614中。所述植入优选相对于衬底处于90°左右。在已经移除了第一光致抗蚀剂之后，在图6H(i)和图6H(ii)中示出此掺杂的结果。掺杂区620跨越空腔606的床的一部分而延伸。如图6H(i)中所示，在掺杂区与埋氧层208之间的掺杂区的任一侧存在未掺杂区。类似地，如图6H(ii)中所示，相对于光的导引方向在掺杂区620的后方，即，在掺杂区620的与硅波导112相对的侧上存在未掺杂区622。在此示例中，掺杂剂是N型种类(例如，磷)，并且执行掺杂以产生高掺杂剂浓度。在此阶段执行退火过程以激活外延生长的硅层622中的掺杂剂。典型的退火条件是在快速热退火(RTA)的情况下在1050℃–1100℃下持续5秒至10秒，以及在炉退火的情况下在1050℃-1100℃下持续10分钟至30分钟。掺杂区620是N+掺杂区，其厚度是350nm左右。
在图6I(i)和图6I(ii)中示出的后续的步骤中，从空腔606内的N+掺杂区620生长另一外延生长的硅层624。所述另一硅层在此示例中具有150nm左右的厚度。在生长之后，将第二光致抗蚀剂628设置在所述另一硅层624的一部分上，但在所述另一硅层的区上留下植入窗口629，如图6J(i)和图6J(ii)中所示。在已经设置第二光致抗蚀剂之后，将在图6G(i)和图6G(ii)中示出的步骤中所使用的同一种类的其他掺杂剂626植入到另一硅层624的未覆盖区中。优选地，所述植入是没有角度的植入，即，相对于衬底以90°左右执行所述植入。
在图6K(i)和图6K(ii)中示出此进一步掺杂的结果，其中N+掺杂区的一部分102穿过另一硅层624的一部分延伸远离衬底212。N+掺杂区因此具有‘L’形状。
接下来，将第三光致抗蚀剂631设置在装置上，从而在另一硅层624的区上方留下植入窗口637，如图6L(i)和图6L(ii)中所示。随后将第二种类的掺杂剂634植入到所述另一硅层的通过植入窗口637暴露的区中。所述掺杂剂在此示例中是硼离子，并且因此所述另一硅层的暴露区发生P掺杂。优选地，所述植入是没有角度的植入，即，相对于衬底以90°左右执行所述植入。
在完成掺杂之后，可以在1050℃至1100℃下持续5秒至10秒使装置退火以激活掺杂剂，如图6M(i)和图6M(ii)中所示。P掺杂区634的厚度在此示例中是50nm左右，并且P掺杂区与N+掺杂区620之间的区是倍增区632。倍增区的高度是100nm左右(即，其跨越P掺杂区634的底部与N+掺杂区620的顶部之间的100nm的距离)。如上文所论述，并非有意掺杂倍增区(并且因此所述倍增区将一般具有小于1×1016cm-3的掺杂剂浓度)。
在另一步骤中，使锗636外延生长到空腔606中，如图6N(i)和图6N(ii)中所示。起初，锗的生长产生如图中指示的粗糙且不平的最上表面，并且可以延伸出空腔。锗基本上填充空腔606。随后通过(例如)化学机械平坦化(CMP)使所述粗糙且不平的表面平滑。在图6O(i)和图6O(ii)中示出此平坦化的结果。锗的最上表面与硬掩模604基本上齐平。
随后将掩模层656设置在锗以及绝缘体上硅层的不处于空腔606内的区上。随后将光致抗蚀剂640设置在掩模层上以将锗和SOI两者中的波导图案化，因此，锗波导和硅波导是自对准的，并且可以通过蚀刻过程的单个步骤形成。在图6P(i)和图6P(ii)中示出所述蚀刻之后的结果。锗现在提供肋形波导，所述肋形波导包括肋状物648、第一横向平板和第二横向平板642和644，以及朝向装置的背面(即，在装置的与硅波导相对的侧上)的最后面的平板650。
随后在光刻过程之后进行进一步蚀刻以界定由光致抗蚀剂PR覆盖的波导，从而形成肋状物648以及平板642、644和650的横向延伸部。所述蚀刻还暴露用于连接到电极的N+掺杂区102。在图6Q(i)和图6Q(ii)中示出此进一步蚀刻的结果。在一些示例中，在所述进一步蚀刻阶段之后，锗波导具有1.5μm左右的宽度。所述进一步蚀刻应足以暴露N+掺杂区102。
接下来，将SiO2的薄层202设置在装置上，所述薄层具有20nm至50nm之间的厚度，并且随后将光致抗蚀剂658设置在装置的一部分上以界定锗波导的肋状物648上的如图6R(i)和图6R(ii)中所示的P+区。随后将第二种类的掺杂剂660植入到锗波导的肋状物648和最后面的平板650中。如图6R(ii)中所示，可以相对于肋状物658的最上表面以45°的角度植入这些掺杂剂。在此示例中，所述掺杂剂是硼，并且因此是P型种类掺杂剂。
随后移除光致抗蚀剂，并且沉积SiO2的厚层(约500nm)，紧接着是在600℃至630℃的温度下持续5秒到10秒的退火过程以激活掺杂剂硼。值得注意的是，所述掺杂剂还将产生最后面的平板650中的掺杂区662。这在图6S(i)和图6S(ii)中示出。P型掺杂剂的浓度一般大于1×1019cm-3，并且因此掺杂区108和662经过P+类型掺杂，这与区634形成对比。掺杂区108和662的厚度大体上是200nm。
在开口通孔之后，执行在图6T(i)和图6T(ii)中说明的最终的金属化步骤，将第一电极104设置成接触N+掺杂区102，并且将第二电极106设置成接触P+掺杂区662。
图7(i)和图7(ii)示出将取代在图6G(i)和图6G(ii)中示出的步骤的变体步骤。此处，与使用离子植入过程来掺杂空腔606的床614形成对比，替代地在EPI过程期间使用原位N+种类掺杂剂来掺杂空腔的整个床以形成厚度为350nm的N+掺杂区702。随后可以从空腔606内的N+掺杂区702生长硅层624。在此变体步骤之后，如上文所描述来执行在图6H(i)至图6T(ii)中示出的步骤。此变体步骤的优势在于，与先前描述的方法相比删除了一个离子植入过程和一个退火过程，这可以降低制造复杂性。在图7(i)和图7(ii)中示出的变体步骤产生如图3A和图3B中所示的装置(当下部掺杂区是N+掺杂区时)，或如图5A和5B中所示的装置(当掺杂剂是P型种类掺杂剂时)。
图8示出沿着在图1中指示的横截面B-B’取得的第二电极的变体结构。与图2B不同的是，图8的P+区808不被向下蚀刻到300nm的平板厚度，即，P+掺杂区具有相对于衬底大体上恒定的高度。
图9A和图9B示出沿着A–A’的变体装置俯视图和横截面视图。在图9A中，在第一电极104的相对方向上的第二平板经过P+掺杂，并且第二电极906接触所述第二平板。图9B示出沿着在图9A中指示的横截面A-A’取得的同一装置。第二平板经过P+掺杂，并且第二电极906与所述第二平板接触并且在第一电极104的相对的方向上横向地延伸。
虽然已经结合上文描述的示例性实施方案描述了本发明，但本领域技术人员在考虑到本公开时将明白许多等效的修改和变化。因此，上文陈述的本发明的示例性实施方案被视为说明性而不是限制性的。在不脱离本发明的精神和范围的情况下，可以作出对所描述的实施方案的各种改变。
特征列表
100 雪崩光电二极管
102 延伸到达电极的N+掺杂区
104 第一电极
106 第二电极
906 第二电极
108 上部P+掺杂区
808 上部P+掺杂区
110 锗肋形波导
112 锗肋形波导/硅锥形波导界面
114 输入波导
116 输入波导的锥形区
118 输入光
120 延伸到接触电极的P+掺杂区
150 垂直方向(进入装置的平面)
152 第一横向方向
154 第二横向方向
202 包覆层
204 中间P掺杂区
206 倍增区
208 埋氧层
210 下部N+掺杂区
212 衬底
220 硅平板
302 下部N+掺杂区
404 中间N掺杂区
408 上部N+掺杂区
410 下部P+掺杂区
414 延伸到达电极的P+掺杂区
510 下部P+掺杂区
514 延伸到达电极的P+掺杂区
602 绝缘体上硅层
606 空腔
604 硬掩模
608 覆盖层
610 加衬里的空腔侧壁
612 空腔床
614 外延生长的硅层
616 掺杂剂
618 光致抗蚀剂
620 下部N+掺杂区
622 未掺杂的外延生长的硅区
624 进一步外延生长的硅层
626 掺杂剂
628 第二光致抗蚀剂
629 光致抗蚀剂中的植入窗口
631 第三光致抗蚀剂
632 未掺杂的倍增区
634 中间P掺杂区
636 外延生长的锗层
637 第三光致抗蚀剂中的植入窗口
638 平坦化的锗层
640 第四光致抗蚀剂
642 第一锗波导平板
644 第二锗波导平板
648 锗波导肋状物
650 第三锗波导平板
652 第五光致抗蚀剂
654 暴露的N+掺杂区
656 掩模层
658 第六光致抗蚀剂
660 掺杂剂
702 跨越空腔的宽度而延伸的N+掺杂区

Claims (19)

1.一种基于锗的雪崩光电二极管装置，所述装置包括：
硅衬底；
下部掺杂硅区，所述下部掺杂硅区定位在所述硅衬底上方；
硅倍增区，所述硅倍增区定位在所述下部掺杂硅区上方；
中间掺杂硅区，所述中间掺杂硅区定位在所述硅倍增区上方；
未掺杂锗吸收区，所述未掺杂锗吸收区定位在所述中间掺杂硅区上方；
上部掺杂锗区，所述上部掺杂锗区定位在所述未掺杂锗吸收区上方；
以及
输入硅波导；
其中：所述未掺杂锗吸收区和所述上部掺杂锗区形成耦合到所述输入硅波导的锗波导，并且
所述装置还包括第一电极和第二电极，并且所述第一电极横向地延伸以接触所述下部掺杂硅区，并且所述第二电极横向地延伸以接触所述上部掺杂锗区。
2.如权利要求1所述的装置，其中所述下部掺杂硅区包括延伸远离所述衬底以便接触所述第一电极的一部分。
3.如权利要求1或权利要求2所述的装置，其中所述上部掺杂硅区包括朝向所述衬底延伸以便接触所述第二电极的一部分。
4.如任一前述权利要求所述的装置，其中所述硅波导和所述锗波导是肋形波导。
5.如任一前述权利要求所述的装置，其中所述锗波导具有第一横向边缘，并且所述下部掺杂区在横向延伸部上与所述波导的所述第一横向边缘毗连。
6.如权利要求1至4中任一项所述的装置，其中所述锗波导具有第一横向边缘，并且所述下部掺杂区横向地延伸超过所述锗波导的所述第一横向边缘。
7.如任一前述权利要求所述的装置，其中所述倍增硅区、所述锗波导和所述中间掺杂硅区处于绝缘体上硅层的空腔内。
8.如任一前述权利要求所述的装置，其中所述倍增硅区的厚度在50nm与150nm之间。
9.如任一前述权利要求所述的装置，其中与所述中间掺杂区相比，所述上部掺杂区和所述下部掺杂区被重度掺杂。
10.如任一前述权利要求所述的装置，其中使用与所述上部掺杂区相同种类的掺杂剂来掺杂所述中间掺杂区。
11.一种制造基于锗的雪崩光电二极管装置的方法，所述方法包括：
提供硅衬底和绝缘体层，在所述绝缘体层上方是绝缘体上硅层；
蚀刻所述绝缘体上硅层和所述绝缘体层，以形成所述绝缘体上硅层的延伸到所述衬底的空腔；
从所述空腔的床外延生长硅层；
掺杂所生长的硅层以形成下部掺杂区；
从所述下部掺杂区的上表面生长另一硅层；
掺杂所述另一硅层的第一部分以形成中间掺杂区；
从所述另一硅层的上表面外延生长锗层以形成波导；
掺杂所述锗层的一部分以形成上部掺杂区；
提供第一电极和第二电极，所述第一电极接触所述下部掺杂区并且所述第二电极接触所述上部掺杂区。
12.如权利要求11所述的方法，所述方法还包括以下步骤：
在蚀刻所述装置之后并且在外延生长所述硅层之前：沿着所述空腔的侧壁和所述床来设置绝缘层。
13.如权利要求12所述的方法，所述方法包括以下步骤：
蚀刻沿着所述空腔的所述床的所述绝缘层，进而留下沿着所述空腔的所述侧壁的绝缘层。
14.如权利要求11至13中任一项所述的方法，所述方法包括以下步骤：掺杂从所述空腔的所述床生长的所述硅层的区。
15.如权利要求11至13中任一项所述的方法，所述方法包括以下步骤：在所述从所述空腔的床外延生长所述硅层的步骤期间原位掺杂从所述空腔的所述床生长的所述硅层。
16.如权利要求11至15中任一项所述的方法，所述方法包括以下步骤：
蚀刻所述锗层的一部分，进而提供具有一个或多个平板区的肋形波导。
17.如权利要求11至15中任一项所述的方法，所述方法包括以下步骤：
在掺杂所述锗层的所述部分之前：
将光致抗蚀剂设置在所述装置的最上表面的一部分上；
以及在掺杂所述锗层的所述部分之后：
移除所述光致抗蚀剂。
18.如权利要求12至17中任一项所述的方法，所述方法还包括以下步骤：
使所述装置退火。
19.如权利要求12至18中任一项所述的方法，所述方法还包括以下步骤：
将包覆层设置在所述装置上。
CN201880004525.9A 2017-05-15 2018-05-15 雪崩光电二极管结构 Active CN110088916B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1707754.6A GB2562481B (en) 2017-05-15 2017-05-15 Germanium-based avalanche photodiode structure coupled to Si-waveguide
GB1707754.6 2017-05-15
PCT/EP2018/062519 WO2018210810A1 (en) 2017-05-15 2018-05-15 Avalanche photodiode structure

Publications (2)

Publication Number Publication Date
CN110088916A true CN110088916A (zh) 2019-08-02
CN110088916B CN110088916B (zh) 2023-06-13

Family

ID=59201639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880004525.9A Active CN110088916B (zh) 2017-05-15 2018-05-15 雪崩光电二极管结构

Country Status (4)

Country Link
US (1) US11508868B2 (zh)
CN (1) CN110088916B (zh)
GB (1) GB2562481B (zh)
WO (1) WO2018210810A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331725A (zh) * 2019-08-05 2021-02-05 上海新微技术研发中心有限公司 基于光子晶体的波导型锗光电探测器及制备方法
CN114284382A (zh) * 2020-09-18 2022-04-05 台湾积体电路制造股份有限公司 半导体器件以及用于形成半导体器件的方法
CN115295662A (zh) * 2022-08-18 2022-11-04 北京工业大学 一种雪崩光电探测器及其制备方法
WO2023040395A1 (zh) * 2021-09-14 2023-03-23 华润微电子（重庆）有限公司 一种平面型InP基SPAD及其应用

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12100773B2 (en) 2017-05-15 2024-09-24 Rockley Photonics Limited Avalanche photodiode structure
US20240105875A1 (en) * 2021-02-03 2024-03-28 Rensselaer Polytechnic Institute Silicon nitride waveguide coupled photodiode
CN113707751B (zh) * 2021-08-31 2022-12-06 中国科学院半导体研究所 单光子雪崩光电探测器及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1858916A (zh) * 2005-05-03 2006-11-08 英特尔公司 具有分离的吸收和倍增区的基于半导体波导的雪崩光电检测器
US20140151839A1 (en) * 2011-12-29 2014-06-05 Intel Corporation Avalanche photodiode with low breakdown voltage
US20140231946A1 (en) * 2011-11-02 2014-08-21 Yimin Kang Waveguide avalanche photodetectors
CN104247046A (zh) * 2012-07-25 2014-12-24 惠普发展公司，有限责任合伙企业 具有缺陷辅助的硅吸收区域的雪崩光电二极管
US20150097256A1 (en) * 2013-10-03 2015-04-09 Globalfoundries Singapore Pte. Ltd. Semiconductor devices including avalanche photodetector diodes integrated on waveguides and methods for fabricating the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890271B2 (en) * 2010-06-30 2014-11-18 Zena Technologies, Inc. Silicon nitride light pipes for image sensors
US9134553B2 (en) * 2010-03-15 2015-09-15 Agency For Science, Technology And Research Optical modulator and method for manufacturing the same
US20150001581A1 (en) * 2012-01-23 2015-01-01 Hitachi, Ltd. Semiconductor light receiving element and light receiver
US9780248B2 (en) 2012-05-05 2017-10-03 Sifotonics Technologies Co., Ltd. High performance GeSi avalanche photodiode operating beyond Ge bandgap limits
JP5413865B1 (ja) * 2012-12-27 2014-02-12 株式会社フジクラ 光導波路素子及び光変調器
WO2014190189A2 (en) * 2013-05-22 2014-11-27 Shih-Yuan Wang Microstructure enhanced absorption photosensitive devices
US9287432B2 (en) 2013-07-23 2016-03-15 SiFotonics Technologies Co, Ltd. Ge—Si P-I-N photodiode with reduced dark current and fabrication method thereof
CN105247691B (zh) * 2014-02-12 2017-03-29 华为技术有限公司 一种雪崩光电二极管及其制造方法
US9299864B2 (en) 2014-02-21 2016-03-29 Sifotonics Technologies Co., Ltd. Ge/Si avalanche photodiode with integrated heater and fabrication thereof
US9755096B2 (en) * 2014-03-10 2017-09-05 Elenion Technologies, Llc Lateral Ge/Si avalanche photodetector
EP3038167B1 (en) * 2014-12-22 2017-07-19 IMEC vzw Integrated avalanche germanium photodetector
US10680131B2 (en) * 2015-07-27 2020-06-09 Hewlett Packard Enterprise Development Lp Doped absorption devices
WO2017023301A1 (en) 2015-08-04 2017-02-09 Coriant Advanced Technology, LLC Lateral ge/si avalanche photodetector

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1858916A (zh) * 2005-05-03 2006-11-08 英特尔公司 具有分离的吸收和倍增区的基于半导体波导的雪崩光电检测器
US20140231946A1 (en) * 2011-11-02 2014-08-21 Yimin Kang Waveguide avalanche photodetectors
US20140151839A1 (en) * 2011-12-29 2014-06-05 Intel Corporation Avalanche photodiode with low breakdown voltage
CN104247046A (zh) * 2012-07-25 2014-12-24 惠普发展公司，有限责任合伙企业 具有缺陷辅助的硅吸收区域的雪崩光电二极管
US20150097256A1 (en) * 2013-10-03 2015-04-09 Globalfoundries Singapore Pte. Ltd. Semiconductor devices including avalanche photodetector diodes integrated on waveguides and methods for fabricating the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331725A (zh) * 2019-08-05 2021-02-05 上海新微技术研发中心有限公司 基于光子晶体的波导型锗光电探测器及制备方法
CN114284382A (zh) * 2020-09-18 2022-04-05 台湾积体电路制造股份有限公司 半导体器件以及用于形成半导体器件的方法
US11869991B2 (en) 2020-09-18 2024-01-09 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making
WO2023040395A1 (zh) * 2021-09-14 2023-03-23 华润微电子（重庆）有限公司 一种平面型InP基SPAD及其应用
CN115295662A (zh) * 2022-08-18 2022-11-04 北京工业大学 一种雪崩光电探测器及其制备方法
CN115295662B (zh) * 2022-08-18 2024-09-03 北京工业大学 一种雪崩光电探测器及其制备方法

Also Published As

Publication number Publication date
US11508868B2 (en) 2022-11-22
US20210175384A1 (en) 2021-06-10
GB2562481B (en) 2020-04-01
WO2018210810A1 (en) 2018-11-22
CN110088916B (zh) 2023-06-13
GB2562481A (en) 2018-11-21
GB201707754D0 (en) 2017-06-28

Similar Documents

Publication Publication Date Title
CN110088916A (zh) 雪崩光电二极管结构
US9590097B2 (en) Semiconductor devices and related fabrication methods
US5292670A (en) Sidewall doping technique for SOI transistors
CN100448026C (zh) 半导体结构及其形成方法
DE102019117277A1 (de) Verfahren um Ausbilden dünner Soi-Substrate
CN107799543A (zh) 接触式图像传感器的制造方法
US9230861B2 (en) Method of forming a backside contact structure having selective side-wall isolation
US12100773B2 (en) Avalanche photodiode structure
US9905639B2 (en) Method of manufacturing superjunction semiconductor devices with a superstructure in alignment with a foundation
US9450074B1 (en) LDMOS with field plate connected to gate
CN109300988A (zh) 一种ldmos及其制造方法
TWI525816B (zh) Semiconductor device and manufacturing method thereof
US20070272996A1 (en) Self-aligned implanted waveguide detector
CN103413816B (zh) Cmos图像传感器的像素结构及其形成方法
CN102254933A (zh) Pn结隔离结构及其形成方法
CN109643654B (zh) 高性能超βNPN(SBNPN)
US20120018811A1 (en) Forming bipolar transistor through fast epi-growth on polysilicon
CN105793993A (zh) 改进型双沟槽结构
CN108447896B (zh) 碳化硅功率器件终端结构的制造方法
US20050214964A1 (en) Sige super lattice optical detectors
DE102021109737A1 (de) Germaniumhaltiger photodetektor und verfahren zu seiner herstellung
US4024563A (en) Doped oxide buried channel charge-coupled device
US20070293016A1 (en) Semiconductor structure including isolation region with variable linewidth and method for fabrication therof
CN106952901A (zh) 静电放电保护结构及其形成方法
US4820653A (en) Technique for fabricating complementary dielectrically isolated wafer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant