CN110086541A

CN110086541A - 一种无源光网络成帧的方法、装置及系统

Info

Publication number: CN110086541A
Application number: CN201910295177.1A
Authority: CN
Inventors: 叶飞; 赵殿博; 彭桂开; 林华枫; 程宁; 张晓风; 唐大江; 王振平
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2015-05-20
Filing date: 2015-05-20
Publication date: 2019-08-02
Anticipated expiration: 2035-05-20
Also published as: CN106576010B; AU2015395021A1; EP3654554A1; CN110086541B; WO2016183830A1; EP3654554B1; KR102171132B1; KR20200090992A; KR20180008696A; AU2015395021B2; CN106576010A; EP3288201A4; MX2017014837A; EP3288201A1; US10667025B2; EP3288201B1; US20180077475A1

Abstract

本发明公开了一种无源光网络成帧的方法、装置及系统。所述方法包括分别生成第一子帧和第二子帧，其中，所述第一子帧的下行速率与所述第二子帧的下行速率不同；对所述第二子帧进行比特映射，生成第三子帧，其中，所述比特映射是指将所述第二子帧的每一个比特采用N个比特来标识，其中N是大于1的整数，以及第二子帧的下行速率与所述第三子帧的下行速率相同；将所述第一子帧和所述第三子帧发送至光网络单元。由于该成帧的方法中的第一子帧的下行速率与所述第二子帧的下行速率不同，因此接收侧的接收机速率降低以及接收机的带宽变窄，进而降低了光链路损耗，从而可以提高光功率预算。

Description

一种无源光网络成帧的方法、装置及系统

技术领域

本发明涉及通信领域，尤其涉及一种无源光网络成帧的方法、装置以及一种无源光网络解帧的方法、装置和系统。

背景技术

随着光通信技术的迅速发展，无源光网络(Passive Optical Network，简称为PON)系统在光通信技术中的应用越来越广。PON由局侧的光线路终端(Optical LineTerminal,简称为OLT)110、用户侧的光网络单元(Optical Network Unit，简称为ONU)或者光网络终端(Optical Network Terminal，简称为ONT)120以及光分配网络(OpticalDistribution Network，简称为ODN)130组成。无源光网络一般采用树型的拓扑结构，典型的PON架构如图1所示，下面以该架构为例进行说明。

OLT 110为PON系统提供网络侧接口，连接一个或多个ODN 130。ONU 120为PON系统提供用户侧接口，与ODN 130相连。如果ONU 120直接提供用户端口功能，如PC上网用的以太网用户端口，则称为ONT 120。无特殊说明，下文提到的ONU 120统指ONU和ONT。ODN 130是由光纤和无源分光器件组成的网络，用于连接OLT 110设备和ONU 120设备，用于分发或复用OLT 110和ONU 120之间的数据信号。

在PON系统中，从OLT 110到ONU 120称为下行；反之，从ONU 120到OLT 110为上行。在GPON中，下行传输速率是基于现有ITU G.984系列标准的规定，一般为2.488吉比特每秒(G-bits per-second，简称为Gpbs)，整个系统运行中只存在一种下行传输速率。

一般地，在光网络设计中，为保证各式各样的光传输段达到需要的性能水平，需要对总的光功率损耗进行预算，称为光功率预算。光功率预算所容许的损耗定义为参考点之间的光损耗S/R和R/S(S表示光发信参考点，R表示光收信参考点)，以dB表示。这一损耗包括了光纤和无源光元件所引入的损耗。现有ODN网络可能存在光链路损耗增大而导致光功率预算不足的情况。因此，如何提高PON系统的光功率预算是当前亟待解决的问题。

发明内容

有鉴于此，本发明的实施例提供一种PON系统中成帧的方法和装置以及解帧的方法和装置，能够提高PON系统的光功率预算。

第一方面，提供一种无源光网络成帧的方法，包括分别生成第一传输汇聚TC帧和第二TC帧，其中，所述第一TC帧的下行速率为2.488吉比特每秒Gbps或者10Gbps，第二TC帧的下行速率为第一TC帧的下行速率的1/N，所述第一TC帧和第二TC帧帧长之和为125微秒，N为大于1的整数；对所述第二TC帧进行比特映射，生成第三TC帧，其中，所述比特映射是指将所述第二TC帧的每一个比特采用N个比特来标识；将所述第一TC帧和所述第三TC帧发送至光网络单元ONU。

结合第一方面，在第一方面的第一种可能的实现方式中，所述方法还包括对第二TC帧进行第一编码，所述第一编码是里所码RS(255,239)，或者RS(248,216)，或者低密度奇偶校验码LDPC编码，或者级联FEC编码的一种。

结合第一方面或第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，所述方法还包括对所述第二TC帧进行扰码。

结合第一方面或第一方面的第一种可能的实现方式，在第一方面的第三种可能的实现方式中，所述方法还包括对第三TC帧插入伪GEM帧头。该种实现方式可以使得原ONU(原ONU指的是在GPON系统中的接收速率为2.488Gbps的ONU，或者在XGPON中接收速率为10Gbps的ONU)在接收第三TC帧时不产生GEM帧丢失告警。

结合第一方面的第三种可能的实现方式，在第一方面的第四种可能的实现方式中，所述对第三TC帧插入伪无源光网络封装方法GEM帧头，具体包括：对第三TC帧插入占位符；对所述插入占位符后的第三TC帧进行扰码；采用所述伪GEM帧头填充所述占位符。

结合第一方面的第四种可能的实现方式，在第一方面的第五种可能的实现方式中，所述方法还包括对第一TC帧和所述插入伪GEM帧头后的第三TC帧进行第二编码，所述第二编码是里所码RS(255,239)，或者RS(248,216)，或者低密度奇偶校验码LDPC编码，或者级联FEC编码的一种。该实现方式可以使得原ONU在接收第三TC帧时不产生FEC告警。

结合第一方面的第五种可能的实现方式，在第一方面的第六种可能的实现方式中，对经过第二编码后的第一TC帧和第三TC帧进行第三扰码。

结合第一方面以及第一方面的任意一种可能的实现方式，在第一方面的第七种可能的实现方式中，所述第一TC帧的物理控制块PCB字段包括用于指示第二TC帧帧长的字段。

结合第一方面以及第一方面的任意一种可能的实现方式，在第一方面的第八种可能的实现方式中，所述第一TC帧的帧长为239字节的整数倍。此种实现方式使得在GPON系统中，如果第一TC帧长为239字节的整数倍，可以简化第一TC帧的FEC编码流程，使得接收速率为2.488Gbps的ONU在处理FEC解码时与现有技术方案保持一致。

结合第一方面以及第一方面的第一种至第七种可能的实现方式中，在第一方面的第九种可能的实现方式中，所述第一TC帧的帧长为248字节的整数倍。此种实现方式使得在XG-PON系统中，如果第一TC帧的帧长为248字节的整数倍，可以简化第一TC帧的FEC编码流程，使得接收速率为10Gbps的ONU在处理FEC解码时与现有技术方案保持一致。

第二方面，提供一种无源光网络解帧的方法，所述方法包括：接收下行数据流，其中，所述下行数据流包括第一传输汇聚TC帧和第二TC帧，其中，第一TC帧的下行速率为2.488吉比特每秒Gbps或者10Gbps，第二TC帧的下行速率为第一TC帧的下行速率的1/N，第一TC帧和第二TC帧帧长之和为125微秒，N为大于1的整数；与所述第一TC帧同步；解析所述第一GTC帧。

结合第二方面，在第二方面的第一种可能的实现方式中，所述方法还包括：解扰码所述第一TC帧。

结合第二方面或者第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，所述方法还包括丢弃所述第二TC帧。

结合第二方面或第二方面的任意一种可能的实现方式，在第二方面的第三种可能的实现方式中，所述方法还包括解码所述第一TC帧。

结合第二方面或第二方面的任意一种可能的实现方式，在第二方面的第四种可能的实现方式中，所述丢弃所述第二TC帧具体包括根据伪GEM帧的端口标识Port-ID字段，对第二GTC帧进行丢弃。

结合第二方面的第四种可能的实现方式，在第二方面的第五种可能的实现方式中，所述根据伪GEM帧的端口标识Port-ID字段，对第二GTC帧进行丢弃，具体包括：当确认所述PortID与光网络单元ONU记录的端口标识不相同时，丢弃携带该PortID的伪GEM帧以及伪GEM帧后的第二TC帧。

第三方面，提供一种无源光网络解帧的方法，所述方法包括接收下行数据流，其中，所述下行数据流包括第一传输汇聚TC帧和第二TC帧，第一TC帧的下行速率为2.488Gbps或10Gbps，第二TC帧的下行速率为第一TC帧的下行速率的1/N，第一TC帧和第二TC帧帧长之和为125微秒，N为大于1的整数；获取第二TC帧；对所述第二TC帧进行比特映射还原，生成第三TC帧，所述比特映射还原是指将所述第二TC帧中的每N个比特还原为1个比特；解析所述第三TC帧。

结合第三方面，在第三方面的第一种可能的实现方式中，所述方法还包括解扰码所述第二TC帧。

结合第三方面或者第三方面的第一种可能的实现方式，在第二种可能的实现方式中，述方法还包括对所述第二TC帧进行解码。

结合第三方面或者第三方面的任意一种可能的实现方式，在第三种可能的实现方式中，所述所述获取第二TC帧，具体包括根据所述第二TC帧的下行物理控制块PCBd字段中的Alen字段指示的第二TC帧的帧长信息，从接收的第二TC帧中移除伪GEM帧，获取第二TC帧。

第四方面，提供一种用于成帧的装置，包括：生成模块，用于分别生成第一吉比特无源光网络传输汇聚TC帧和第二TC帧，其中，所述第一TC帧的下行速率为2.488吉比特每秒Gbps或者10Gbps，第二TC帧的下行速率为第一TC帧的下行速率的1/N，第一TC帧和第二TC帧帧长之和为125微秒，N为大于1的整数；映射模块，用于对第二TC帧进行比特映射，生成第三TC帧，其中，所述比特映射是指将所述第二TC帧的每一个比特采用N个比特来标识；发射模块，用于对所述第一TC帧和第三TC帧发送至光网络单元ONU。

结合第四方面，在第四方面的第一种可能的实现方式中，所述装置还包括编码模块，用于对第二TC帧进行编码，所述第一编码是里所码RS(255,239)，或者RS(248,216)，或者低密度奇偶校验码LDPC编码，或者级联FEC编码的一种。

结合第四方面或第四方面的第一种可能的实现方式，在第四方面的第二种可能的实现方式中，所述装置还包括扰码模块，所述扰码模块用于对所述第二TC帧进行扰码。

结合第四方面以及第四方面的任意一种可能的实现方式，在第四方面的第三种可能的实现方式中，所述装置还包括：处理模块，用于对第三TC帧插入伪GEM帧头。

结合第四方面的第四种可能的实现方式，在第四方面的第五种可能的实现方式中，所述处理模块具体用于对第三TC帧插入占位符；对插入占位符后的第三TC帧进行扰码；采用伪GEM帧头填充所述占位符。

结合第四方面的第五种可能的实现方式，在第四方面的第六种可能的实现方式中，所述编码模块还用于对第一TC帧和所述插入伪GEM帧后的第三TC帧进行第二编码，所述第二编码是里所码RS(255,239)，或者RS(248,216)，或者低密度奇偶校验码LDPC编码，或者级联FEC编码的一种。

结合第四方面的第六种可能的实现方式，在第四方面的第七种可能的实现方式中，所述扰码模块还用于对经过第二编码后的第一TC帧和第三TC帧进行扰码。

结合第四方面或第四方面的任意一种可能的实现方式，在第四方面的第八种可能的实现方式中，所述第二TC帧的物理控制块PCB字段包括用于指示第二TC帧帧长的字段。

结合第四方面或第四方面的任意一种可能的实现方式，在第四方面的第九种可能的实现方式中，所述第一TC帧的帧长为239字节的整数倍。

结合第四方面或第四方面的第一种至第八种的任意一种可能的实现方式，在第四方面的第十种可能的实现方式中，所述第一TC帧的帧长为239字节的整数倍。

第五方面，提供一种用于解帧的装置，所述装置包括：接收模块，用于接收下行数据流，其中，所述下行数据流包括第一传输汇聚TC帧和第二TC帧，所述第一TC帧的下行速率为2.488吉比特每秒Gbps或10Gbps，第二TC帧的下行速率为第一TC帧的下行速率的1/N，第一TC帧和第二TC帧帧长之和为125微秒，N为大于1的整数；同步模块，用于与所述第一TC帧同步；解析模块，用于对所述第一TC帧进行解析。

结合第五方面，在第五方面的第一种可能的实现方式中，所述装置还包括解扰模块，用于解扰码所述第一TC帧。

结合第五方面或第五方面的第一种可能的实现方式，在第五方面的第二种可能的实现方式中，所述装置还包括解码模块用于对所述第一TC帧进行解码。

结合第五方面或第五方面的任意一种可能的实现方式，在第五方面的第三种可能的实现方式中，所述装置还包括丢弃模块，用于丢弃所述第二TC帧。

结合第五方面的第三种可能的实现方式，在第四种可能的实现方式中，所述丢弃模块具体用于：根据伪无源光网络封装方法GEM帧的端口标识PortID字段，对所述第二TC进行丢弃。

结合第五方面的第四种可能的实现方式，在第五种可能的实现方式中，所述丢弃模块具体用于根据伪GEM帧的端口标识Port-ID字段，对所述第二TC进行丢弃，具体包括：当确认所述Port-ID与光网络单元ONU本地记录的端口标识不相同时，丢弃携带所述Port-ID的伪GEM帧以及伪GEM帧后的第二TC帧。

第六方面，提供一种用于解帧的装置，包括：所述方法包括：接收模块，用于接收下行数据流，其中，所述下行数据流包括第一传输汇聚TC帧和第二TC帧，所述第一TC帧的下行速率为2.488吉比特每秒Gbps或10Gbps，第二TC帧的下行速率为第一TC帧的下行速率的1/N，第一TC帧和第二TC帧帧长之和为125微秒，N为大于1的整数；获取模块，用于获取第二TC帧；还原模块，用于对所述第二TC帧进行比特映射还原，生成第三TC帧，所述比特映射还原是指将所述第二TC帧中的每N个比特还原为1个比特；解析模块，用于对所述第三TC帧进行解析处理。

结合第六方面，在第六方面的第一种可能的实现方式中，所述装置还包括解扰模块，用于对所述第二TC帧进行解扰码。

结合第六方面或第六方面的第一种可能的实现方式，在第六方面的第二种可能的实现方式中，所述装置还包括解码模块，用于对所述第二TC帧进行解码。

结合第六方面或者第六方面的任意一种可能的实现方式，在第六方面的第三种可能的实现方式中，所述获取模块具体用于：根据第二TC帧的PCBd中的Alen字段标识的第二TC帧的帧长信息，丢掉伪GEM帧获取第二TC帧。

结合第六方面或者第六方面的任意一种可能的实现方式，在第六方面的第四种可能的实现方式中，所述解析模块，具体用于对所述第二TC帧进行比特映射还原，所述比特映射还原是指将每N个比特还原为1个比特；解析所述还原后的第二TC帧。

第七方面，提供一种无源光网络系统，包括光线路终端OLT和光网络单元，所述OLT通过光配线网络ODN与所述ONU相连，所述光线路终端是第四方面以及第四方面任意一项所述的成帧的装置，所述ONU是第六方面以及第六方面任意一项所述的解帧的装置。

第八方面，提供一种用于成帧的装置，其特征在于，所述成帧的装置包括处理器和内存，所述处理器与所述内存通过总线连接，所述内存中存储可执行指令，当所述处理器执行所述可执行指令时，使得所述处理器执行如下步骤：分别生成第一传输汇聚TC帧和第二TC帧，其中，所述第一TC帧的下行速率为2.488吉比特每秒Gbps或者10Gbps，第二TC帧的下行速率为第一TC帧的下行速率的1/N，所述第一TC帧和第二TC帧的帧长之和为125微秒，N为大于1的整数；对所述第二TC帧进行比特映射，生成第三TC帧，所述比特映射是指将所述第二TC帧的每一个比特采用N个比特来标识；将所述第一TC帧和所述第三TC帧发送到光网络单元ONU。

结合第八方面，在第八方面的第一种可能的实现方式中，所述处理器还执行：对所述第二TC帧进行第一编码，所述第一编码是里所码RS(255,239)，或者RS(248,216)，或者低密度奇偶校验码LDPC编码，或者级联FEC编码的一种。

结合第八方面或第八方面的第一种可能的实现方式，在第八方面的第二种可能的实现方式中，所述处理器还执行：对第三TC帧插入伪无源光网络封装方法GEM帧头。

结合第八方面的第二种可能的实现方式，在第八方面的第三种可能的实现方式中，所述对第三TC帧插入伪无源光网络封装方法GEM帧头，具体包括：对第三TC帧插入占位符；对所述插入占位符后的第三TC帧进行扰码；采用伪GEM帧头填充所述占位符。

结合第八方面的第三种可能的实现方式，在第八方面的第四种可能的实现方式中，所述处理器还执行：对第一TC帧和所述插入伪GEM帧后的第三TC帧进行第二编码，所述第二编码是是里所码RS(255,239)，或者RS(248,216)，或者低密度奇偶校验码LDPC编码，或者级联FEC编码的一种。

结合第八方面的第四种可能的实现方式，在第八方面的第五种可能的实现方式中，所述处理器还执行：对经过第二编码后的第一TC帧和第三TC帧进行扰码。

结合第八方面以及第八方面的任意一种可能的实现方式，在第八方面的第六种可能的实现方式中，所述第二TC帧的下行物理控制块PCBd字段包括用于指示第二TC帧帧长的字段。

结合第八方面以及第八方面的任意一种可能的实现方式，在第八方面的第七种可能的实现方式中，所述第一TC帧的帧长为239字节的整数倍。

结合第八方面以及第八方面的第一种至第六种任意一种可能的实现方式，在第八方面的第八种可能的实现方式中，所述第一TC帧的帧长为248字节的整数倍。

第九方面，提供一种用于解帧的装置，其特征在于，所述解帧的装置包括处理器和内存，所述处理器与所述内存通过总线连接，所述内存中存储可执行指令，当所述处理器执行所述可执行指令时，使得所述处理器执行如下步骤：接收下行数据流，与下行数据流中的第一传输汇聚TC帧同步，其中，所述下行数据流包括第一TC帧和第二TC帧，第一TC帧的下行速率为2.488Gbps或者10Gbps，第二TC帧的下行速率为第一TC帧的下行速率的1/N，第一TC帧和第二TC帧的帧长之和为125微秒，N为大于1的整数；获取第一TC帧并解析所述第一TC帧。

结合第九方面，在第九方面的第一种可能的实现方式中，所述处理器还执行：解扰第一TC帧。

结合第九方面或第九方面的第一种可能的实现方式，在第九方面的第二种可能的实现方式中，所述处理器还执行：丢弃第二TC帧。

结合第九方面或第九方面的任意一种可能的实现方式，在第九方面的第三种可能的实现方式中，所述处理器还执行：解码所述第一TC帧。

结合第九方面的第二种可能的实现方式，在第九方面的第四种可能的实现方式中，所述处理器还执行丢弃第二TC帧，具体包括：根据伪GEM帧的端口标识PortID字段，丢弃所述第二TC帧。

结合第九方面的第四种可能的实现方式，在第九方面的第五种可能的实现方式中，当确认所述PortID与光网络单元ONU本地记录的端口标识不相同时，丢弃携带该PortID的伪GEM帧以及伪GEM帧后的字节。

第十方面，提供一种用于解帧的装置，其特征在于，所述解帧的装置包括处理器和内存，所述处理器与所述内存通过总线连接，所述内存中存储可执行指令，当所述处理器执行所述可执行指令时，使得所述处理器执行如下步骤：接收下行数据流，其中，所述下行数据流包括第一TC帧和第二TC帧，其中，第一TC帧的下行速率遵循标准，第二TC帧的下行速率为第一TC帧的下行速率的1/N，第一TC帧和第二TC帧帧长之和为125微秒，所述第二TC帧的帧头间隔为125微秒，N为大于1的整数；获取第二TC帧，对所述第二TC帧进行比特映射还原，生成第三TC帧，所述比特映射还原是指将所述第二TC帧中的每N个比特还原为1个比特；解析第三TC帧。

结合第十方面，在第十方面的第一种可能的实现方式中，所述处理器还执行解扰所述第二TC帧。

结合第十方面或第十方面的第一种可能的实现方式，在第十方面的第二种可能的实现方式中，所述处理器还执行解码所述第二TC帧。

结合第十方面以及第十方面的任意一种可能的实现方式，在第十方面的第三种可能的实现方式中，所述处理器用于执行获取第二TC帧，具体包括：根据所述第二TC帧的下行物理控制块PCBd字段中的Alen字段指示的第二TC帧的帧长信息，从接收的第二TC帧中移除伪GEM帧字段，获取第二TC帧。

本发明实施例通过在发送侧提供一种成帧的方法，该成帧的方法中的第二TC帧对应线路速率低于第一TC帧的线路速率，因此，使得接收侧的接收机速率降低以及接收机的带宽变窄，进而降低了光链路损耗，从而可以提高光功率预算。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种GPON网络结构示意图；

图2A为本发明实施例提供的一种多速率共存的PON网络结构示意图；

图2B为本发明实施例提供的另一种多速率共存的PON网络结构示意图；

图3为本发明实施例提供的一种无源光网络成帧的方法流程示意图；

图4A为本发明实施例提供的一种GTC帧结构示意图；

图4B为本发明实施例提供的一种PHY帧结构示意图；

图4C本发明实施例提供的一种GTC帧的Ident字段的结构示意图；

图4D为本发明实施例提供的一种为多个GTC帧组成的数据流的结构示意图；

图4E为本发明实施例提供的一种GEM帧的结构示意图；

图4F为本发明实施例提供的一种GTC帧的Plend字段的结构示意图；

图5A为本发明实施例提供的一种第一TC帧和第二TC帧的示意图；

图5B为本发明实施例提供的一种第一TC帧和第二TC帧具体结构的示意图；

图6为本发明实施例提供的一种伪GEM帧的结构示意图；

图7A为本发明实施例提供的一种无源光网络成帧的示意图；

图7B为本发明实施例提供的又一种无源光网络成帧的方法流程示意图；

图8为本发明实施例提供的一种无源光网络解帧的方法流程示意图；

图9为本发明实施例提供的又一种无源光网络解帧的方法流程示意图；

图10为本发明实施例提供的又一种无源光网络成帧的装置结构示意图；

图11为为本发明实施例提供的又一种无源光网络成帧的装置结构示意图；

图12为本发明实施例提供的一种用于解帧的装置的结构示意图；

图13为本发明实施例提供的又一种用于解帧的装置的结构示意图；

图14为本发明实施例提供的又一种用于解帧的装置的结构示意图；

图15为本发明实施例提供的又一种用于解帧的装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

GPON技术遵循国际电信联盟远程通信标准化组织(InternationalTelecommunication Standardization Sector，ITU-T)制订的无源光综合接入标准—G.984.3系列，具有高带宽、高效率、大覆盖范围和用户接口丰富等特点。当前GPON技术有多种传输速率，其中，1.24416Gbps上行和2.48832Gbps下行是目前最常用的GPON传输速率，下文将简称为上行1.244Gbps和下行2.488Gbps。根据现有G.984.3标准规定，下行GPON传输汇聚(GPON Transmitting Convergence，简称为GTC)帧长为125微秒(microsecond，单位为us)，即GTC下行帧共包含38880字节，上行帧长为125微秒，即19440字节。

标准G.984.3中定义了一个传输汇聚层(GPON Transmission Convergence，简称为GTC)，该GTC层可以作为通用的传输平台来承载各种客户信号，比如异步传输模式信号(Asynchronous Transfer Mode，简称为ATM)、GPON封装方法信号(GPON EncapsulationMethod，简称为GEM)。GTC层又进一步包括成帧子层和适配子层，其中，成帧子层用于实现GTC帧的封装、终结所要求的ODN传输功能、PON的特定功能(如测距、宽带分配等)；适配子层主要提供协议数据单元(Protocol Data Unit，简称为PDU)与高层实体的接口。ATM和GEM信息在各自的适配子层完成业务数据单元(Service data Unit，简称为SDU)与PDU的转换。

XG-PON(也可称为10G-GPON)是代表下一代GPON、下行速率达到10Gbps的PON系统。通常来讲，10G-GPON属于下一代无源光网络第一阶段(Next Generation PON,简称为NG-PON1)，对应的标准为G.987系列，其中，非对称系统(非对称系统是指上行速率2.5Gbps，下行速率10Gbps)称为XG-PON1，对称系统(是指上行速率10Gbps，下行速率10Gbps)称为XG-PON2。根据现有标准G.987的规定，在传输汇聚层传输的下行XG-PON帧称为物理帧PHY帧，该PHY帧的帧长为125微秒，即PHY下行帧共包含155520字节，是GPON中GTC帧的4倍。

目前ITU-T在XG-PON1取得了实质性进展，XG-PON2的标准化正在进行中。同样地，XG-PON1也有一个传输汇聚TC层，简称为XGTC层，XG-PON1的TC层共分为业务适配子层、成帧子层和物理层适配子层。业务适配子层主要涵盖了XGEM帧封装以及XGEM-ID分配过滤等功能，支持数据单元的分段重组和XGEM帧的定界功能；成帧子层包括XGTC帧或者突发数据帧封装和解析，嵌入式操作管理消息(Operation Administration and Maintenance，简称为OAM)功能、物理层操作管理维护(Physical Layer Operations,Administration andMaintenance，简称为PLOAM)功能以及Alloc-ID过滤等；物理适配子层用于实现前向纠错编码(Forward Error Code,简称为FEC)功能、线路编码以及突发数据开销功能。

图2A示出了本发明实施例提供的一种多速率共存的PON网络结构示意图。如图2A所示，该PON系统是GPON系统，包括OLT以及至少两个ONU，其中，一个ONU的下行接收速率为2.488Gbps，是基于标准G.984.3的规定，一个ONU的下行接收速率为2.488Gbps的1/N，N为大于1的整数。比如，一种具体的实施方式中，可以为1244Mbps，或者622Mbps。本领域普通技术人员应理解，在该GPON系统中，下行存在不同的传输速率以时分方式共存，上行通过时分复用(Time Division Multiplexing,简称为TDM)共享上行带宽，该网络结构的益处之一是运营商在提升系统光功率预算时，可以兼容现有的GPON网络，即在已有的GPON网络上进行改造，降低改造成本。

图2B示出了本发明实施例提供的另一种多速率共存的PON网络结构示意图。如图2B所示，该PON系统为XG-PON系统，包括OLT以及至少两个ONU，其中，一个ONU的下行接收速率为10Gbps，是基于标准G.987.3的规定；(严格说来，是2.488Gbps的4倍，为9.95328Gbps，但是本领域技术人员通常称为10Gbps)，一个ONU的下行接收速率为10Gbps的1/M，M为大于1的整数，比如可以为2.488Gbps，可以为4.97664Gbps。本领域普通技术人员应理解，在该XG-PON系统中，下行存在不同的传输速率以时分方式共存，上行通过TDM共享上行带宽，该网络结构的益处之一是运营商在采用本发明实施例提供的方法来提升光功率预算时，可以兼容已布置的XG-PON网络，即在已有的XG-PON网络上进行改造，降低改造成本。

本发明实施例是基于图2A和图2B所述的网络结构上的发明。为方便理解，本发明实施例的总体思想是通过提供一种多速率共存的网络结构，且该多速率共存的网络结构可以通过现网改造实现。比如，现网的GPON的ONU都是下行接收速率为2.488Gbps，通过在OLT下布放一些接收速率为2.488Gbps的1/N的ONU，使得该网络有至少两种速率的ONU存在。在OLT侧生成一种特定的帧，该特定的帧在逻辑上分为两个部分，分别称为第一帧和第二帧，其中第一帧的结构对应现有标准的规定，第二帧的结构采用特定结构，使得当ONU侧接收到该特定的帧时，GPON现有的ONU(即下行接收速率为2.488Gbps的ONU)通过本发明实施例提供的方法识别第一帧并解析第一帧；而新加入的ONU(即下行接收速率为2.488Gbps的1/N的ONU)通过本发明实施例提供的方法识别第二帧并解析第二帧，从而通过这种方法在不影响现有网络系统的情况下，提高整个系统的光功率预算。关于本发明的具体内容，请参阅各个具体实施例。

实施例一

图3示出了本发明的实施例提供的一种成帧的方法的示意性流程图，该方法应用于如图2A或图2B所示的网络结构中，参照图3所示，该方法包括：

步骤301、分别生成第一TC帧和第二TC帧，其中，所述第一TC帧的下行速率遵循标准G.984.3或者G.987.3的规定，即为2.488Gbps或10Gbps，第二TC帧的下行速率为第一TC帧的下行速率的1/N，第一TC帧和第二TC帧帧长之和为125微秒，N为大于1的整数。

步骤302、对第二TC帧进行比特映射，生成第三TC帧，所述比特映射是指将所述第二TC帧的每一个比特采用N个比特来标识。

步骤303、将所述第一TC帧和所述第三TC帧发送到光网络单元ONU。

优选地，N的取值为2、4、8之一。

优选地，所述第二TC帧的帧头间隔也为125微秒。

在本发明实施例中，具体而言，所述第一TC帧和第二TC帧如果应用在GPON系统中，第一TC帧结构与现有的标准G.984.3定义的GTC帧结构类似，均包括下行物理控制块PCBd和净荷字段，但是总的字节数不同，具体请参照下方介绍。如果应用在XG-PON系统中，第一TC帧结构与现有标准G.987.3定义的PHY帧结构类似，均包括PCBd和净荷字段，但是总的字节数不同，具体请参照下方介绍。下面分别以GPON系统和XG-PON系统来进一步详细说明本发明实施例。

GTC帧结构如图4A～4E所示，由下行物理控制块(Physical Control Blockdownstream，简称为PCBd)和GTC净荷部分(GTC Payload)组成。其中，PCBd由以下字段(或称为域)组成：

Psync(Physical synchronization，物理同步)字段，共4字节，在每个PCBd的开始位置，用于帧同步，即ONU根据Psync来确定下行帧的起始位置。

Ident字段，共4字节，用于标识帧结构的指示信息，其具体结构请参考图4B，最高的1比特用于指示下行FEC状态，低30比特为复帧计数器。

PLOAMd(Physical Layer Operations Administration and Maintenancedownstream，下行物理层运行与维护)字段，共13字节，用于携带下行PLOAM消息，完成ONU激活、加密配置、密钥管理和告警通知等管理功能，关于PLOAM消息的具体结构请具体参考标准G.984.3的规定，这里不再赘述。

BIP(Bit-Interleaved Parity，比特交织校验)字段，共1字节，用于对上一个GTC帧的BIP字段之后的所有字节(FEC校验字段除外)进行比特交织校验，其携带的比特间插奇偶校验信息覆盖了所有传输字节，但不包括FEC校验位(假如有FEC校验的话)。在完成FEC纠错后(假如有FEC校验的话)，接收端应计算前一个BIP字段之后所有接收到字节的比特间插奇偶校验值，但不应覆盖FEC校验位，并与接收到的BIP值进行比较，从而估算链路上的差错数量。

Plend(Payload Length downstream，下行净荷长度)字段，共8字节，为了保证健壮性，Plend域传送两次。具体结构如图4E所示，主要包括宽带映射长度(BandwidthLength，简称为Blen)字段和Alen字段，Blen字段指示BWmap字节的个数，Alen字段用于指定ATM块的长度，由于在GPON标准G.984中未使用，Alen域所有比特默认为0。

Upstream BWmap(Bandwidth Map，带宽位图)字段，长度可变，有Blen字段指示其个数信息，每个BWmap的长度为8字节。

其中，GTC负载由若干个GEM帧组成。GEM帧由帧头(Header)和负载(Payload)组成，如图4D所示。

图4B～图4E示出了GTC帧各个字段的具体内容，关于GTC帧的具体定义请参照标准G.984.3的记载，这里不再赘述。

需要说明的是，在本发明实施例一中，当应用于GPON系统时，第一TC帧与第二TC帧的具体结构同上述GTC帧相似，均包括PCBd和净荷字段，但是由于本发明实施例中第一TC帧和第二TC帧的帧长之和为125微秒，所述第一TC帧或第二TC帧的字节数均比GTC帧要少，即本发明实施例中第一TC帧或第二TC帧的净荷字段的长度是少于GTC帧的净荷字段的长度。

还需要说明的是，在本发明实施例一中，第一TC帧的Plend字段中的Alen字段，保持同现有技术的规定，默认为0。但是第二TC帧的Alen字段，用于指示第二TC帧的帧长。

以GPON举例说明，本发明实施例中第一TC帧和第二TC帧的帧长之和为125微秒，且第一TC帧的下行速率为2.488Gbps，第二TC帧的下行速率为2.488Gbps的1/N，比如为622Mbps。具体地，第一TC帧的字节和第二TC帧的字节可以通过计算两个帧的帧长计算得出，比如假设第一TC帧长为60.7微秒，第二TC帧长为64.3微秒，那么第一TC帧长为18880字节，第二TC帧为5000字节。当然地，第一TC帧长和第二TC帧长可以由OLT规定，本发明实施例对此不作任何限定。

应理解，以第一TC帧长为18880字节为例，其PCBd所占有的字节数同现有GTC帧相同，只是该第一TC帧的净荷部分所占有的字节数低于标准规定的GTC帧的净荷字节数。

对于XG-PON系统来说，由TC层的成帧子层负责生成上述第一TC帧和第二TC帧。其中，第一TC帧或第二TC帧的帧结构与现有标准G.987.3定义的PHY帧结构类似，具体请参照下方介绍。PHY帧结构如图4F所示，下行PHY帧由下行物理控制块PCBd和PHY帧净荷部分Payload组成。其中，PCBd由以下字段组成：

Psync字段，占8个字节，共64比特。在每个PCBd的开始位置，用于帧同步，即ONU根据Psync来确定下行帧的起始位置，该字段的值设置为0xC5E5 1840 FD59 BB49。

超帧计数器(SuperFrame Counter，简称为SFC)字段，占8个字节，共64比特。包括一个51比特超帧计数和一个13比特HEC字段。每个PHY帧的SFC的值相对于上一个PHY帧都是增长的，当某一个PHY帧的SFC的值达到最大值时，下一个PHY帧的SFC从0开始计算。具体内容不再赘述，请参照标准G.987.3的记载。

PON-ID字段，包括一个51比特的PON标识信息和一个13比特的HEC字段。PON-ID是由OLT设置的，它的默认值是51个0。

PHY帧的净荷部分用于承载一个XGTC帧，其中，XGTC帧由XGTC帧头Header和XGTC的净荷Payload组成。XGTC帧头Header包括三个子字段，依次为Hlend、BWmap、PLOAMd；XGTC帧的净荷Payload部分承载多个XGEM帧，XGEM帧由XGEM帧头和XGEM帧净荷组成。XGEM帧头包括6个字段，依次为PLI、Key index、Port-ID、options、LF、HEC。关于各个字段的含义，这里不再赘述，请参照标准G.987.3的记载。

如图5A或图5B所示，第一TC帧和第二TC帧帧长之和为125微秒，并且第二TC帧的帧头间隔为125微秒。以XGPON举例说明，本发明实施例中第一TC帧和第二TC帧的帧长之和为125微秒，且第一TC帧的下行速率为10Gbps，第二TC帧的下行速率为2.488Gbps。具体地，第一TC帧的字节和第二TC帧的字节可以通过计算两个帧的帧长计算得出，比如假设第一TC帧长为60.7微秒，第二TC帧长为64.3微秒，那么第一TC帧长为75520字节，第二TC帧为20000字节。当然地，第一TC帧长和第二TC帧长可以由OLT规定，本发明实施例对此不作任何限定。

应理解，以第一TC帧长为75520字节为例，其PCBd所占有的字节数同现有PHY帧相同，只是该第一TC帧的净荷部分所占有的字节数低于标准规定的PHY帧的净荷字节数。需要说明的是，在成帧过程中，OLT在TC适配层复用现有逻辑，在成帧子层分别生成第一TC帧、第二TC帧，并分别计算其BIP域的值。

需要说明的是，对于第二TC帧来说，其第一个BIP的计算范围为第二TC帧的帧头到BIP字段之前的数据，其余BIP的计算范围为前一个第二TC帧的BIP字段之后和当前第二TC帧的BIP字段之前的第二TC帧的数据。

对于第一TC帧来说，BIP字段是保护整个TC帧(包括第一TC帧和第二TC帧)的数据，即第一TC帧和第二TC帧映射到2.488Gbps速率后的数据。第N个第一TC帧的BIP字段的值是由以下三部分根据BIP计算方法而生产：第N-1个第一TC帧的BIP字段之后的部分、第N-1个第二TC帧、第N个第一TC帧的BIP字段之前的部分。

举例说明，第2个第一TC帧的BIP值基于第1个第一TC帧的BIP字段之后，第1个第二TC帧、第2个第一TC帧BIP字段之前的部分。依次类推。

关于步骤302的具体内容，以GPON为例进行详细说明。第二TC帧对应于2.488Gbps的1/N的速率，以第二TC帧为622Mbps的线路速率为例，为了准确定时，第二TC帧的比特位宽是第一GTC帧的N倍，如本发明实施例所示的，第二TC帧的速率为622Mbps，共占字节数为5000字节(基于假设第一帧长为60.7微秒，第二帧长为64.7微秒计算得出)。由于现有的OLT的发射机的下行处理速率为2.488Gbps，因此第二TC帧在发射前需要将下行速率为622Mbps的下行帧映射为速率为2.488Gbps的下行帧，即第三TC帧。第三TC帧长为5000*4＝20000字节，使得第一TC帧和第三TC帧的总字节数为18880+20000＝38880字节，正好为现有技术GPON的GTC帧所占字节数。

进一步地，采用4个比特来标识1个比特的一种具体的实现方法如下：如比特“1”映射为“1100”，比特“0”映射为“0011”。当然地，也可以采用其他映射方法，比如将比特“1”映射为“1111”，比特“0”映射为“0000”。只要将0或1映射后的四个比特代表的数值不同即可。当然地，如果第二TC帧对应于311Mbps、1244Mbps或其他低于2.488Gbps的速率时，第二TC帧的比特位宽是第一TC帧的整数倍，比如8倍、2倍。对应地，比特映射的具体实现方式是采用8个比特来标识一个比特，如比特“1”映射为“11110000”，将比特“0”映射为“00001111”；或者用2个比特来标识一个比特，比如将比特“1”映射为“11”，将比特“0”映射为“00”。

在本发明实施例中，具体而言，对于GPON来说，第三TC帧和第一TC帧长共38880字节，将该38880字节作为一个整体由OLT的MAC模块传输至光发射机，通过光发射机发射到所述多个ONU。

本领域普通技术人员应理解，对XGPON系统来说，对第二TC帧进行比特映射，其原理及过程同上述对GPON系统的介绍，本领域普通技术人员在不经过创造性的劳动基础上，可以根据上述对GPON的介绍，了解XGPON系统是如何进行比特映射的。

应理解，对于XG-PON来说，第三TC帧和第一TC帧长共155520字节，将该155520字节作为一个整体由OLT的MAC模块传输至光发射机，通过光发射机发射到所述多个ONU。

在本发明实施例中，优选地，所述第一TC帧的帧长为239字节的整数倍。具体而言，在GPON系统中，如果第一TC帧长为239字节的整数倍，本发明实施例可以简化第一TC帧的FEC编码流程，使得接收速率为2.488Gbps的ONU在处理FEC解码时与现有技术方案保持一致。

在本发明实施例中，优选地，所述第一TC帧长为248字节的整数倍。具体而言，在XG-PON系统中，如果第一TC帧的帧长为248字节的整数倍。本发明可以简化第一TC帧的FEC编码流程，使得接收速率为10Gbps的ONU在处理FEC解码时与现有技术方案保持一致。

优选地，在步骤302之前，所述方法还包括：

S301a、对所述第二TC帧进行扰码。

具体地，通过上一个第二TC帧中的Alen字段的值，计算当前第二TC帧所采用的扰码模式(Scramble Pattern，简称为SP)，其中Alen字段用于指示第二TC帧的帧长。具体扰码的方法，可以参照现有技术存在的扰码技术，这里不再赘述。

优选地，在步骤302之前，所述方法还包括：

S301b、对第二TC帧进行第一编码。

具体地，该第一编码可以使用里所码(Reed-solomon codes，RS)RS(255,239)编码，或者RS(248,216)编码、或者低密度奇偶校验码(Low Density Parity Check Code，简称为LDPC)编码、或者级联前向纠错编码(Forward Error Code，简称为FEC)编码，或者其他现有技术记载的FEC编码，如果采用高阶的编码方式，可以带来编码增益，这里不再赘述。

优选地，在步骤303之前，所述方法还包括：

S301c、对第三TC帧插入伪GEM帧帧头。该步骤的有益效果是可以使得原ONU(原ONU指的是在GPON系统中的接收速率为2.488Gbps的ONU，或者在XGPON中接收速率为10Gbps的ONU)在接收第三TC帧时不产生GEM帧丢失(Loss of GEM channel delineation，简称为LCDG)告警。

具体地，步骤S301c具体包括：

S301c1、对第三TC帧插入占位符。

所谓占位符是指先占住某特定的位置，然后再往该特定位置上添加具体的内容。为说明方便，对于GPON系统而言，命名接收速率为2.488Gbps的ONU为原ONU，接收低于2.488Gbps的ONU为新ONU。在第三TC帧中按照特定规则插入伪GEM(Pseudo GEM，简称为PGEM)帧帧头。

其中，该伪GEM帧的帧结构如图6所示。伪GEM为5字节的GEM帧头加上X字节的填充(X为大于或等于0的整数，可以由OLT自由设置)，伪GEM帧负载的长度为L字节。伪GEM帧头中PLI(PayloadLength Indicator，帧长度指示符)字段的值为L+X字节。待插入的伪GEM帧头的GEM Port-ID设置为一特定ID，以使得原ONU在接收到携带该特定Port-ID的伪GEM帧头后，不能识别该Port-ID，而直接丢弃该伪GEM帧头而不去解析；新ONU在接收到添加伪GEM帧头的第三GTC帧后，能够丢弃伪GEM帧头而保留第三GTC帧的内容。

具体地，在第一TC帧之后、第三TC帧之前插入第1个伪GEM帧头的占位符，构造第1个伪GEM帧，然后以此类推，构造第2个伪GEM帧。L的取值需满足：在伪GEM帧头内PLI字段的最大值、未封装到伪GEM帧的第三TC帧按第一FEC编码估算的帧长之间取较小值，并且要求整个伪GEM帧长的取值，即L+X+5，为第一FEC编码的码字长度的整数倍。所述整个伪GEM帧包括插入的伪GEM帧头、比特映射后的第三TC帧片段，第一FEC编码的校验位。所述第三TC帧片段为将第三TC帧按照第一FEC码字的数据净荷长度进行切片，最后一片可能不足一个码字的净荷长度，其FEC可以参考现有缩短码字的处理。

S301c2、对插入占位符后的第三TC帧进行扰码。

S301c3、采用伪GEM帧头填充所述占位符。

使用伪GEM帧头代替其占位符，对伪GEM帧头、加扰的第三TC帧分片进行BIP计算，其结果用于下一个第一TC帧的BIP值计算。

优选地，所述方法还包括：

S301d、对第一TC帧和插入伪GEM帧头后的第三TC帧进行第二编码，所述第二编码是里所码RS(255,239)，或者RS(248,216)，或者低密度奇偶校验码LDPC编码，或者级联FEC编码的一种。该步骤S301d的有益效果是可以使得原ONU在接收第三TC帧时不产生FEC告警。

优选地，所述方法还包括：

S301e、对经过第二编码后的第一TC帧和第三TC帧做第三次扰码处理。

实施例二

下面结合图7，对本发明实施例提供的一种无源光网络成帧的方法进行详细描述。如图7所示，图7示出了本发明实施例提供一种成帧的方法700，所述方法700包括：

S701，分别生成第一TC帧和第二TC帧，其中，所述第一TC帧的下行速率为2.488Gbps或10Gbps，第二TC帧的下行速率为第一TC帧的下行速率的1/N，第一TC帧和第二TC帧帧长之和为125微秒，N为大于1的整数。

S702，对第二TC帧进行第一编码。其中，第一编码可以使用RS(255,239)，也可以使用其他编码方式，如RS(255,151)编码、RS(248,216)编码、LDPC编码、级联FEC编码，或者其他现有技术中存在的FEC编码，这里不再赘述。

步骤703，对第二TC帧进行扰码。扰码的处理同现有技术的处理相同，即通过上一个第二TC帧中的Alen域的值，计算当前第二TC帧所采用的扰码模式(Scramble Pattern，简称为SP)。

步骤704，对第二TC帧进行比特映射，生成第三TC帧，所述比特映射是指将第二TC帧的每一个比特采用N个比特来标识。具体地，第二TC帧对应于2.488Gbps的1/N的速率。以第二TC帧为622Mbps的线路速率为例，为了准确定时，第二TC帧的比特位宽是第一TC帧的N倍，如本发明实施例所示的，第二TC帧的速率为622Mbps，共占字节数为5000字节(基于假设第一帧长为60.7微秒，第二帧长为64.3微秒计算得出)。由于现有的OLT的发射机的下行处理速率为2.488Gbps，因为第二TC帧在发射前，需要进行比特映射，即将速率为622Mbps的下行帧映射为速率为2.488Gbps的下行帧。映射后的第三TC帧长为5000*4＝20000字节，使得第一TC帧和第三TC帧的总字节数为18880+20000＝38880字节，正好为现有技术GPON的GTC帧所占字节数。

步骤705，对第三TC帧插入占位符。

步骤706，对插入占位符后的第三TC帧进行第二次扰码。

步骤707，用伪GEM帧头填充对应的占位符。

步骤708，对第一TC帧和插入伪GEM帧头后的第三TC帧整体进行第二编码，其中，第二编码可以使用RS(255,239)，也可以使用其他编码方式，如RS(255,151)编码、RS(248,216)编码、LDPC编码、级联FEC编码，或者其他现有技术中存在的FEC编码，这里不再赘述。

关于步骤705～步骤708的具体介绍，请参照实施例一的描述，这里不再赘述。

步骤709，对进行第二编码后的第一TC帧和第三TC帧进行扰码。

步骤710，将扰码后的第一TC帧和第三TC帧作为一个整体发送至ONU。

还应理解，在本发明的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。

实施例三

图8示出了本发明实施例提供的一种无源光网络解帧的方法800示意性流程图，该方法800可以应用在GPON或XG-PON中，当应用在GPON系统中，由接收速率为2.488Gbps的ONU执行；当应用在XG-PON系统中，由接收速率为10Gbps的ONU执行。如图8所示，该方法800包括：

S801、接收下行数据流，其中，所述下行数据流包括第一TC帧和第二TC帧，其中，第一TC帧的下行速率遵循标准G.984.3或G.987的规定，即为2.488Gbps或10Gbps，第二TC帧的下行速率为第一TC帧的下行速率的1/N，第一TC帧和第二TC帧帧长之和为125微秒，N为大于1的整数。

S802、与第一TC帧进行同步。

S803、解析所述第一TC帧。

优选地，所述N的取值为2、4、8之一。

优选地，所述第二TC帧的帧头间隔也为125微秒。

可选地，所述方法800还包括：

S801a，解扰码所述第一TC帧。

可选地，所述方法800还包括：

S801b、解码所述第一TC帧。

可选地，所述方法800还包括：

S801c，丢弃所述第二TC帧。

在本发明实施例中，具体而言，所述与第一TC帧同步包括：

根据第一TC帧中PCBd中的Psync字段，与所述第一TC帧同步；具体如何根据Psync与第一TC帧进行同步，请参照现有技术的描述，这里不再赘述。

本领域普通技术人员应理解，ONU的光接收机从线路上接收到OLT发送的数据流，并将该数据流传输至ONU的MAC模块进行处理，本发明实施例提供的解帧的方法具体由ONU的MAC模块进行处理。

应理解，本发明实施例提供的一种解帧的方法与本发明另一实施例提供的一种成帧的方法为对应的接收侧的和发送侧。当在发送侧进行了扰码，相应地要在接收侧要进行解扰码，其中，解扰码与扰码是互逆的操作，关于扰码或解扰码的具体技术请参照现有技术的描述，这里不再赘述。

应理解，本发明实施例提供的一种解帧的方法与本发明另一实施例提供的一种成帧的方法为对应的接收侧和发送侧。如果在发送侧进行了编码，相应地在接收侧要进行解码处理，解码与编码是互逆操作。

在本发明实施例中，具体而言，所述丢弃第二TC帧具体包括：

根据伪GEM帧帧头的端口标识Port-ID字段，丢弃所述第二TC帧。本领域普通技术人员应理解，MAC模块根据GEM帧帧头中的端口标识Port ID对GEM进行读取，由于伪GEM帧中的Port ID不属于任何ONU，所以ONU不能解析，直接丢弃。具体而言，ONU的MAC模块确认所述Port-ID与ONU本地记录的Port-ID不相同时，丢弃该伪GEM帧头以及伪GEM帧头后的第二TC帧。

本发明实施例通过在发送侧提供一种解帧的方法，该解帧的方法中的第二TC帧对应线路速率低于第一TC帧的线路速率，因此与现有技术相比，接收侧的接收机速率降低以及接收机的带宽变窄，进而降低了光链路损耗，从而可以提高光功率预算。

实施例四

图9示出了本发明实施例提供的另一个无源光网络解帧的方法900的示意性流程图，该方法900可以应用在GPON或XG-PON中，当应用在GPON系统中，由接收速率为2.488Gbps的1/N的ONU执行；当应用在XG-PON系统中，由接收速率为10Gbps的1/N的ONU执行。如图9所示，该方法900包括：

S901、接收下行数据流。其中，所述下行数据流包括第一TC帧和第二TC帧，其中，第一TC帧的下行速率为2.488Gbps或10Gbps，第二TC帧的下行速率为第一TC帧的下行速率的1/N，第一TC帧和第二TC帧帧长之和为125微秒，N为大于1的整数。

S902、获取第二TC帧。

S903、对所述第二TC帧进行比特映射还原，生成第三TC帧，所述比特映射还原是指将所述第二TC帧中的每N个比特还原为1个比特；

S904、解析所述第三TC帧。

可选地，所述方法900还包括：

S902a，解扰码所述第二TC帧。

可选地，所述方法900还包括：

S902b，解码所述第二TC帧。

在本发明实施例中，具体而言，ONU的光接收机接收下行数据流，并将所述下行数据流传输至ONU的MAC模块进行处理，MAC模块接收所述下行数据流后进行解析，当识别到第二TC帧PCBd字段中的Psync字段时，与所述第二TC帧进行同步。

所述获取第二TC帧，具体包括：根据第二TC帧的PCBd字段中的Alen字段指示的第二TC帧的帧长信息，从接收的第二TC帧中移除伪GEM帧头，获取第二TC帧。

本领域普通技术人员应当理解，在发送侧第二TC帧进行比特映射，在接收侧需要还原第二TC帧，即比特映射与比特映射还原是互逆的操作。

本领域普通技术人员应理解，本发明实施例提供的一种解帧的方法与本发明另一实施例提供的一种成帧的方法为对应的接收侧的和发送侧。在发送侧进行了扰码，相应地在接收侧要进行解扰码，其中，解扰码与扰码是互逆的操作，关于扰码或解扰码的具体细节请参照现有技术的描述，这里不再赘述。

本领域普通技术人员应理解，本发明实施例提供的一种解帧的方法与本发明另一实施例提供的一种成帧的方法为对应的接收侧和发送侧。如果在发送侧进行了编码，相应地在接收侧要进行解码处理，解码与编码是互逆操作。

本发明实施例通过在接收侧提供一种解帧的方法，该解帧的方法中的第二TC帧对应线路速率低于第一TC帧的线路速率，因此，接收侧的接收机速率降低以及接收机的带宽变窄，进而降低了光链路损耗，从而可以提高光功率预算。

实施例五

图10示出了本发明实施例提供的一种无源光网络成帧的装置结构示意图，参照图10，所述装置1000包括：

生成模块1010，用于分别生成第一TC帧和第二TC帧，其中，所述第一TC帧的下行速率遵循标准G.984.3或者G.987.3的规定，第二TC帧的下行速率为第一TC帧的下行速率的1/N，第一TC帧和第二TC帧帧长之和为125微秒，N为大于1的整数；

映射模块1020，用于对第二TC帧进行比特映射，生成第三TC帧，其中，所述比特映射是指将所述第二TC帧的每一个比特采用N个比特来标识；

发送模块1030，用于将第一TC帧和第三TC帧发送至光网络单元ONU。

可选地，所述装置1000还包括扰码模块1040，所述扰码模块1040用于对所述第二TC帧进行扰码。

可选地，所述装置1000还包括编码模块1050，所述编码模块1050用于对第二TC帧进行第一编码，所述第一编码是里所码RS(255,239)，或者RS(248,216)，或者低密度奇偶校验码LDPC编码，或者级联FEC编码的一种。

可选地，所述装置1000还包括处理模块1060，所述处理模块1060用于对第三TC帧插入伪GEM帧头。

具体而言，所述处理模块1060具体用于：

对第三TC帧插入占位符。

对插入占位符后的第三TC帧进行扰码。

采用伪GEM帧头填充所述占位符。

可选地，所述编码模块1050还用于对第一TC帧和所述插入伪GEM帧头后的第三TC帧进行第二编码，所述第二编码是里所码RS(255,239)，或者RS(248,216)，或者低密度奇偶校验码LDPC编码，或者级联FEC编码的一种。

可选地，所述扰码模块1040还用于对经过第二编码后的第一TC帧和第三TC帧扰码。

需要说明的是,该实施例五中的各个模块执行的具体动作就是上文方法实施例一或二中的各个步骤，达到的效果也一样，具体内容不再赘述。

通过本发明实施例提供的无源光网络成帧的装置，该装置生成的第二TC帧对应的线路速率低于第一TC帧的线路速率，与现有技术相比，使得接收侧的接收机速率降低以及接收机的带宽变窄，进而降低了光链路损耗，从而可以提高光功率预算。

具体而言，所述成帧的装置可以是OLT的MAC处理模块，比如，MAC处理模块可以采用现场可编程门阵列(Field-Programmable Gate Array，简称为FPGA)，或者采用专用集成芯片(Application Specific Integrated Circuit，简称为ASIC)，或者采用系统芯片(System on Chip，简称为SoC)，或者采用中央处理器(Central Processor Unit，简称为CPU)，或者采用网络处理器(Network Processor，简称为NP)，或者采用数字信号处理电路(Digital Signal Processor，简称为DSP)，或者采用微控制器(Micro Controller Unit，简称为MCU)，或者采用可编程控制器(Programmable Logic Device，简称为PLD)或其他集成芯片。

图11示出了本发明实施提供的一种成帧的装置1100结构示意图，参照图11所示，所述装置1100包括处理器1110、存储器1120、通信总线1130和通信接口1140。处理器1110、存储器1120和通信接口1140之间通过通信总线1140连接并完成相互间的通信。该总线4013可以是工业标准体系结构(Industry Standard Architecture，简称为ISA)总线、外部设备互连(Peripheral Component，简称为PCI)总线或扩展工业标准体系结构(ExtendedIndustry Standard Architecture，简称为EISA)总线等。该总线4013可以分为地址总线、数据总线、控制总线等。为便于表示，图11中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。其中：处理器1110可能为单核或多核中央处理单元(CentralProcessing Unit，简称为CPU)，或者为特定集成电路(Application Specific IntegratedCircuit，简称为ASIC)，或者为被配置成实施本发明实施例的一个或多个集成电路。该存储器1120可以是只读存储器ROM或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器RAM或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器EEPROM、只读光盘CD-ROM或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器1120用于计算机执行指令。具体的，计算机执行指令中可以包括程序代码。

当计算机运行时，处理器1110运行计算机执行指令，具体地，所述处理器1110用于执行如实施例一或实施例二所述的方法步骤。

具体而言，所述成帧的装置是OLT的MAC处理模块，比如，MAC处理模块可以采用现场可编程门阵列，或者采用专用集成芯片，或者采用系统芯片，或者采用中央处理器，或者采用网络处理器，或者采用数字信号处理电路，或者采用微控制器，或者采用可编程控制器或其他集成芯片。

实施例六

图12示出了本发明实施例提供的一种无源光网络解帧的装置结构示意图，参照图12，所述装置1200包括：

接收模块1210，用于接收下行数据流，其中，所述所述下行数据流包括第一TC帧和第二TC帧，其中，第一TC帧的下行速率为2.488Gbps或10Gbps，第二TC帧的下行速率为第一TC帧的下行速率的1/N，第一TC帧和第二TC帧帧长之和为125微秒，N为大于1的整数。

同步模块1220，用于与第一TC帧进行同步。

解析模块1230，用于解析所述第一TC帧。

可选地，所述装置1200还包括解扰模块1240，所述解扰模块1240用于解扰码所述第一TC帧。

可选地，所述装置1200还包括解码模块1250，用于对所述第一TC帧进行第一解码。

可选地，所述装置1200还包括丢弃模块1260，用于丢弃所述第二TC帧。

在本发明实施例中，具体而言，所述与第一TC帧同步包括：

接收所述下行数据流并解析，根据第一TC帧中PCBd中的Psync字段，与所述第一TC帧同步；具体如何根据Psync与第一TC帧进行同步，请参照现有技术的描述，这里不再赘述。

具体而言，所述丢弃模块1260，具体用于：

根据伪GEM帧的端口标识Port-ID字段，对所述第二TC帧进行丢弃。更为具体地，当确认所述Port-ID与ONU本地记录的端口标识不相同时，丢弃携带该Port-ID的伪GEM帧以及伪GEM帧后的第二TC帧。

应理解，本发明实施例提供的一种解帧的装置与本发明另一实施例提供的一种成帧的装置为对应的接收侧的和发送侧。当在发送侧进行了扰码，相应地在接收侧要进行解扰码，其中，解扰码与扰码是互逆的操作，关于扰码或解扰码的具体技术请参照现有技术的描述，这里不再赘述。

需要说明的是,该实施例六中的各个模块执行的具体动作就是上文方法实施例三中的各个步骤，达到的效果也一样，具体内容不再赘述。

图13示出了本发明实施提供的一种解帧的装置1300结构示意图，参照图13所示，所述装置1300包括处理器1310、存储器1320、通信总线1330和通信接口1340。处理器1310、存储器1320和通信接口1340之间通过通信总线1330连接并完成相互间的通信。处理器1310可能为单核或多核中央处理单元，或者为特定集成电路，或者为被配置成实施本发明实施例的一个或多个集成电路。存储器1320可以为高速RAM存储器，也可以为非易失性存储器(non-volatile memory)，例如闪存flash，或至少一个磁盘存储器。存储器1320用于计算机执行指令。具体的，计算机执行指令中可以包括程序代码。

当计算机运行时，处理器1310运行计算机执行指令，具体地，所述处理器1310用于执行如方法实施例三所述的方法步骤。

具体到物理实体上，所述解帧的装置可以采用现场可编程门阵列，或者采用专用集成芯片，或者采用系统芯片，或者采用中央处理器，或者采用网络处理器，或者采用数字信号处理电路，或者采用微控制器，或者采用可编程控制器或其他集成芯片。

本发明实施例通过在接收侧提供一种解帧的装置，该装置接收的下行数据流中的第二TC帧对应线路速率低于第一TC帧的线路速率，因此，相对于现有技术的下行速率来说，本发明实施例中接收侧的接收机速率降低、接收机的带宽变窄，进而降低了光链路损耗，从而可以提高光功率预算。

实施例七

图14示出了本发明实施提供的另一个无源光网络解帧的装置1400的结构示意图，该装置1400可以应用在GPON或XG-PON中，当应用在GPON系统中，是2.488Gbps的ONU的MAC模块；当应用在XG-PON系统中，由10Gbps的ONU的MAC模块。如图14所示，该装置1400包括：

接收模块1410，用于接收下行数据流。其中，所述下行数据流包括第一TC帧和第二TC帧，其中，第一TC帧的下行速率为2.488Gbps或者10Gbps，第二TC帧的下行速率为第一TC帧的下行速率的1/N，第一TC帧和第二TC帧帧长之和为125微秒，N为大于1的整数。

获取模块1420，用于获取第二TC帧。

还原模块1430，用于对所述第二TC帧进行比特映射还原，生成第三TC帧，所述比特映射还原是指将所述第二TC帧中的每N个比特还原为1个比特。

解析模块1440，用于解析第三TC帧。

可选地，所述装置还包括解扰模块1450，所述解扰模块1450用于对所述第二TC帧进行解扰码。

可选地，所述装置还包括解码模块1460，所述解码模块1460还用于对所述第二TC帧进行解码。

在本发明实施例中，具体而言，ONU的光接收机接收下行数据流，并将所述下行数据流传输至ONU的MAC模块进行处理，接收模块1410接收所述下行数据流后进行，当识别到第二TC帧PCBd字段中的Psync字段时，与所述第二TC帧进行同步。

具体地，所述获取模块1430具体用于，根据第二TC帧的PCBd中的Alen字段标识的第二TC帧的帧长信息，丢掉伪GEM帧、FEC校验数据和第一TC帧，获取第二TC帧。

需要说明的是,该实施例七中的各个模块执行的具体动作就是上文方法实施例四中的各个步骤，达到的效果也一样，具体内容不再赘述。

图15示出了本发明实施提供的一种解帧的装置1500结构示意图，参照图15所示，所述装置1500包括处理器1510、存储器1520、通信总线1530和通信接口1540。处理器1510、存储器1520和通信接口1540之间通过通信总线1530连接并完成相互间的通信。处理器1510可能为单核或多核中央处理单元，或者为特定集成电路，或者为被配置成实施本发明实施例的一个或多个集成电路。存储器1520可以为高速RAM存储器，也可以为非易失性存储器，例如闪存flash，或至少一个磁盘存储器。存储器1520用于计算机执行指令。具体的，计算机执行指令中可以包括程序代码。

当计算机运行时，处理器1510运行计算机执行指令，具体地，所述处理器1510用于执行如方法实施例三所述的方法步骤。

实施例八

本发明实施例提供一种无源光网络PON系统，其中该PON系统包括OLT和第一ONU和第二ONU，所述OLT与第一ONU、第二ONU通过ODN相连，如图2或3所示，所述系统具体包括：

所述OLT用于分别生成第一TC帧和第二TC帧，其中，所述第一TC帧的下行速率为2.488Gbps或10Gbps，第二TC帧的下行速率为第一TC帧的下行速率的1/N，第一TC帧和第二TC帧帧长之和为125微秒，N为大于1的整数；对第二TC帧进行比特映射，生成第三TC帧，所述比特映射是指将所述第二TC帧的每一个比特采用N个比特来标识；将所述第一TC帧和所述第三TC帧发送至所述第一ONU和第二ONU。

所述第一ONU用于接收所述第一TC帧和第三TC帧，与第一TC帧进行同步；解析第一TC帧。

所述第二ONU用于接收所述第一TC帧和第三TC帧，获取第三TC帧；对所述第三TC帧进行比特映射还原，生成第二TC帧，解析第二TC帧。

应理解，本发明实施例八是相对于上述实施例1～7的系统类实施例，对实施例1～7的描述，当然也适用本发明实施例，对于技术细节的描述，请参照实施例1～7的记载，这里不再赘述。

另外，本文中术语“系统”和“网络”在本文中常被可互换使用。本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

应理解，在本发明实施例中，“与A相应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims

1.一种无源光网络成帧的方法，其特征在于，包括：

分别生成第一子帧和第二子帧，其中，所述第一子帧的下行速率与所述第二子帧的下行速率不同；

对所述第二子帧进行比特映射，生成第三子帧，其中，所述比特映射是指将所述第二子帧的每一个比特采用N个比特来标识，其中N是大于1的整数，以及第二子帧的下行速率与所述第三子帧的下行速率相同；

将所述第一子帧和所述第三子帧发送至光网络单元ONU。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

对所述第二子帧进行第一编码，所述第一编码是里所码RS(255,239)，或者RS(248,216)，或者低密度奇偶校验码LDPC编码，或者级联FEC编码的一种。

3.根据权利要求1或2所述的方法，其特征在于，所述方法还包括：

对所述第二子帧进行扰码。

4.根据权利要求1～3任意一项所述的方法，其特征在于，所述方法还包括：

对所述第三子帧插入伪无源光网络封装方法GEM帧头。

5.根据权利要求4所述的方法，其特征在于，所述对第三子帧插入伪无源光网络封装方法GEM帧头，具体包括：

对所述第三子帧插入占位符；

对所述插入占位符后的第三子帧进行扰码；

采用伪GEM帧头填充所述占位符。

6.根据权利要求5所述的方法，其特征在于，所述方法还包括：

对第一子帧和所述插入伪GEM帧头后的第三子帧进行第二编码，所述第二编码是里所码RS(255,239)，或者RS(248,216)，或者低密度奇偶校验码LDPC编码，或者级联FEC编码的一种。

7.根据权利要求6所述的方法，其特征在于，所述方法还包括：

对经过第二编码后的所述第一子帧和所述第三子帧进行扰码。

8.根据权利要求1～7任意一项所述的方法，其特征在于，所述第二子帧的下行物理控制块PCBd字段包括用于指示第二子帧帧长的字段。

9.根据权利要求1～8任意一项所述的方法，其特征在于，所述第一子帧的帧长为239字节的整数倍。

10.根据权利要求1～8任意一项所述的方法，其特征在于，所述第一子帧的帧长为248字节的整数倍。

11.一种无源光网络解帧的方法，其特征在于，所述方法包括：

接收第一子帧和第二子帧，其中，所述第一子帧的下行速率与所述第二子帧的下行速率不同；

获取第二子帧；

对所述第二子帧进行比特映射还原，生成第三子帧，所述比特映射还原是指将所述第二子帧中的每N个比特还原为1个比特，其中N是大于1的整数，以及第二子帧的下行速率与所述第三子帧的下行速率相同；

解析所述第三子帧。

12.根据权利要求11所述的方法，其特征在于，所述方法还包括：

解扰码所述第二子帧。

13.根据权利要求11或12所述的方法，其特征在于，所述方法还包括：

解码所述第二子帧。

14.根据权利要求11～13任意一项所述的方法，其特征在于，所述获取第二子帧，具体包括：

根据所述第二子帧的下行物理控制块PCBd字段指示的第二子帧的帧长信息，从接收的第二子帧中移除伪吉比特无源光网络封装方法GEM帧，获取第二子帧。

15.一种用于成帧的装置，其特征在于，包括：

生成模块，用于分别生成第一子帧和第二子帧，其中，所述第一子帧的下行速率与所述第二子帧的下行速率不同；

映射模块，用于对所述第二子帧进行比特映射，生成第三子帧，其中，所述比特映射是指将所述第二子帧的每一个比特采用N个比特来标识，其中N是大于1的整数，以及第二子帧的下行速率与所述第三子帧的下行速率相同；

发射模块，用于将所述第一子帧和所述第三子帧发送至光网络单元ONU。

16.根据权利要求15所述的装置，其特征在于，所述装置还包括编码模块，所述编码模块用于对所述第二子帧进行第一编码，所述第一编码是里所码RS(255,239)，或者RS(248,216)，或者低密度奇偶校验码LDPC编码，或者级联FEC编码的一种。

17.根据权利要求15或16所述的装置，其特征在于，所述装置还包括扰码模块，所述扰码模块用于对所述第二子帧进行扰码。

18.根据权利要求15～17任意一项所述的装置，其特征在于，所述装置还包括：

处理模块，用于对所述第三子帧插入伪吉比特无源光网络封装方法GEM帧头。

19.根据权利要求18所述的装置，其特征在于，所述处理模块具体用于：

对第三子帧插入占位符；

对插入占位符后的第三子帧进行扰码；

采用伪GEM帧头填充所述占位符。

20.根据权利要求19所述的装置，其特征在于，所述编码模块还用于对第一子帧和所述插入伪GEM帧头后的第三子帧进行第二编码，所述第二编码是里所码RS(255,239)，或者RS(248,216)，或者低密度奇偶校验码LDPC编码，或者级联FEC编码的一种。

21.根据权利要求20所述的装置，其特征在于，所述扰码模块还用于对经过第二编码后的所述第一子帧和所述第三子帧进行扰码。

22.根据权利要求15～21任意一项所述的装置，其特征在于，所述第二子帧的物理控制块PCB字段包括用于指示第二子帧帧长的字段。

23.一种用于解帧的装置，其特征在于，所述方法包括：

接收模块，用于接收第一子帧和第二子帧，其中，所述第一子帧的下行速率与所述第二子帧的下行速率不同；

获取模块，用于获取第二子帧；

还原模块，用于对所述第二子帧进行比特映射还原，生成第三子帧，所述比特映射还原是指将所述第二子帧中的每N个比特还原为1个比特，其中N是大于1的整数，以及第二子帧的下行速率与所述第三子帧的下行速率相同；

解析模块，用于解析所述第三子帧。

24.根据权利要求23所述的装置，其特征在于，所述装置还包括解扰模块，用于对所述第二子帧进行解扰码。

25.根据权利要求23或24所述的装置，其特征在于，所述装置还包括解码模块，用于对所述第二子帧进行解码。

26.根据权利要求23～25任意一项所述的装置，其特征在于，所述获取模块具体用于：根据所述第二子帧的下行物理控制块PCBd中的Alen字段标识的第二子帧的帧长信息，丢掉伪GEM帧，获取第二子帧。

27.一种无源光网络系统，包括光线路终端OLT和光网络单元ONU，所述OLT通过光配线网络ODN与所述ONU相连，其特征在于，所述光线路终端为权利要求15～22任意一项所述的装置，所述ONU为权利要求23～26任意一项所述的装置。