CN110069432A - 带有数据处理功能的外围电路互连系统及其联动方法 - Google Patents

带有数据处理功能的外围电路互连系统及其联动方法 Download PDF

Info

Publication number
CN110069432A
CN110069432A CN201810057882.3A CN201810057882A CN110069432A CN 110069432 A CN110069432 A CN 110069432A CN 201810057882 A CN201810057882 A CN 201810057882A CN 110069432 A CN110069432 A CN 110069432A
Authority
CN
China
Prior art keywords
data
peripheral circuit
starting
trigger
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810057882.3A
Other languages
English (en)
Other versions
CN110069432B (zh
Inventor
冯超
许剑
倪永良
尤伟其
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiaohua Semiconductor Co ltd
Original Assignee
Huada Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huada Semiconductor Co Ltd filed Critical Huada Semiconductor Co Ltd
Priority to CN201810057882.3A priority Critical patent/CN110069432B/zh
Publication of CN110069432A publication Critical patent/CN110069432A/zh
Application granted granted Critical
Publication of CN110069432B publication Critical patent/CN110069432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Microcomputers (AREA)
  • Bus Control (AREA)

Abstract

一种外围电路互连系统包括：直接存储器访问控制器DMAC，接收外围电路以及数据计算单元DCU发出的启动/触发信号启动/触发传输数据动作并在传输数据结束后产生启动/触发信号以启动/触发所述数据计算单元DCU或其它外围电路；数据计算单元DCU，根据预先设定在接收到所述启动/触发信号后对所述传输数据进行运算或比较并将运算或比较结果保存在寄存器内；联动控制单元：在包括直接存储器访问控制器DMAC和多个外围电路在内的启动/触发源中选择一个或多个启动/触发源并当所述数据计算单元DCU完成所述运算或比较后产生启动/触发请求以启动/触发直接存储器访问控制器DMAC或其它外围电路。系统在各个外围电路的联动数据处理时不必向CPU发中断或不用唤醒CPU。

Description

带有数据处理功能的外围电路互连系统及其联动方法
技术领域
本发明一般地涉及与微控制器单元(MCU)有关的外围电路互连系统，尤其涉及带有数据处理功能的外围电路互连系统及其联动方法。
背景技术
MCU具有各种丰富的外围功能，目前很多MCU已经能够实现两个外围功能之间的联动功能，即某个外围电路执行完成1个动作后，触发另一个外围电路开始动作。如ST的外设互连矩阵(EXTI)，瑞萨的事件链控制(ELC)等。这种设计的好处是能够在不需要CPU介入的情况下由若干外围电路完成一些特定功能，这样就可以使CPU专注于复杂程序和计算或将CPU转入低功耗模式以降低使用功耗。当需要有数据处理时就必须使用中断打断正在进行的复杂计算或唤醒CPU，由软件完成这些数据处理。图1A表示现有技术的一种外围功能之间的联动方式的结构示意图，图1B表示图1A所示联动方式下的执行流程图。由图可见，当外围电路联动过程中需要进行数据处理时，必须采用唤醒CPU来完成数据处理，再将CPU转入低功耗模式的方法来实现。例如，首先，外围电路1动作完成产生中断通知CPU；接着，CPU的中断子程序读取外围电路1的数据寄存器中的数据并进行处理；然后，CPU在数据处理完成后将数据写入外围电路2的数据寄存器；接着，CPU的中断子程序启动外围电路2开始动作；最后，CPU转入睡眠模式等待下一次中断。如此这样不仅会由于需要经常唤醒CPU使得降低功耗的效果大打折扣，并且程序需要在CPU进入低功耗状态和唤醒的过程等待处理时间，降低了程序执行的效率。
发明内容
本发明的目的在于克服现有技术存在的缺陷，提出一种带有数据处理功能的外围电路互连系统及其联动方法。
根据本发明的一个方面，提供一种外围电路互连系统，包括：
直接存储器访问控制器DMAC，接收外围电路以及数据计算单元DCU发出的启动/触发信号启动/触发传输数据动作，并在传输数据结束后产生启动/触发信号以启动/触发所述数据计算单元DCU或其它外围电路；
数据计算单元DCU，根据预先设定在接收到所述启动/触发信号后对所述传输数据进行处理，并将处理结果保存在寄存器内；
联动控制单元：在包括直接存储器访问控制器DMAC和多个外围电路在内的启动/触发源中选择一个或多个启动/触发源，并当所述数据计算单元DCU完成所述处理后产生启动/触发请求以启动/触发直接存储器访问控制器DMAC或其它外围电路。
其中，所述数据计算单元DCU包括运算电路和/或比较电路以及数据寄存器，所述运算包括加、减、乘、除、逻辑运算、加解密、编解码在内的一种或多种数据处理，所述比较包括对数据间大小的比较。
其中，所述联动控制单元设置在所述直接存储器访问控制器DMAC、数据计算单元DCU和外围电路的一个或多个内部，且所述联动控制单元包括选择启动/触发源的电路和生成启动/触发请求的电路。
其中，所述选择启动/触发源的电路包括选择寄存器，用于在来自多个外围电路和所述直接存储器访问控制器DMAC的启动请求中选择其中一个或多个启动请求，所述生成启动/触发请求的电路用于当所述运算或比较完成时产生启动/触发请求来启动所述直接存储器访问控制器DMAC或其它外围电路。
其中，所述联动控制单元设置在所述数据计算单元DCU内部,所述数据计算单元为独立设置。
其中，所述直接存储器访问控制器DMAC和所述数据计算单元DCU通过数据总线与外围电路连接。
其中，所述数据计算单元DCU设置在所述直接存储器访问控制器DMAC内。
其中，所述联动控制单元为包括信号选择模块在内的触发控制电路。
其中，所述直接存储器访问控制器DMAC通过数据总线与外围电路连接，所述触发控制电路分别与所述直接存储器访问控制器DMAC和外围电路连接。
其中，所述数据计算单元DCU和/或所述直接存储器访问控制器DMAC作为所述外围电路的一部分。
根据本发明的另一方面，提供一种外围电路互连系统的联动方法，包括如下步骤：
A.外围电路1开始动作；
B.外围电路1动作结束，动作产生的数据保存在数据寄存器；
C.外围电路1产生启动信号启动DMAC动作，并将数据寄存器中的数据传送给DCU进行数据处理；
D.DCU在所述数据处理结束时产生启动信号，启动外围电路2开始动作；
E.外围电路2动作完成后产生启动信号启动其他外围电路开始动作，或者发出中断唤醒所述CPU。
其中，所述步骤D进一步包括：
D1.DCU产生的启动信号启动DMAC；
D2.DMAC将所述数据从DCU传送至外围电路2的数据寄存器；
D3.DMAC完成所述数据传送后启动外围电路2开始动作。
根据本发明的另一方面，提供一种外围电路互连系统的联动方法，包括如下步骤：
A.外围电路1开始动作；
B.外围电路1动作结束并产生事件信号送至触发控制电路，动作产生的数据保存在数据寄存器；
C.触发控制电路启动DMAC动作，将外围电路1的数据寄存器中的数据传送给DCU；
D.DCU完成所述数据处理；
E.DMAC产生事件信号，送至触发控制电路触发外围电路2开始动作；
F.外围电路2动作完成后通过触发控制电路继续触发其他外围电路，或者发出中断唤醒CPU。
其中，上述步骤还包括在步骤D之后，DMAC将DCU处理完成的数据传送至外围电路2的步骤。
如上所述的方法，其中，所述数据处理为对数据间大小的比较或为包括加、减、乘、除、逻辑运算、加解密、编解码在内的一种或多种数据运算。
根据本发明的带有数据处理功能的外围电路互连系统及其联动方法，能够在各个外围电路的联动过程需要进行数据处理时不必向CPU发中断或者不用唤醒CPU，就可以进行数据处理。该系统和方法不但能够大大降低系统的整体功耗，还能节省因唤醒CPU以及使CPU转入低功耗模式所需的等待时间，提高了系统的处理效率
附图说明
包括附图是为提供对本公开内容的进一步的理解。附图示出了本公开内容的实施例，并与本说明书一起起到解释本公开内容原理的作用。在结合附图并阅读了下面的对特定的非限制性本公开内容的实施例之后，本公开内容的技术方案及其优点将变得显而易见。其中：
图1A表示现有技术的一种外围功能之间的联动方式的结构示意图。
图1B表示图1A所示联动方式下的执行流程图。
图2是表示根据本发明的带有数据处理功能的外围电路互连系统的示意框图。
图3是图2所示带有数据处理功能的外围电路互连系统的一个实施例中，一个数据计算单元的内部结构示意图。
图4是图2和图3所示带有数据处理功能的外围电路互连系统的一个实施例中，系统处于运算模式下的示意框图。
图5是图4所示外围电路互连系统的操作流程示意图。
图6是图2和图3所示带有数据处理功能的外围电路互连系统的一个实施例中，系统处于比较模式下的示意框图。
图7是图6所示外围电路互连系统的操作流程示意图。
图8是图2所示带有数据处理功能的外围电路互连系统的另一个实施例中，系统处于运算模式下的示意框图。
图9是图8所示外围电路互连系统的操作流程示意图。
图10是图2所示带有数据处理功能的外围电路互连系统的另一个实施例中，系统处于比较模式下的示意框图。
图11是图10所示外围电路互连系统的操作流程示意图。
具体实施方式
参考在附图中示出和在以下描述中详述的非限制性实施例，更完整地说明本公开内容的多个技术特征和有利细节。并且，以下描述忽略了对公知的原始材料、处理技术、组件以及设备的描述，以免不必要地混淆本公开内容的技术要点。然而，本领域技术人员能够理解到，在下文中描述本公开内容的实施例时，描述和特定示例仅作为说明而非限制的方式来给出。
在任何可能的情况下，在所有附图中将使用相同的标记来表示相同或相似的部分。此外，尽管本公开内容中所使用的术语是从公知公用的术语中选择的，但是本公开内容的说明书中所提及的一些术语可能是公开内容人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本公开内容。
图2是表示根据本发明的一种带有数据处理功能的外围电路互连系统的示意框图。参见图2，外围电路互连系统包括：直接存储器访问控制器(DMAC)21，它用以接收数据计算单元(DCU)22以及外围电路1发出的启动/触发信号启动/触发传输数据动作，并在传输数据结束后产生启动/触发信号以启动/触发所述数据计算单元(DCU)22或其它外围电路2；数据计算单元(DCU)22，它根据预先设定在接收到所述启动/触发信号后对所述传输数据进行运算或比较，并将运算或比较结果保存在寄存器内；联动控制单元23，它在包括直接存储器访问控制器(DMAC)21和多个外围电路1在内的启动/触发源中选择一个或多个启动/触发源，并当所述数据计算单元(DCU)22完成所述运算或比较后产生启动/触发请求以启动/触发直接存储器访问控制器(DMAC)21或其它外围电路2。
根据本发明的方案，由于外围电路、DMAC、DCU之间通过一联动机制实现互联，在传统外围电路互连系统的基础上增加数据运算和比较功能等数据处理功能，故能够解决外围电路联动过程中需要CPU参与计算的问题。即，外围电路、DMAC、DCU之间通过一联动机制实现互联，通过外围电路触发启动DMAC搬运数据，在DMAC进行数据搬运时，通过DCU进行数据处理，在需要数据处理的外围电路联动过程中不需要CPU参与，从而使CPU专注于复杂计算或使CPU始终保持在低功耗状态。
图3是图2所示带有数据处理功能的外围电路互连系统的一个实施例中，一个数据计算单元(DCU)22的内部结构示意图。参见图3，DCU22包括运算电路221和/或比较电路222以及数据寄存器223和224，其中的运算包括但不局限于以下数据操作中的一种或多种：加、减、乘、除、逻辑运算、加解密、编解码，其中的比较是比较数据间的大小。该实施例中，除了包含实现自身功能所必需的功能电路和寄存器外，DCU22内部还设置了联动控制单元23，即，在本实施例的方案中，图2所示的联动控制单元23是设置在DCU22内部的，它例如包括选择启动源的电路225和生成启动请求的电路226。亦即，它具有硬件启动功能，能够在选择启动源的电路例如选择寄存器选择某个启动源时，在接收到该启动源发出的启动请求后开始动作。选择寄存器用于在来自多个外围电路和DMAC的启动请求中选择其中一个或多个启动请求，而生成启动请求的电路则用于当运算完成时产生启动请求来启动DMAC或其它外围电路。
结合参见图2和图3，DMAC21用于在外围电路之间以及外围电路和存储器之间传输数据。DMAC21能够接收DCU22以及外围电路1发出的启动信号启动传输动作，并在传输结束后产生启动信号来启动DCU22或其他外围电路2。DCU22用于根据预先设定，在接收到启动信号后，例如由运算电路221对保存在数据寄存器223中的数据进行某种运算，运算结果保存在数据寄存器224(也称结果寄存器，它可以和数据寄存器兼用，即用运算结果覆盖原来的数据)，并在运算结束后产生用于启动DMAC或其它外围电路2的启动信号。设置在DCU22内部的联动控制单元23包括选择启动源的电路225和生成启动请求的电路226。其中，选择启动源的电路225例如是一个寄存器，该寄存器用于在来自多个外围电路1和DMAC21的启动请求中选择其中一个或多个启动请求。生成启动请求的电路226用于当运算完成时产生启动请求来启动DMAC21或其它外围电路2。DCU能够实现的运算可以是加法，减法，乘法运算，也可以是数据加密，解密运算等，以及数据间的大小比较。在执行运算操作时，用户可以设定在运算结束时输出启动请求，例如，可以设定当加密运算完成时发出启动请求，DMAC21可以响应这个启动请求将加密完成的数据传送至指定位置。也可以设定在运算产生某种结果时输出启动请求，例如，当加法运算的和超过某个数值时输出启动请求。在执行比较操作时，用户可以根据比较结果输出启动请求，例如，可以设定当数据A大于数据B时发出启动请求，其他情况下不发出启动请求。
尽管在图3所示的示意图中，联动控制单元23是设置在DCU22内部的，但是，本领域的技术人员可以理解，所述联动控制单元23也可以设置在包括DMAC21和外围电路在内的一个电路或多个电路内部。本领域的技术人员还可以理解，系统中的DMAC还能够被可以实现相同功能的其他模块代替,或作为其他外围电路的一部分作用于系统中。
图4是图2和图3所示带有数据处理功能的外围电路互连系统的一个实施例中，系统处于运算模式下的示意框图。参见图4，其中，DMAC21和DCU22通过数据总线8与外围电路1和2连接，联动控制单元23设置在DCU22内(未图示)。首先由DMAC21选择外围电路1作为启动源，外围电路1动作完成后将自身动作产生的数据存入数据寄存器101中，并产生启动信号启动DMAC21。DMAC21根据设定将外围电路1的数据寄存器101中的数据传送至DCU22的数据寄存器223或224中。然后，DCU22选择DMAC21作为启动源，DMAC21传输完成后产生启动信号启动DCU22，DCU22根据设定对数据寄存器中的数据进行运算。接着，DMAC21选择DCU22作为启动源，DCU22将计算结果存入数据寄存器并产生启动信号启动DMAC21。然后，DMAC21根据设定将DCU22的数据寄存器的数据传送至外围电路2的数据寄存器201。最后，外围电路2选择DMAC21作为启动源，DMAC21传输完成后产生启动信号启动外围电路2，外围电路2利用数据寄存器201中的数据进行自身动作。
图5是图4所示外围电路互连系统的操作流程示意图。结合参见图4和图5，步骤S51，系统配置外围电路1和2的动作，并配置DMAC21和DCU22；步骤S52，外围电路1开始动作，例如，将CPU转入低功耗状态；步骤S53，外围电路动作结束并产生启动信号，动作产生的数据保存在数据寄存器101；步骤S54，外围电路1产生的启动信号启动DMAC21动作，将数据寄存器101中的数据传送给DCU22进行运算；步骤S55，DCU22完成数据处理后产生启动信号启动DMAC21，DMAC21将数据从DCU22的数据寄存器(结果寄存器)传送至外围电路2的数据寄存器201；步骤S56，DMAC21在传送数据完成后启动外围电路2开始动作；步骤S57，外围电路2动作完成后可继续启动其他外围电路，也可以发出中断唤醒CPU。
图6是图2和图3所示带有数据处理功能的外围电路互连系统的一个实施例中，系统处于比较模式下的示意框图。参见图6，其中，外围电路1通过数据总线8与DMAC21和DCU22连接，外围电路2与DCU22连接，联动控制单元23设置在DCU22内(未图示)。首先，DMAC21选择外围电路1作为启动源，外围电路1动作完成后将自身产生的数据存入数据寄存器101并产生启动信号启动DMAC。接着，DMAC21根据设定将外围电路1的数据寄存器101的数据传送至DCU22的数据寄存器223或224，DCU22能够对数据寄存器中的数据进行实时比较，因此当DMAC21向DCU22的数据寄存器传输数据的同时，DCU22将产生比较结果。然后，外围电路2选择DMAC21作为启动源，当DCU22的比较结果满足设定时，DCU22将产生启动信号启动外围电路2开始动作。
图7是图6所示外围电路互连系统的操作流程示意图。结合参见图6和图7，步骤S71，系统配置外围电路1和2的动作，并配置DAMC21和DCU22；步骤S72，外围电路1开始动作，例如，将CPU转入低功耗状态；步骤S73，外围电路1动作结束并产生启动信号，动作产生的数据保存在数据寄存器101；步骤S74，外围电路1产生启动信号启动DMAC21动作，并将数据寄存器101中的数据传送给DCU22进行比较；步骤S75，DCU22在比较出现满足期望的结果时产生启动信号，启动外围电路2开始动作；步骤S76，外围电路2动作完成后可以产生启动信号启动其他外围电路开始动作，也可以发出中断唤醒CPU。
图8是图2所示带有数据处理功能的外围电路互连系统的另一个实施例中，系统处于运算模式下的示意框图。参见图8，与图3至图7所示的实施例不同，其中，DCU22设置在DMAC21内部，而联动控制单元23则单独设置。当然，本领域的技术人员可以理解，在其它的实施例中，DCU22也可以作为其它的外围电路的一部分。图8中，联动控制单元23例如是一个触发控制电路23’，其结构可以是常规的信号选择模块，例如瑞萨的ELC模块。内含DCU22的DMAC21通过数据总线8与外围电路1和2连接，触发控制电路23’分别与DMAC21、外围电路1和外围电路2连接。在本实施例中，由触发控制电路23’负责对各个外围电路送来的动作，即对各个触发源(又可以成为启动源)进行选择。被选中的触发源和它将要触发的外围电路，即触发目标相连。当触发源所在的外围电路发生事件时，触发信号通过触发控制电路传送到触发目标所在的外围电路中，触发目标所在的外围电路再根据事先设定好的动作模式进行动作。每个触发目标都拥有一个触发源选择寄存器。这样就使得每个触发目标能够独立选择各自的触发源(又可以成为启动源)，多个触发目标(又可以成为启动目标)可以同时被不同的或者被同一个触发源所触发。在非低功耗的应用中，软件也能够通过写寄存器产生一个触发源来触发其他触发目标，同其他触发源一样，软件产生的触发源也需要触发事件选择寄存器选择和需要被触发的触发目标连接起来。
DCU22负责对DMAC21读取的源地址的数据进行运算，在运算模式下，根据事先设定好的条件，对读取的源地址的数据进行运算后，再由DMAC21传输至目标地址。DMAC21负责将外围电路动作产生的数据传送至数据运算单元中进行运算和比较判断，并将运算结果传送至另一外围电路。DMAC21的每个通道作为独立的触发目标，由触发控制电路选择触发源来启动传送。DMAC21传送完成后会产生中断和触发源信号来触发其他外围电路动作。
具体地，如图8所示，外围电路1动作完成产生事件信号送至触发控制电路23’，后者触发DMAC21开始传输。接着，DMAC21将数据从外围电路1的数据寄存器传输至DCU22进行运算。然后，DMAC21将运算结果传送至外围电路2的数据寄存器201。DMAC21传输完成后产生事件信号送至触发控制电路23’，后者触发外围电路2开始动作。
图9是图8所示外围电路互连系统的操作流程示意图。结合参见图8和图9，步骤S91，系统配置外围电路1和2动作，并配置DMAC21、DCU22和触发控制电路23’；步骤S92，外围电路1开始动作，例如，将CPU转入低功耗状态；步骤S93，外围电路1动作结束并产生事件信号送至触发控制电路23’，动作产生的数据保存在数据寄存器101；步骤S94，触发控制电路23’启动DMAC21动作，将外围电路1的数据寄存器101中的数据传送给DCU22进行运算；步骤S95，DCU22完成数据处理并通过DMAC21将处理完成的数据传送至外围电路2，传送完成后通过触发控制电路23’触发外围电路2开始动作；步骤S96，外围电路2动作完成后可通过触发控制电路23’继续触发其他外围电路，也可以发出中断唤醒CPU。
图10是图2所示带有数据处理功能的外围电路互连系统的另一个实施例中，系统处于比较模式下的示意框图。参见图10，同样，与图3至图7所示的实施例不同，其中，DCU22设置在DMAC21内部，而联动控制单元23则单独设置。图10中，联动控制单元23例如是一个触发控制电路23’，其结构可以是常规的信号选择模块，例如瑞萨的ELC模块。内含DCU22的DMAC21通过数据总线8与外围电路1连接，触发控制电路23’分别与DMAC21、外围电路1和外围电路2连接。在本实施例中，由触发控制电路23’负责对各个外围电路送来的动作，即对各个触发源(又可以成为启动源)进行选择。被选中的触发源和它将要触发的外围电路，即触发目标相连。当触发源所在的外围电路发生事件时，触发信号通过触发控制电路传送到触发目标所在的外围电路中，触发目标所在的外围电路再根据事先设定好的动作模式进行动作。每个触发目标都拥有一个触发源选择寄存器。这样就使得每个触发目标能够独立选择各自的触发源(又可以成为启动源)，多个触发目标(又可以成为启动目标)可以同时被不同的或者被同一个触发源所触发。在非低功耗的应用中，软件也能够通过写寄存器产生一个触发源来触发其他触发目标，同其他触发源一样，软件产生的触发源也需要触发事件选择寄存器选择和需要被触发的触发目标连接起来。
DCU22负责对DMAC21读取的源地址的数据进行比较，在比较模式下，将读取的源地址数据和事先设定好的标准数据进行比较，当满足设定的条件(例如大于，小于，等于等)时产生中断和触发源信号以触发其他外围电路动作。DMAC21负责将外围电路动作产生的数据传送至数据运算单元中进行比较判断，并将运算结果传送至另一外围电路。DMAC21的每个通道作为独立的触发目标，由触发控制电路选择触发源来启动传送。DMAC21传送完成后会产生会产生中断和触发源信号来触发其他外围电路动作。
具体地，如图10所示，外围电路1动作完成产生事件信号送至触发控制电路23’，后者触发DMAC21开始传输。接着，DMAC21将数据从外围电路1的数据寄存器传输至DCU22的数据寄存器223或224进行比较并当比较结果满足设定条件时产生事件信号送至触发控制电路23’，后者触发外围电路2开始动作。
图11是图10所示外围电路互连系统的操作流程示意图。结合参见图10和图11，步骤S111，系统配置外围电路1和2动作，并配置DMAC21、DCU22和触发控制电路23’；步骤S112，外围电路1开始动作，例如，将CPU转入低功耗状态；步骤S113，外围电路1动作结束并产生事件信号送至触发控制电路23’，动作产生的数据保存在数据寄存器101；步骤S114，触发控制电路23’启动DMAC21动作，将外围电路1的数据寄存器101中的数据传送给DCU22进行比较；步骤S115，当比较满足期望的结果时产生事件信号送至触发控制电路23’触发外围电路2开始动作；步骤S116，外围电路2动作完成后可通过触发控制电路23’继续触发其他外围电路，也可以发出中断唤醒CPU。
虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是对本领域技术人员显而易见的是，这些实施方式仅仅是作为示例示出的。本领域技术人员可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并藉此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。

Claims (17)

1.一种外围电路互连系统，包括：
直接存储器访问控制器DMAC，接收外围电路以及数据计算单元DCU发出的启动/触发信号启动/触发传输数据动作，并在传输数据结束后产生启动/触发信号以启动/触发所述数据计算单元DCU或其它外围电路；
数据计算单元DCU，根据预先设定在接收到所述启动/触发信号后对所述传输数据进行处理，并将处理结果保存在寄存器内；
联动控制单元：在包括直接存储器访问控制器DMAC和多个外围电路在内的启动/触发源中选择一个或多个启动/触发源，并当所述数据计算单元DCU完成所述处理后产生启动/触发请求以启动/触发直接存储器访问控制器DMAC或其它外围电路。
2.如权利要求1所述的系统，其特征在于，所述数据计算单元DCU包括运算电路和/或比较电路以及数据寄存器，所述运算包括加、减、乘、除、逻辑运算、加解密、编解码在内的一种或多种数据处理，所述比较包括对数据间大小的比较。
3.如权利要求2所述的系统，其特征在于，所述联动控制单元设置在所述直接存储器访问控制器DMAC、数据计算单元DCU和外围电路的一个或多个内部，且所述联动控制单元包括选择启动/触发源的电路和生成启动/触发请求的电路。
4.如权利要求3所述的系统，其特征在于，所述选择启动/触发源的电路包括选择寄存器，用于在来自多个外围电路和所述直接存储器访问控制器DMAC的启动请求中选择其中一个或多个启动请求，所述生成启动/触发请求的电路用于当所述运算或比较完成时产生启动/触发请求来启动所述直接存储器访问控制器DMAC或其它外围电路。
5.如权利要求3或4所述的系统，其特征在于，所述联动控制单元设置在所述数据计算单元DCU内部,所述数据计算单元为独立设置。
6.如权利要求5所述的系统，其特征在于，所述直接存储器访问控制器DMAC和所述数据计算单元DCU通过数据总线与外围电路连接。
7.如权利要求2所述的系统，其特征在于，所述数据计算单元DCU设置在所述直接存储器访问控制器DMAC内。
8.如权利要求7所述的系统，其特征在于，所述联动控制单元为包括信号选择模块在内的触发控制电路。
9.如权利要求8所述的系统，其特征在于，所述直接存储器访问控制器DMAC通过数据总线与外围电路连接，所述触发控制电路分别与所述直接存储器访问控制器DMAC和外围电路连接。
10.如权利要求1所述的系统，其特征在于，所述数据计算单元DCU和/或所述直接存储器访问控制器DMAC作为所述外围电路的一部分。
11.一种外围电路互连系统的联动方法，包括如下步骤：
A.外围电路1开始动作；
B.外围电路1动作结束，动作产生的数据保存在数据寄存器；
C.外围电路1产生启动信号启动DMAC动作，并将数据寄存器中的数据传送给DCU进行数据处理；
D.DCU在所述数据处理结束时产生启动信号，启动外围电路2开始动作；
E.外围电路2动作完成后产生启动信号启动其他外围电路开始动作，或者向所述CPU发出中断。
12.如权利要求11所述的方法，其特征在于，所述步骤D进一步包括：
D1.DCU产生的启动信号启动DMAC；
D2.DMAC将所述数据从DCU传送至外围电路2的数据寄存器；
D3.DMAC完成所述数据传送后启动外围电路2开始动作。
13.一种外围电路互连系统的联动方法，包括如下步骤：
A.外围电路1开始动作；
B.外围电路1动作结束并产生事件信号送至触发控制电路，动作产生的数据保存在数据寄存器；
C.触发控制电路启动DMAC动作，将数据寄存器中的数据传送给DCU；
D.DCU完成所述数据处理；
E.DMAC产生事件信号，送至触发控制电路触发外围电路2开始动作；
F.外围电路2动作完成后通过触发控制电路继续触发其他外围电路，或者向CPU发出中断。
14.如权利要求13所述的方法，其特征在于还包括在步骤D之后，DMAC将DCU处理完成的数据传送至外围电路2的步骤。
15.如权利要求11或13所述的方法，其特征在于，所述数据处理为对数据间大小的比较。
16.如权利要求12或14所述的方法，其特征在于，所述数据处理为包括加、减、乘、除、逻辑运算、加解密、编解码在内的一种或多种数据运算。
17.如权利要求11或13所述的方法,其特征在于,所述数据寄存器为所述外围电路1或DCU内部的数据寄存器。
CN201810057882.3A 2018-01-22 2018-01-22 带有数据处理功能的外围电路互连系统及其联动方法 Active CN110069432B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810057882.3A CN110069432B (zh) 2018-01-22 2018-01-22 带有数据处理功能的外围电路互连系统及其联动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810057882.3A CN110069432B (zh) 2018-01-22 2018-01-22 带有数据处理功能的外围电路互连系统及其联动方法

Publications (2)

Publication Number Publication Date
CN110069432A true CN110069432A (zh) 2019-07-30
CN110069432B CN110069432B (zh) 2023-03-24

Family

ID=67364681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810057882.3A Active CN110069432B (zh) 2018-01-22 2018-01-22 带有数据处理功能的外围电路互连系统及其联动方法

Country Status (1)

Country Link
CN (1) CN110069432B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113282397A (zh) * 2021-06-25 2021-08-20 厦门紫光展锐科技有限公司 外设的中断处理方法及设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641614A (zh) * 2004-01-16 2005-07-20 株式会社东芝 处理器系统，dma控制电路，dma控制方法，dma控制器用控制方法，图形处理方法和图形处理电路
CN101382927A (zh) * 2008-09-25 2009-03-11 杭州爱威芯科技有限公司 集成在芯片内的高速串行外围接口电路
CN101452429A (zh) * 2008-11-19 2009-06-10 北京红旗胜利科技发展有限责任公司 一种cpu及一种cpu内部与外部数据传输的方法
WO2009077341A1 (en) * 2007-12-14 2009-06-25 Icera Inc Dma data transfer
CN102708079A (zh) * 2012-05-15 2012-10-03 钜泉光电科技(上海)股份有限公司 应用于微控制器的控制数据传输的方法及系统
US20150193292A1 (en) * 2014-01-09 2015-07-09 Casio Computer Co., Ltd. Microcontroller device and controlling method performed therein
US20170139863A1 (en) * 2015-11-12 2017-05-18 Freescale Semiconductor, Inc. Interrupt Controlled Prefetching and Caching Mechanism for Enhanced Processor Throughput
WO2017151588A2 (en) * 2016-02-29 2017-09-08 Renesas Electronics America Inc. A system and method for programming data transfer within a microcontroller

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641614A (zh) * 2004-01-16 2005-07-20 株式会社东芝 处理器系统，dma控制电路，dma控制方法，dma控制器用控制方法，图形处理方法和图形处理电路
WO2009077341A1 (en) * 2007-12-14 2009-06-25 Icera Inc Dma data transfer
CN101382927A (zh) * 2008-09-25 2009-03-11 杭州爱威芯科技有限公司 集成在芯片内的高速串行外围接口电路
CN101452429A (zh) * 2008-11-19 2009-06-10 北京红旗胜利科技发展有限责任公司 一种cpu及一种cpu内部与外部数据传输的方法
CN102708079A (zh) * 2012-05-15 2012-10-03 钜泉光电科技(上海)股份有限公司 应用于微控制器的控制数据传输的方法及系统
US20150193292A1 (en) * 2014-01-09 2015-07-09 Casio Computer Co., Ltd. Microcontroller device and controlling method performed therein
US20170139863A1 (en) * 2015-11-12 2017-05-18 Freescale Semiconductor, Inc. Interrupt Controlled Prefetching and Caching Mechanism for Enhanced Processor Throughput
WO2017151588A2 (en) * 2016-02-29 2017-09-08 Renesas Electronics America Inc. A system and method for programming data transfer within a microcontroller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113282397A (zh) * 2021-06-25 2021-08-20 厦门紫光展锐科技有限公司 外设的中断处理方法及设备
CN113282397B (zh) * 2021-06-25 2022-08-30 厦门紫光展锐科技有限公司 外设的中断处理方法及设备

Also Published As

Publication number Publication date
CN110069432B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
US11144108B2 (en) Optimizing power usage by factoring processor architectural events to PMU
CN107209548A (zh) 在多核处理器中执行功率管理
CN103927708A (zh) 性能分配方法和装置
TWI553506B (zh) 具有語音控制功能之電腦系統以及語音控制方法
CN111047022B (zh) 一种计算装置及相关产品
WO2019024384A1 (zh) 移动终端及其射频指纹识别装置和方法
CN107003975A (zh) 用于控制链路电力状态的方法和装置
CN104516477A (zh) 进入低功率状态的技术
CN106648026A (zh) 一种头戴显示设备及一种降低头戴显示设备功耗的方法
CN105892629A (zh) 基于多内核的屏幕唤醒方法、装置和移动终端
CN110300959A (zh) 动态运行时任务管理
CN110069432A (zh) 带有数据处理功能的外围电路互连系统及其联动方法
Li et al. Heterogeneous systems with reconfigurable neuromorphic computing accelerators
CN111209230B (zh) 数据处理装置、方法及相关产品
CN108181983A (zh) 具有控制器进入低功率模式的电子设备
Srinivasan et al. Simultaneous memory and bus partitioning for SoC architectures
CN112394993A (zh) 半精度浮点转短整形指令处理装置、方法及相关产品
CN109799715A (zh) 数据接收方法、装置、终端设备
CN112394990A (zh) 浮点转半精度浮点指令处理装置、方法及相关产品
CN112394995A (zh) 半精度浮点转短整形指令处理装置、方法及相关产品
CN112394986A (zh) 半精度浮点转浮点指令处理装置、方法及相关产品
CN112394903A (zh) 短整形转半精度浮点指令处理装置、方法及相关产品
CN111783954B (zh) 一种用于确定神经网络的性能的方法、电子设备和存储介质
CN112394902A (zh) 半精度浮点转浮点指令处理装置、方法及相关产品
CN112394996A (zh) 八位整形转半精度浮点指令处理装置、方法及相关产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220628

Address after: 201210 floor 10, block a, building 1, No. 1867, Zhongke Road, pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant after: Xiaohua Semiconductor Co.,Ltd.

Address before: 201203 room 303-304, block a, No. 112, liangxiu Road, pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant before: HUADA SEMICONDUCTOR Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant