CN110069425A - 一种基于服务器多处理机板卡设备之间的数据处理方法 - Google Patents
一种基于服务器多处理机板卡设备之间的数据处理方法 Download PDFInfo
- Publication number
- CN110069425A CN110069425A CN201910332053.6A CN201910332053A CN110069425A CN 110069425 A CN110069425 A CN 110069425A CN 201910332053 A CN201910332053 A CN 201910332053A CN 110069425 A CN110069425 A CN 110069425A
- Authority
- CN
- China
- Prior art keywords
- equipment
- bus
- control unit
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/366—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a centralised polling arbiter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7803—System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- Bus Control (AREA)
Abstract
本发明涉及多处理机系统技术领域，提供一种基于服务器多处理机板卡设备之间的数据处理方法，所述方法包括：总线控制器使用板卡设备地址信号对挂载在总线上的从设备依次进行定时轮询，判断检测挂载在总线上的板卡设备是否存在数据读写请求；当判定挂载在总线上的板卡设备存在数据读写请求时，所述总线控制器控制分配总线控制权，同时对板卡间的命令和数据的读写进行控制，提供一种高性能的总线结构，其扩展性好，方便增减节点，系统弹性好，而且数据在设备上直接传递，保证了延时和带宽，占用资源较少。
Description
技术领域
本发明属于多处理机系统技术领域，尤其涉及一种基于服务器多处理机板卡设备之间的数据处理方法。
背景技术
分布式多处理机系统是高性能服务器领域重要的体系结构，多处理机板卡之间如何简单高效的通信是研究的重要内容。
目前，多处理机板卡之间主流的高效通讯方式有交叉开关、总线、PCIe以及MAC等，但是这些高效通讯方式均存在或多或少的缺陷：
交叉开关性能高，但是由于芯片引脚资源和较大规模逻辑资源开销等限制交叉开关的扩展，其扩展能力不足；
目前市面上有支持PCIe接口的交换芯片，但是协议复杂，开发调试等成本较高；
MAC扩展能力强，50G和100G也开始商用，但是MAC协议处在系统北桥部分，延时和实时性不足，也有一些研究在利用MAC的物理通道重新设计协议来解决延时不足的问题。
发明内容
针对现有技术中的缺陷，本发明提供了一种基于服务器多处理机板卡设备之间的数据处理方法，旨在解决现有技术提供的多处理机板卡之间的高效通讯方式存在芯片引脚资源少、板卡间频率低或带宽低的问题。
本发明所提供的技术方案是：一种基于服务器多处理机板卡设备之间的数据处理方法，所述方法包括下述步骤：
总线控制器使用板卡设备地址信号对挂载在总线上的从设备依次进行定时轮询，判断检测挂载在总线上的板卡设备是否存在数据读写请求；
当判定挂载在总线上的板卡设备存在数据读写请求时，所述总线控制器控制分配总线控制权，同时对板卡间的命令和数据的读写进行控制。
作为一种改进的方案，所述的步骤之前还包括下述步骤：
预先定义配置允许若干个设备共享数据信息的总线结构，所述总线结构包括总线、挂载在所述总线上的若干个设备、总线控制器、存储器、寄存器以及总线监视器。
作为一种改进的方案，所述总线控制器使用板卡设备地址信号对挂载在总线上的从设备依次进行定时轮询，判断检测挂载在总线上的板卡设备是否存在数据读写请求的步骤具体包括下述步骤：
总线控制器将准备询问的从设备地址线置有效，从设备接入总线上；
总线控制器置就绪信号和命令信号有效，从设备准备接收命令；
从设备就绪信号有效后，下一个时钟上升沿，总线控制器撤销命令和地址线上的信号并等待从设备完成命令，等待其发出的命令响应信号；
如果超过协议响应时间，所述总线控制器还未接收到所述从设备的回复指令，则判定从设备有故障；
总线控制器接收到命令响应信号后，下一周期开始接收命令信号和地址线数据，总线控制器就绪信号有效后，从设备在下一个时钟上升沿将就绪信号和数据信号置无效，如果是写命令下个周期还会传输数据，整个轮询过程结束。
作为一种改进的方案，所述板卡设备之间的数据传输模式包括单字传输模式和猝发传输模式。
作为一种改进的方案，所述对板卡间的命令和数据的读写进行控制的步骤具体包括总线控制器向从设备按字读数据、总线控制器向从设备按字写数据、总线控制器向从设备猝发读数据以及总线控制器向从设备猝发写数据的步骤。
作为一种改进的方案，所述总线控制器向从设备按字读数据的步骤具体包括下述步骤：
总线控制器将准备通信的从设备地址线置有效，从设备会根据该置有效信号接入总线上；
总线控制器置就绪信号、命令信号和地址信号有效，从设备准备接收命令和参数；
从设备就绪信号有效后，下一个时钟上升沿，总线控制器控制撤销命令和地址线上的信号并等待从设备完成命令，等待其发出的命令响应信号；
如果超过协议响应时间，所述总线控制器还未收到所述从设备的回复，则总线控制器判定从设备忙并且无法接收数据，并继续轮询下一个从设备，同时保留命令根据协议优先级执行；
总线控制器接收到命令响应信号后开始传输数据，从设备反馈的就绪信号有效后，在下一个时钟上升沿将就绪信号、设备地址信号和数据信号置无效，整个字节写过程结束。
作为一种改进的方案，所述总线控制器向从设备按字写数据的步骤具体包括下述步骤：
总线控制器将准备通信的从设备地址线置有效，从设备会根据该置有效信号接入总线上；
总线控制器置就绪信号、命令信号和地址信号有效，从设备准备接收命令和参数；
从设备就绪信号有效后，下一个时钟上升沿，总线控制器撤销命令和地址线上的信号并等待从设备完成命令，等待其发出的命令响应信号；
如果超过协议响应时间，所述总线控制还未接收到所述从设备的回复，则总线控制器判定从设备忙无法处理命令，并继续轮询下一个从设备，同时保留命令根据协议优先级执行；
总线控制器接收到命令响应信号后，下一周期开始接收读数据，主设备就绪信号有效后，从设备在下一个时钟上升沿将就绪信号和数据信号置无效，整个字节写过程结束。
作为一种改进的方案，所述总线控制器向从设备猝发读数据的步骤具体包括下述步骤：
总线控制器将准备通信的从设备地址线置有效，从设备会根据该置有效信号接入总线上；
总线控制器置就绪信号、命令信号和地址信号有效，从设备开始接收命令和参数；
从设备就绪信号有效后，下一个时钟上升沿，总线控制器撤销命令和地址线上的信号并等待从设备完成命令，等待其发出的命令响应信号，该命令使从设备保持有效，监听总线信息；
如果超过协议响应时间，所述总线控制器还未收到所述从设备的回复，则总线控制器判定从设备条件不满足并且无法接收数据，总线控制器继续轮询下一个从设备，同时保留命令根据协议优先级执行；
总线控制器接收到命令响应信号后，更改总线设备地址信号，将控制权信号置有效，主设备开始传输数据，就绪信号和数据有效，从设备反馈的就绪信号有效后，继续传输下一个数据，当数据传输完成或者缓存内数据传输完成，将就绪信号和数据信号置无效，将控制权信号置有效，整个猝发写过程结束。
作为一种改进的方案，所述总线控制器向从设备猝发写数据的步骤具体包括下述步骤：
总线控制器将准备通信的从设备地址线置有效，从设备根据该置有效信号接入总线上；
总线控制器置就绪信号、命令信号和地址信号有效，从设备开始接收命令和参数；
从设备就绪信号有效后，下一个时钟上升沿，总线控制器撤销命令和地址线上的信号并等待从设备完成命令，等待其发出的命令响应信号，猝发读命令会使从设备在保持有效，可以监听总线信息；
当猝发数据量达到预设阈值时，总线控制器继续轮询读写命令，并设置继续执行时间；
如果超过协议响应时间还未接收到所述从设备的回复，则总线控制器判定从设备现阶段条件不满足需等待，接受控制器继续轮询下一个从设备，同时保留命令根据协议优先级执行；
接受总线控制器接收到命令响应信号后，将总线设备地址信号更改为主设备号，从设备开始传输数据，就绪信号和数据有效，主设备反馈的就绪信号有效后，从设备继续传输下一个数据，当数据传输完成或者缓存内数据传输完成，将就绪信号和数据信号置无效，将控制权信号置有效，整个猝发写过程结束。
作为一种改进的方案，所述方法还包括下述步骤：
所述总线监视器仅被动接收总线数据，记录、监控总线上的传输信息，为分析总线性能和故障定位提供依据，同时也可以通过解析指令提取相关命令信息并完成数据校验。
在本发明实施例中，总线控制器使用板卡设备地址信号对挂载在总线上的从设备依次进行定时轮询，判断检测挂载在总线上的板卡设备是否存在数据读写请求；当判定挂载在总线上的板卡设备存在数据读写请求时，所述总线控制器控制分配总线控制权，同时对板卡间的命令和数据的读写进行控制，提供一种高性能的总线结构，其扩展性好，方便增减节点，系统弹性好，而且数据在设备上直接传递，保证了延时和带宽，占用资源较少。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1是本发明提供的基于服务器多处理机板卡设备之间的数据处理方法的实现流程图。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的、技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。
图1示出了本发明提供的基于服务器多处理机板卡设备之间的数据处理方法的实现流程图，其具体包括下述步骤：
在步骤S101中，总线控制器使用板卡设备地址信号对挂载在总线上的从设备依次进行定时轮询，判断检测挂载在总线上的板卡设备是否存在数据读写请求。
在步骤S102中，当判定挂载在总线上的板卡设备存在数据读写请求时，所述总线控制器控制分配总线控制权，同时对板卡间的命令和数据的读写进行控制。
其中，在执行上述步骤S101之前还包括下述步骤：
预先定义配置允许若干个设备共享数据信息的总线结构，所述总线结构包括总线、挂载在所述总线上的若干个设备、总线控制器、存储器、寄存器以及总线监视器；
在该实施例中，存储器可以是任意的存储结构，存储容量可以根据用户的需求设计和调整；该寄存器包括数据寄存器、地址寄存器、命令寄存器等；
下述给出上述总线结构的具体的内容：
总线引脚信号：两个板卡间的传输，首先总线控制器轮询板卡，如果有请求接收请求命令和地址等信息，然后负责控制请求的执行过程，支持单字、块数据传输；
板卡之间的通信距离近，信号在PCB板走线受到的干扰小，设计工作频率为200MHz。考虑到引脚限制，数据地址线复用设计为64位。总线上传输的数据都是有地址的，地址包括板卡号和板卡内的内存地址。数据传输设计两种模式，一种是单字传输模式，发送板卡将相关信息先传给总线控制器缓存区，总线控制器解析指令并发送相关命令完成读写操作；另一种设计为猝发传输，为了降低通信延时总线上数据的基本传输模式为猝发模式，支持两个板卡之间数据的直接传输；
总线授权机制：考虑到芯片引脚资源有限，总线控制器集中控制板卡间的通信，控制器对板卡进行轮询，获得命令请求；
总线的握手机制：板间总线传输距离较长，设计两个握手信号后文称就绪信号—总线控制器就绪信号、从设备就绪信号，当总线控制器接收到从设备就绪信号线时表示数据已完成传输；
总线命令：命令表示当前传输事务类型，字节写、字节读、猝发读、猝发写、总线轮询、总线授权命令、总线广播命令等，用三位信号线表示，当总线控制器发起操作时该信号会与地址同时有效；
总线数据地址：由于芯片引脚资源有限，地址和数据复用信号线，设计数据位宽64位，约定地址与总线上的命令信号同时有效即同在地址周期，其他周期为数据周期；
命令响应信号：总线控制器在第一个总线周期内发送有效地址和相应命令参数，从设备完成操作后需对主设备进行响应，设计命令响应信号表示已具备执行条件，设计为一位信号线，高电平有效表示设备已经就绪；
总线缓存同步控制信号：总线缓存用于暂存总线上接收或者将要发送的数据，为了避免缓存出现读写冲突，设计了同步信号线，高电平时正常传输，低电平时暂停；
总线设备地址信号：设备地址用于选择从设备，约定全1表示空闲状态；
总线授权信号：在数据块模式写操作过程中，总线控制器置该信号有效，表示将总线控制权分配给写操作发起设备；
总线时钟：CLK频率在200MHz，同步电路中在CLK上升沿有效；
总线复位：RST用于初始化总线控制器内的寄存器，使总线处于空闲状态。
在本发明实施例中，所述总线控制器使用板卡设备地址信号对挂载在总线上的从设备依次进行定时轮询，判断检测挂载在总线上的板卡设备是否存在数据读写请求的步骤具体包括下述步骤：
(1)总线控制器将准备询问的从设备地址线置有效，从设备接入总线上；
(2)总线控制器置就绪信号和命令信号有效，从设备准备接收命令；
(3)从设备就绪信号有效后，下一个时钟上升沿，总线控制器撤销命令和地址线上的信号并等待从设备完成命令，等待其发出的命令响应信号；
(4)如果超过协议响应时间，所述总线控制器还未接收到所述从设备的回复指令，则判定从设备有故障；
(5)总线控制器接收到命令响应信号后，下一周期开始接收命令信号和地址线数据，总线控制器就绪信号有效后，从设备在下一个时钟上升沿将就绪信号和数据信号置无效，如果是写命令下个周期还会传输数据，整个轮询过程结束。
在本发明实施例中，基于上述配置的总线结构的基础上，板卡设备之间的数据传输模式包括单字传输模式和猝发传输模式；
其中，对板卡间的命令和数据的读写进行控制的步骤具体包括总线控制器向从设备按字读数据、总线控制器向从设备按字写数据、总线控制器向从设备猝发读数据以及总线控制器向从设备猝发写数据的步骤。
在该实施例中，总线控制器向从设备按字读数据的步骤具体包括下述步骤：
(1)总线控制器将准备通信的从设备地址线置有效，从设备会根据该置有效信号接入总线上；
(2)总线控制器置就绪信号、命令信号和地址信号有效，从设备准备接收命令和参数；
(3)从设备就绪信号有效后，下一个时钟上升沿，总线控制器控制撤销命令和地址线上的信号并等待从设备完成命令，等待其发出的命令响应信号；
(4)如果超过协议响应时间，所述总线控制器还未收到所述从设备的回复，则总线控制器判定从设备忙并且无法接收数据，并继续轮询下一个从设备，同时保留命令根据协议优先级执行；
(5)总线控制器接收到命令响应信号后开始传输数据，从设备反馈的就绪信号有效后，在下一个时钟上升沿将就绪信号、设备地址信号和数据信号置无效，整个字节写过程结束。
在该实施例中，总线控制器向从设备按字写数据的步骤具体包括下述步骤：
(1)总线控制器将准备通信的从设备地址线置有效，从设备会根据该置有效信号接入总线上；
(2)总线控制器置就绪信号、命令信号和地址信号有效，从设备准备接收命令和参数；
(3)从设备就绪信号有效后，下一个时钟上升沿，总线控制器撤销命令和地址线上的信号并等待从设备完成命令，等待其发出的命令响应信号；
(4)如果超过协议响应时间，所述总线控制还未接收到所述从设备的回复，则总线控制器判定从设备忙无法处理命令，并继续轮询下一个从设备，同时保留命令根据协议优先级执行；
(5)总线控制器接收到命令响应信号后，下一周期开始接收读数据，主设备就绪信号有效后，从设备在下一个时钟上升沿将就绪信号和数据信号置无效，整个字节写过程结束.
在该实施例中，所述总线控制器向从设备猝发读数据的步骤具体包括下述步骤：
(1)总线控制器将准备通信的从设备地址线置有效，从设备会根据该置有效信号接入总线上；
(2)总线控制器置就绪信号、命令信号和地址信号有效，从设备开始接收命令和参数；
(3)从设备就绪信号有效后，下一个时钟上升沿，总线控制器撤销命令和地址线上的信号并等待从设备完成命令，等待其发出的命令响应信号，该命令使从设备保持有效，监听总线信息；
(4)如果超过协议响应时间，所述总线控制器还未收到所述从设备的回复，则总线控制器判定从设备条件不满足并且无法接收数据，总线控制器继续轮询下一个从设备，同时保留命令根据协议优先级执行；
(5)总线控制器接收到命令响应信号后，更改总线设备地址信号，将控制权信号置有效，主设备开始传输数据，就绪信号和数据有效，从设备反馈的就绪信号有效后，继续传输下一个数据，当数据传输完成或者缓存内数据传输完成，将就绪信号和数据信号置无效，将控制权信号置有效，整个猝发写过程结束。
在该实施例中，所述总线控制器向从设备猝发写数据的步骤具体包括下述步骤：
(1)总线控制器将准备通信的从设备地址线置有效，从设备根据该置有效信号接入总线上；
(2)总线控制器置就绪信号、命令信号和地址信号有效，从设备开始接收命令和参数；
(3)从设备就绪信号有效后，下一个时钟上升沿，总线控制器撤销命令和地址线上的信号并等待从设备完成命令，等待其发出的命令响应信号，猝发读命令会使从设备在保持有效，可以监听总线信息；
(4)当猝发数据量达到预设阈值时，总线控制器继续轮询读写命令，并设置继续执行时间；
(5)如果超过协议响应时间还未接收到所述从设备的回复，则总线控制器判定从设备现阶段条件不满足需等待，接受控制器继续轮询下一个从设备，同时保留命令根据协议优先级执行；
(6)接受总线控制器接收到命令响应信号后，将总线设备地址信号更改为主设备号，从设备开始传输数据，就绪信号和数据有效，主设备反馈的就绪信号有效后，从设备继续传输下一个数据，当数据传输完成或者缓存内数据传输完成，将就绪信号和数据信号置无效，将控制权信号置有效，整个猝发写过程结束。
上述给出了按字节和猝发数据的传输方案，在此不再赘述。
在本发明实施例中，总线监视器仅被动接收总线数据，记录、监控总线上的传输信息，为分析总线性能和故障定位提供依据，同时也可以通过解析指令提取相关命令信息并完成数据校验。
在本发明实施例中，总线控制器使用板卡设备地址信号对挂载在总线上的从设备依次进行定时轮询，判断检测挂载在总线上的板卡设备是否存在数据读写请求；当判定挂载在总线上的板卡设备存在数据读写请求时，所述总线控制器控制分配总线控制权，同时对板卡间的命令和数据的读写进行控制，提供一种高性能的总线结构，其扩展性好，方便增减节点，系统弹性好，而且数据在设备上直接传递，保证了延时和带宽，占用资源较少。
以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。
Claims (10)
1.一种基于服务器多处理机板卡设备之间的数据处理方法，其特征在于，所述方法包括下述步骤：
总线控制器使用板卡设备地址信号对挂载在总线上的从设备依次进行定时轮询，判断检测挂载在总线上的板卡设备是否存在数据读写请求；
当判定挂载在总线上的板卡设备存在数据读写请求时，所述总线控制器控制分配总线控制权，同时对板卡间的命令和数据的读写进行控制。
2.根据权利要求1所述的基于服务器多处理机板卡设备之间的数据处理方法，其特征在于，所述的步骤之前还包括下述步骤：
预先定义配置允许若干个设备共享数据信息的总线结构，所述总线结构包括总线、挂载在所述总线上的若干个设备、总线控制器、存储器、寄存器以及总线监视器。
3.根据权利要求2所述的基于服务器多处理机板卡设备之间的数据处理方法，其特征在于，所述总线控制器使用板卡设备地址信号对挂载在总线上的从设备依次进行定时轮询，判断检测挂载在总线上的板卡设备是否存在数据读写请求的步骤具体包括下述步骤：
总线控制器将准备询问的从设备地址线置有效，从设备接入总线上；
总线控制器置就绪信号和命令信号有效，从设备准备接收命令；
从设备就绪信号有效后，下一个时钟上升沿，总线控制器撤销命令和地址线上的信号并等待从设备完成命令，等待其发出的命令响应信号；
如果超过协议响应时间，所述总线控制器还未接收到所述从设备的回复指令，则判定从设备有故障；
总线控制器接收到命令响应信号后，下一周期开始接收命令信号和地址线数据，总线控制器就绪信号有效后，从设备在下一个时钟上升沿将就绪信号和数据信号置无效，如果是写命令下个周期还会传输数据，整个轮询过程结束。
4.根据权利要求3所述的基于服务器多处理机板卡设备之间的数据处理方法，其特征在于，所述板卡设备之间的数据传输模式包括单字传输模式和猝发传输模式。
5.根据权利要求4所述的基于服务器多处理机板卡设备之间的数据处理方法，其特征在于，所述对板卡间的命令和数据的读写进行控制的步骤具体包括总线控制器向从设备按字读数据、总线控制器向从设备按字写数据、总线控制器向从设备猝发读数据以及总线控制器向从设备猝发写数据的步骤。
6.根据权利要求5所述的基于服务器多处理机板卡设备之间的数据处理方法，其特征在于，所述总线控制器向从设备按字读数据的步骤具体包括下述步骤：
总线控制器将准备通信的从设备地址线置有效，从设备会根据该置有效信号接入总线上；
总线控制器置就绪信号、命令信号和地址信号有效，从设备准备接收命令和参数；
从设备就绪信号有效后，下一个时钟上升沿，总线控制器控制撤销命令和地址线上的信号并等待从设备完成命令，等待其发出的命令响应信号；
如果超过协议响应时间，所述总线控制器还未收到所述从设备的回复，则总线控制器判定从设备忙并且无法接收数据，并继续轮询下一个从设备，同时保留命令根据协议优先级执行；
总线控制器接收到命令响应信号后开始传输数据，从设备反馈的就绪信号有效后，在下一个时钟上升沿将就绪信号、设备地址信号和数据信号置无效，整个字节写过程结束。
7.根据权利要求5所述的基于服务器多处理机板卡设备之间的数据处理方法，其特征在于，所述总线控制器向从设备按字写数据的步骤具体包括下述步骤：
总线控制器将准备通信的从设备地址线置有效，从设备会根据该置有效信号接入总线上；
总线控制器置就绪信号、命令信号和地址信号有效，从设备准备接收命令和参数；
从设备就绪信号有效后，下一个时钟上升沿，总线控制器撤销命令和地址线上的信号并等待从设备完成命令，等待其发出的命令响应信号；
如果超过协议响应时间，所述总线控制还未接收到所述从设备的回复，则总线控制器判定从设备忙无法处理命令，并继续轮询下一个从设备，同时保留命令根据协议优先级执行；
总线控制器接收到命令响应信号后，下一周期开始接收读数据，主设备就绪信号有效后，从设备在下一个时钟上升沿将就绪信号和数据信号置无效，整个字节写过程结束。
8.根据权利要求5所述的基于服务器多处理机板卡设备之间的数据处理方法，其特征在于，所述总线控制器向从设备猝发读数据的步骤具体包括下述步骤：
总线控制器将准备通信的从设备地址线置有效，从设备会根据该置有效信号接入总线上；
总线控制器置就绪信号、命令信号和地址信号有效，从设备开始接收命令和参数；
从设备就绪信号有效后，下一个时钟上升沿，总线控制器撤销命令和地址线上的信号并等待从设备完成命令，等待其发出的命令响应信号，该命令使从设备保持有效，监听总线信息；
如果超过协议响应时间，所述总线控制器还未收到所述从设备的回复，则总线控制器判定从设备条件不满足并且无法接收数据，总线控制器继续轮询下一个从设备，同时保留命令根据协议优先级执行；
总线控制器接收到命令响应信号后，更改总线设备地址信号，将控制权信号置有效，主设备开始传输数据，就绪信号和数据有效，从设备反馈的就绪信号有效后，继续传输下一个数据，当数据传输完成或者缓存内数据传输完成，将就绪信号和数据信号置无效，将控制权信号置有效，整个猝发写过程结束。
9.根据权利要求5所述的基于服务器多处理机板卡设备之间的数据处理方法，其特征在于，所述总线控制器向从设备猝发写数据的步骤具体包括下述步骤：
总线控制器将准备通信的从设备地址线置有效，从设备根据该置有效信号接入总线上；
总线控制器置就绪信号、命令信号和地址信号有效，从设备开始接收命令和参数；
从设备就绪信号有效后，下一个时钟上升沿，总线控制器撤销命令和地址线上的信号并等待从设备完成命令，等待其发出的命令响应信号，猝发读命令会使从设备在保持有效，可以监听总线信息；
当猝发数据量达到预设阈值时，总线控制器继续轮询读写命令，并设置继续执行时间；
如果超过协议响应时间还未接收到所述从设备的回复，则总线控制器判定从设备现阶段条件不满足需等待，接受控制器继续轮询下一个从设备，同时保留命令根据协议优先级执行；
接受总线控制器接收到命令响应信号后，将总线设备地址信号更改为主设备号，从设备开始传输数据，就绪信号和数据有效，主设备反馈的就绪信号有效后，从设备继续传输下一个数据，当数据传输完成或者缓存内数据传输完成，将就绪信号和数据信号置无效，将控制权信号置有效，整个猝发写过程结束。
10.根据权利要求1所述的基于服务器多处理机板卡设备之间的数据处理方法，其特征在于，所述方法还包括下述步骤：
所述总线监视器仅被动接收总线数据，记录、监控总线上的传输信息，为分析总线性能和故障定位提供依据，同时也可以通过解析指令提取相关命令信息并完成数据校验。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910332053.6A CN110069425A (zh) | 2019-04-24 | 2019-04-24 | 一种基于服务器多处理机板卡设备之间的数据处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910332053.6A CN110069425A (zh) | 2019-04-24 | 2019-04-24 | 一种基于服务器多处理机板卡设备之间的数据处理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110069425A true CN110069425A (zh) | 2019-07-30 |
Family
ID=67368655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910332053.6A Pending CN110069425A (zh) | 2019-04-24 | 2019-04-24 | 一种基于服务器多处理机板卡设备之间的数据处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110069425A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110597222A (zh) * | 2019-08-20 | 2019-12-20 | 中车青岛四方机车车辆股份有限公司 | 一种故障诊断系统以及故障诊断方法 |
| CN111884892A (zh) * | 2020-06-12 | 2020-11-03 | 苏州浪潮智能科技有限公司 | 一种基于共享链协议的数据传输方法与系统 |
| CN112597087A (zh) * | 2020-12-22 | 2021-04-02 | 北京时代民芯科技有限公司 | 一种高可靠低功耗数据一致星载处理器互连结构 |
| CN115327583A (zh) * | 2022-10-13 | 2022-11-11 | 北京凯芯微科技有限公司 | 一种接收机、信号处理装置及其信号处理方法 |
| CN115327586A (zh) * | 2022-10-13 | 2022-11-11 | 北京凯芯微科技有限公司 | 一种导航卫星信号的处理装置和信号处理方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925118A (en) * | 1996-10-11 | 1999-07-20 | International Business Machines Corporation | Methods and architectures for overlapped read and write operations |
| US6219735B1 (en) * | 1992-05-15 | 2001-04-17 | Hitachi, Ltd. | Method for controlling a bus to progress transfer cycles without inserting a cycle for acknowledgement |
| US20020007431A1 (en) * | 1997-07-25 | 2002-01-17 | Atsushi Date | Bus management based on bus status |
| US20040267994A1 (en) * | 2003-06-12 | 2004-12-30 | Arm Limited | Flexibility of design of a bus interconnect block for a data processing apparatus |
| CN101604302A (zh) * | 2009-07-20 | 2009-12-16 | 威盛电子股份有限公司 | 高级外围总线桥及其控制方法 |
-
2019
- 2019-04-24 CN CN201910332053.6A patent/CN110069425A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219735B1 (en) * | 1992-05-15 | 2001-04-17 | Hitachi, Ltd. | Method for controlling a bus to progress transfer cycles without inserting a cycle for acknowledgement |
| US5925118A (en) * | 1996-10-11 | 1999-07-20 | International Business Machines Corporation | Methods and architectures for overlapped read and write operations |
| US20020007431A1 (en) * | 1997-07-25 | 2002-01-17 | Atsushi Date | Bus management based on bus status |
| US20040267994A1 (en) * | 2003-06-12 | 2004-12-30 | Arm Limited | Flexibility of design of a bus interconnect block for a data processing apparatus |
| CN101604302A (zh) * | 2009-07-20 | 2009-12-16 | 威盛电子股份有限公司 | 高级外围总线桥及其控制方法 |
Non-Patent Citations (1)
| Title |
|---|
| ARM: "《AMBA总线规范》", 13 May 1999 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110597222A (zh) * | 2019-08-20 | 2019-12-20 | 中车青岛四方机车车辆股份有限公司 | 一种故障诊断系统以及故障诊断方法 |
| CN111884892A (zh) * | 2020-06-12 | 2020-11-03 | 苏州浪潮智能科技有限公司 | 一种基于共享链协议的数据传输方法与系统 |
| CN112597087A (zh) * | 2020-12-22 | 2021-04-02 | 北京时代民芯科技有限公司 | 一种高可靠低功耗数据一致星载处理器互连结构 |
| CN112597087B (zh) * | 2020-12-22 | 2023-10-03 | 北京时代民芯科技有限公司 | 一种高可靠低功耗数据一致星载处理器互连结构 |
| CN115327583A (zh) * | 2022-10-13 | 2022-11-11 | 北京凯芯微科技有限公司 | 一种接收机、信号处理装置及其信号处理方法 |
| CN115327586A (zh) * | 2022-10-13 | 2022-11-11 | 北京凯芯微科技有限公司 | 一种导航卫星信号的处理装置和信号处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110069425A (zh) | 一种基于服务器多处理机板卡设备之间的数据处理方法 | |
| US5590369A (en) | Bus supporting a plurality of data transfer sizes and protocols | |
| CN110213143B (zh) | 一种1553b总线ip核及监视系统 | |
| CN108228492B (zh) | 一种多通道ddr交织控制方法及装置 | |
| KR20110113351A (ko) | 네트워크 효율성을 고려한 ＳｏＣ 기반 시스템 네트워크에서의 인터페이스 장치의 통신방법 및 그에 의해 통신하는 인터페이스 장치 | |
| CN111221759B (zh) | 一种基于dma的数据处理系统及方法 | |
| CN101557379B (zh) | 一种pcie接口的链路重组方法和装置 | |
| JPH0652084A (ja) | 周辺装置からサービスを要求する方法 | |
| WO2021068978A1 (zh) | 多处理器通信方法及装置 | |
| CN107562672A (zh) | 一种提高矢量网络分析仪数据传输速率的系统及方法 | |
| CN109002408B (zh) | 总线仲裁方法和系统 | |
| CN114138481A (zh) | 一种数据处理方法、装置及介质 | |
| CN112306939A (zh) | 一种总线调用方法、装置、设备及存储介质 | |
| CN105718396B (zh) | 一种大数据主设备传输的i2c总线装置及其通讯方法 | |
| US7469349B2 (en) | Computer system and method of signal transmission via a PCI-Express bus | |
| CN114297124A (zh) | 一种基于fpga的srio高速总线的通讯系统 | |
| CN116893991B (zh) | 一种axi协议下的存储模块转换接口及其转换方法 | |
| CN109522194A (zh) | 针对axi协议从设备接口的自动化压力测试系统及方法 | |
| US7284077B2 (en) | Peripheral interface system having dedicated communication channels | |
| KR101197294B1 (ko) | ＱｏＳ 및 전송 효율 개선을 위한 ＳｏＣ 기반 시스템 네트워크에서의 인터페이스 장치의 통신방법 | |
| CN116166581A (zh) | 用于pcie总线的队列式dma控制器电路及数据传输方法 | |
| US20150378949A1 (en) | Method of Transaction and Event Ordering within the Interconnect | |
| KR20050080704A (ko) | 프로세서간 데이터 전송 장치 및 방법 | |
| EP1236091B1 (en) | Register arrangement for optimum access | |
| CN113220231A (zh) | 一种支持stp应用的自适应流控方法与装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190730 |