CN110069422B - 基于mips多核处理器的内存缓冲区回收方法 - Google Patents

基于mips多核处理器的内存缓冲区回收方法 Download PDF

Info

Publication number
CN110069422B
CN110069422B CN201810061970.0A CN201810061970A CN110069422B CN 110069422 B CN110069422 B CN 110069422B CN 201810061970 A CN201810061970 A CN 201810061970A CN 110069422 B CN110069422 B CN 110069422B
Authority
CN
China
Prior art keywords
data packet
peripheral module
buffer
memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810061970.0A
Other languages
English (en)
Other versions
CN110069422A (zh
Inventor
刘涛
李曙光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Potevio Information Technology Co Ltd
Original Assignee
Potevio Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Potevio Information Technology Co Ltd filed Critical Potevio Information Technology Co Ltd
Priority to CN201810061970.0A priority Critical patent/CN110069422B/zh
Publication of CN110069422A publication Critical patent/CN110069422A/zh
Application granted granted Critical
Publication of CN110069422B publication Critical patent/CN110069422B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本申请提供了一种基于MIPS多核处理器的内存缓冲区回收方法，该方法包括：当网络设备上的任一外设模块接收到数据包时，将该数据包存储在该外设模块对应的实际数据包缓冲区内存中，并记录存储数据包的数据包地址；第一CPU核查询外设模块的状态，当确定任一外设模块接收到数据包，且由本CPU核处理时，根据该外设模块存储数据包的数据包地址读取对应的数据包进行处理，并控制该外设模块之外的外设模块发送处理后的数据包；当完成数据包发送后，获取所述数据包地址对应的数据包缓冲归属区内存中的外设模块标识，并调用该标识对应的内存缓冲区回收函数，进行内存缓冲区数据的回收。该方法能够提高缓冲区数据回收的效率。

Description

基于MIPS多核处理器的内存缓冲区回收方法
技术领域
本发明涉及通信技术领域，特别涉及一种基于单字长定点指令平均执行速度(Million Instructions Per Second，MIPS)多核处理器的内存缓冲区回收方法。
背景技术
当前时代信息技术高速发展，网络通信深入人们生活，接入网用户持续增加，新业务不断涌现，这就要求各网络运营商增加流量带宽，满足用户的新增需求，巩固和提升其竞争力。在这样的背景下，网络设备大多采用了强大的多核中央处理器(CPU)来提高产品性能，如何进行核间及外设间高效、可靠地通信成为多核CPU设备亟需解决的问题。
现在主流的MIPS多核处理器的核间通信、CPU核同外设通信采用FMN消息方式，由于软件层次划分不同，接收到的网络数据包会在不同的CPU核中进行处理，数据包在核间进行地址和长度等信息的传递，不进行复制和转发，这样就实现了数据的零拷贝，大大节省了CPU时间，提高了效率。
数据零拷贝引入了释放内存缓冲区问题，这些内存缓冲区源自不同的外设，不同外设的BD定义格式存在差异，因此内存缓冲区的回收实现也存在差异，在实际应用中需要判断即将释放的内存缓冲区的归属，之后调用相应的释放函数进行内存缓冲区的释放。如何确定内存缓冲区的归属显得尤为重要。
参见图1，图1为现有实现中BD结构示意图。在外设接口初始化时，为每个外设接口申请对应的内存缓存区，内存缓冲区首地址与外设BD指示的缓冲区首地址存在映射关系。
数据包处理结束后需要释放其占用的内存缓冲区，不同外设构造的BD结构不同，缓冲区回收方法也不同，按现有方法采用BD指示的内存缓冲区地址匹配方法确定缓冲区归属进行回收的方法效率低，查找时间与外设种类、BD大小成正比，外设种类越多，BD数量越大，占用的CPU时间就越多，严重降低CPU工作效率。
发明内容
有鉴于此，本申请提供一种基于MIPS多核处理器的内存缓冲区回收方法，能够提高缓冲区数据回收的效率。
为解决上述技术问题，本申请的技术方案是这样实现的：
一种基于MIPS多核处理器的内存缓冲区回收方法，该方法包括：
网络设备在对外设模块初始化时，为每个外设模块申请的单个数据包对应缓冲区内存包括：数据包缓冲归属区内存和实际数据包缓冲区内存；并在数据包缓冲归属区内存中储存对应外设模块的标识；其中，数据包缓存归属区的首地址为对应外设模块的单个数据包缓存区的首地址；
当网络设备上的任一外设模块接收到数据包时，将该数据包存储在该外设模块对应的实际数据包缓冲区内存中，并记录存储数据包的数据包地址；其中，数据包地址为该外设模块对应的缓冲区首地址向后偏移数据包缓冲归属区对应的N个字节的地址；
第一中央处理器CPU核查询外设模块的状态，当确定任一外设模块接收到数据包，且由本CPU核处理时，根据该外设模块存储数据包的数据包地址读取对应的数据包进行处理，并控制该外设模块之外的外设模块发送处理后的数据包；
第一CPU核获取所述数据包地址对应的数据包缓冲归属区内存中的外设模块标识，并调用该标识对应的内存缓冲区回收函数，进行内存缓冲区数据的回收。
其中，所述方法进一步包括：
第一CPU核当确定任一外设模块接收到数据包，且由第二CPU核处理时，将该数据包的地址携带在核间消息中发送给第二CPU核；
第二CPU核根据第一CPU核发送的数据包地址读取对应的数据包进行处理，并控制该外设模块之外的外设模块发送处理后的数据包；
第二CPU核获取所述数据包地址对应的数据包缓冲归属区内存中的外设模块标识，并调用该标识对应的内存缓冲区回收函数，进行内存缓冲区数据的回收。
其中，
所述核间消息还携带目标设备标识，数据包大小。
其中，
所述外设模块为网口模块、高速串行总线SRIO接口模块，或通用串行总线USB接口模块。
其中，
针对每个外设接口申请的数据包缓冲归属区内存对应的字节数相同。
由上面的技术方案可知，本申请中通过在初始化外设模块申请缓冲区内存时，多申请一个数据包缓冲归属区内存，用于存储对应外设模块的标识，以便在处理并发送该外设模块接收到的数据包后，根据数据包地址的偏移量能够直接获取存储在数据包缓冲归属区内存中的外设模块的标识，进而确定对应的内存缓冲区回收函数，进行数据回收。该方案能够提高缓冲区数据回收的效率。
附图说明
图1为现有实现中BD结构示意图；
图2为本申请实施例中申请的缓存区内存示意图；
图3为本申请实施例一中基于MIPS多核处理器的内存缓冲区回收流程示意图；
图4为本申请实施例二中基于MIPS多核处理器的内存缓冲区回收流程示意图；
图5为本申请实施例中核间消息的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图并举实施例，对本发明的技术方案进行详细说明。
本申请提供一种基于MIPS多核处理器的内存缓冲区回收方法，通过在初始化外设模块申请缓冲区内存时，多申请一个数据包缓冲归属区内存，用于存储对应外设模块的标识，以便在处理并发送该外设模块接收到的数据包后，根据数据包地址的偏移量能够直接获取存储在数据包缓冲归属区内存中的外设模块的标识，进而确定对应的内存缓冲区回收函数，进行数据回收。该方案能够提高缓冲区数据回收的效率。
本申请具体实施例中，网络设备在对外设模块初始化时，为每个外设模块申请的单个数据包对应缓冲区内存包括：数据包缓冲归属区内存和实际数据包缓冲区内存；并在数据包缓冲归属区内存中储存对应外设模块的标识；其中，数据包缓存归属区的首地址为对应外设模块的单个数据包缓存区的首地址。
本申请实施例中的外设模块可以为网口模块、高速串行总线(SRIO)接口模块、通用串行总线(Universal Serial Bus，USB)接口模块等。
针对各模块为具备接口以及控制接口数据存储的功能的模块。
如网络模块，具备网口功能，以及在该网口接收到数据包时，将数据包存储到对应申请的缓冲区内存中，并显示外设模块状态，以便CPU轮询到外设模块状态的变化。
参见图2，图2为本申请实施例中申请的缓存区内存示意图。图2中Buffer 0到Buffer M同现有实现，是为每个外设模块申请的单个实际数据包缓冲区内存，每个实际数据包缓冲区内存前的N比特所对应的数据包缓冲归属区内存是本申请新增加的，用于存储对应外设模块的标识，以便获知对应的数据包地址时，就能够获知对应的外设模块的标识。
为每个外设模块申请的单个实际数据包缓冲区内存的大小可以相同，也可以不同，具体大小根据实际需要确定，本申请不做限制，图2所示的存储空间只是一种示例，实际应用中不做限制。
针对每个外设接口申请的单个数据包缓冲归属区内存对应的字节数相同，即都为N比特对应的内存。
针对数据包缓冲归属区内存的大小，即所对字节数可以根据实际需要配置，N的大小可以整个设备的外设模块的多少进行预先规划配置。
下面结合附图，详细说明基于MIPS多核处理器的内存缓冲区回收的过程。
实施例一
参见图3，图3为本申请实施例一中基于MIPS多核处理器的内存缓冲区回收流程示意图。具体步骤为：
步骤301，当网络设备上的任一外设模块接收到数据包时，将该数据包存储在该外设模块对应的实际数据包缓冲区内存中，并记录存储数据包的数据包地址。
其中，数据包地址为该外设模块对应的缓冲区首地址向后偏移数据包缓冲归属区对应的N个字节的地址。
步骤302，网络设备的第一CPU核查询外设模块的状态，当确定任一外设模块接收到数据包，且由本CPU核处理时，根据该外设模块存储数据包的数据包地址读取对应的数据包进行处理，并控制该外设模块之外的外设模块发送处理后的数据包。
第一CPU核负责一类外设模块的状态的查询，如SIRO接口对应的外设模块，或者网口对应的外设模块，再或者USB接口对应的模块，具体实现时，可以以轮询方式查询各外设模块的状态。
本申请具体实施例中实现外设模块的状态的查询，确定外设模块是否接收到数据包，以及确定由哪个CPU核处理的过程均同现有实现，这里不再详细描述。
本实施例中当确定由本CPU核处理时，处理数据包，以及控制对应外设模块发送处理后的数据包均同现有实现。
本申请实施例中针对的应用场景为由外设模块A接收数据包，再由外设模块B发送处理后的数据包，其它应用场景同现有实现，本申请不做任何改变。
步骤303，网络设备的第一CPU核获取所述数据包地址对应的数据包缓冲归属区内存中的外设模块标识，并调用该标识对应的内存缓冲区回收函数，进行内存缓冲区数据的回收。
本申请具体实现内存缓冲区回收时，不使用数据包的地址与预先配置的映射关系进行匹配确定内存缓冲区，而是在确定了数据包地址后，偏移N个字节就可确定数据包缓冲归属区内存，从中直接获取外设模块标识。
在确定对应的外设模块后，即可确定外设的种类，根据预先配置的外设模块的标识和内存缓冲区回收函数的映射关系确定对应的回收函数。
调用该标识对应的内存缓冲区回收函数，进行内存缓冲区数据的回收的具体实现同现有实现。
实施例二
参见图4，图4为本申请实施例二中基于MIPS多核处理器的内存缓冲区回收流程示意图。具体步骤为：
步骤401，当网络设备上的任一外设模块接收到数据包时，将该数据包存储在该外设模块对应的实际数据包缓冲区内存中，并记录存储数据包的数据包地址。
其中，数据包地址为该外设模块对应的缓冲区首地址向后偏移数据包缓冲归属区对应的N个字节的地址。
步骤402，网络设备的第一CPU核查询外设模块的状态，当确定任一外设模块接收到数据包，且由第二CPU核处理时，将该数据包的地址携带在核间消息中发送给第二CPU核。
本申请具体实施例中实现外设模块的状态的查询，确定外设模块是否接收到数据包，以及确定由哪个CPU核处理的过程均同现有实现，这里不再详细描述。
本申请具体实现中第一CPU核向第二CPU核发送核间消息时，核间消息除包括数据包地址之外，还携带目标设备标识，数据包大小。
参见图5，图5为本申请实施例中核间消息的结构示意图。
图5中Data字段用于携带数据包地址，UcId字段用于存储目标设备标识，Size字段用于携带存储的数据包的大小，UcCode字段为用户自定义消息码，该字段的内容可以根据实际需要携带内容，也可以不携带相关内容，图5中所有字段的总长度固定为32Byte即可，符合核间消息的标准，该核间消息的长度远远小于数据包大小。
在具体实现时，当由其他核来处理数据包时，目标设备标识为CPU核的标识，当由其他设备处理对应数据包时，目标设备标识为其他设备的标识，本申请实施例中以CPU核处理为例。
这样在CPU核之间仅传递数据包地址，不传递具体数据包，实现了数据包的零拷贝，大大节省了CPU处理时间，提高整个系统的效率。
步骤403，网络设备的第二CPU核根据第一CPU核发送的数据包地址读取对应的数据包进行处理，并控制该外设模块之外的外设模块发送处理后的数据包。
步骤404，网络设备的第二CPU核获取所述数据包地址对应的数据包缓冲归属区内存中的外设模块标识，并调用该标识对应的内存缓冲区回收函数，进行内存缓冲区数据的回收。
本申请具体实现内存缓冲区回收时，不使用数据包的地址与预先配置的映射关系进行匹配确定内存缓冲区，而是在确定了数据包地址后，偏移N个字节就可确定数据包缓冲归属区内存，从中直接获取外设模块标识。
在确定对应的外设模块后，即可确定外设的种类，根据预先配置的外设模块的标识和内存缓冲区回收函数的映射关系确定对应的回收函数。
调用该标识对应的内存缓冲区回收函数，进行内存缓冲区数据的回收的具体实现同现有实现。
本实施例通过标记内存缓冲区归属，达到内存缓冲区的高效回收。
数据包存放在指定内存缓冲区位置，CPU核间通信采用消息传递方式，依赖于MIPS多核处理器特性，消息格式固定，数据包地址使用Data字段存储。
通过申请数据包缓存地址和存储数据包缓存地址偏移若干个字节如2所示，利用这偏移的字节标记数据包缓冲区的归属，在数据包发送完成后，根据归属标记内容，调用相应的释放缓冲区函数释放缓冲区，这样处理极大简化了缓冲区回收流程，增加了回收外部设备缓冲区灵活性，进而提高了通信效率、增强了系统的可靠性。
综上所述，本申请通过一种高效内存缓冲区回收的方法，通过标记内存缓冲区归属，根据归属调用相应的缓冲区回收函数；依赖硬件多核CPU特性，核间通信采用消息传递，传送数据包首地址而不是整个数据包，实现数据零拷贝。
通过在初始化外设模块申请缓冲区内存时，多申请一个数据包缓冲归属区内存，用于存储对应外设模块的标识，以便在处理并发送该外设模块接收到的数据包后，根据数据包地址的偏移量能够直接获取存储在数据包缓冲归属区内存中的外设模块的标识，进而确定对应的内存缓冲区回收函数，进行数据回收。该方案能够提高缓冲区数据回收的效率。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (5)

1.一种基于单字长定点指令平均执行速度MIPS多核处理器的内存缓冲区回收方法，其特征在于，该方法包括：
网络设备在对外设模块初始化时，为每个外设模块申请的单个数据包对应缓冲区内存包括：数据包缓冲归属区内存和实际数据包缓冲区内存；并在数据包缓冲归属区内存中储存对应外设模块的标识；其中，数据包缓存归属区的首地址为对应外设模块的单个数据包缓存区的首地址；
当网络设备上的任一外设模块接收到数据包时，将该数据包存储在该外设模块对应的实际数据包缓冲区内存中，并记录存储数据包的数据包地址；其中，数据包地址为该外设模块对应的缓冲区首地址向后偏移数据包缓冲归属区对应的N个字节的地址；
第一CPU核查询外设模块的状态，当确定任一外设模块接收到数据包，且由所述第一CPU核处理时，根据该外设模块存储数据包的数据包地址读取对应的数据包进行处理，并控制该外设模块之外的外设模块发送处理后的数据包；
第一CPU核获取所述数据包地址对应的数据包缓冲归属区内存中的外设模块标识，并调用该标识对应的内存缓冲区回收函数，进行内存缓冲区数据的回收。
2.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：
第一CPU核当确定任一外设模块接收到数据包，且由第二CPU核处理时，将该数据包的地址携带在核间消息中发送给第二CPU核；
第二CPU核根据第一CPU核发送的数据包地址读取对应的数据包进行处理，并控制该外设模块之外的外设模块发送处理后的数据包；
第二CPU核获取所述数据包地址对应的数据包缓冲归属区内存中的外设模块标识，并调用该标识对应的内存缓冲区回收函数，进行内存缓冲区数据的回收。
3.根据权利要求2所述的方法，其特征在于，
所述核间消息还携带目标设备标识，数据包大小。
4.根据权利要求1或2所述的方法，其特征在于，
所述外设模块为网口模块、高速串行总线SRIO接口模块，或通用串行总线USB接口模块。
5.根据权利要求1或2所述的方法，其特征在于，
针对每个外设接口申请的数据包缓冲归属区内存对应的字节数相同。
CN201810061970.0A 2018-01-23 2018-01-23 基于mips多核处理器的内存缓冲区回收方法 Expired - Fee Related CN110069422B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810061970.0A CN110069422B (zh) 2018-01-23 2018-01-23 基于mips多核处理器的内存缓冲区回收方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810061970.0A CN110069422B (zh) 2018-01-23 2018-01-23 基于mips多核处理器的内存缓冲区回收方法

Publications (2)

Publication Number Publication Date
CN110069422A CN110069422A (zh) 2019-07-30
CN110069422B true CN110069422B (zh) 2021-06-18

Family

ID=67364794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810061970.0A Expired - Fee Related CN110069422B (zh) 2018-01-23 2018-01-23 基于mips多核处理器的内存缓冲区回收方法

Country Status (1)

Country Link
CN (1) CN110069422B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113626181B (zh) * 2021-06-30 2023-07-25 苏州浪潮智能科技有限公司 一种内存清理方法、装置、设备及可读存储介质

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229747A (ja) * 2001-02-02 2002-08-16 Ricoh Co Ltd 画像形成装置
CN101202707A (zh) * 2007-12-03 2008-06-18 杭州华三通信技术有限公司 高速单板传输报文的方法、现场可编程门阵列及高速单板
CN101430651A (zh) * 2007-11-05 2009-05-13 中兴通讯股份有限公司 一种异构多核体系中外设的访问方法
CN103064807A (zh) * 2012-12-17 2013-04-24 福建星网锐捷网络有限公司 多通道直接存储器存取控制器
CN103761060A (zh) * 2014-01-27 2014-04-30 华为技术有限公司 一种数据处理方法及服务器
WO2014180446A1 (zh) * 2013-12-23 2014-11-13 中兴通讯股份有限公司 一种网络设备写表方法及装置
US9164914B1 (en) * 2009-04-07 2015-10-20 Marvell World Trade Ltd. Multiple port routing circuitry for flash memory storage systems
CN105975341A (zh) * 2016-04-12 2016-09-28 苏州万特锐仪器有限公司 面向多核处理器的内存管理系统
CN107045436A (zh) * 2016-02-05 2017-08-15 龙芯中科技术有限公司 访问处理方法和装置
US9798901B2 (en) * 2013-04-30 2017-10-24 Nxp Usa, Inc. Device having a security module
US9825885B2 (en) * 2008-06-09 2017-11-21 Fortinet, Inc. Virtual memory protocol segmentation offloading

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4098478B2 (ja) * 2001-01-31 2008-06-11 株式会社東芝 マイクロプロセッサ

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229747A (ja) * 2001-02-02 2002-08-16 Ricoh Co Ltd 画像形成装置
CN101430651A (zh) * 2007-11-05 2009-05-13 中兴通讯股份有限公司 一种异构多核体系中外设的访问方法
CN101202707A (zh) * 2007-12-03 2008-06-18 杭州华三通信技术有限公司 高速单板传输报文的方法、现场可编程门阵列及高速单板
US9825885B2 (en) * 2008-06-09 2017-11-21 Fortinet, Inc. Virtual memory protocol segmentation offloading
US9164914B1 (en) * 2009-04-07 2015-10-20 Marvell World Trade Ltd. Multiple port routing circuitry for flash memory storage systems
CN103064807A (zh) * 2012-12-17 2013-04-24 福建星网锐捷网络有限公司 多通道直接存储器存取控制器
US9798901B2 (en) * 2013-04-30 2017-10-24 Nxp Usa, Inc. Device having a security module
WO2014180446A1 (zh) * 2013-12-23 2014-11-13 中兴通讯股份有限公司 一种网络设备写表方法及装置
CN103761060A (zh) * 2014-01-27 2014-04-30 华为技术有限公司 一种数据处理方法及服务器
CN107045436A (zh) * 2016-02-05 2017-08-15 龙芯中科技术有限公司 访问处理方法和装置
CN105975341A (zh) * 2016-04-12 2016-09-28 苏州万特锐仪器有限公司 面向多核处理器的内存管理系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SimTile:An Efficient Simulator of Tiled Chip Multi一processor;刘涛 等;《Journal of Frontiers of Computer Science and Technology》;20101231;第4卷(第12期);第1115-1120页 *
基于FPGA的实时多通道DMA系统设计;贺孟 等;《成都大学学报（自然科学版）》;20150930;第34卷(第3期);第280-284页 *

Also Published As

Publication number Publication date
CN110069422A (zh) 2019-07-30

Similar Documents

Publication Publication Date Title
EP1498822B1 (en) State migration in multiple NIC RDMA enabled devices
EP1581875B1 (en) Using direct memory access for performing database operations between two or more machines
US7200641B1 (en) Method and system for encoding SCSI requests for transmission using TCP/IP
CN111352889B (zh) 一种基于mctp协议的设备管理方法、设备、装置和介质
US20090083392A1 (en) Simple, efficient rdma mechanism
CN102724122B (zh) 基于硬件系统的串口可靠传输方法及装置
CN108989432B (zh) 用户态的文件发送方法、文件接收方法和文件收发装置
CN112152940B (zh) 报文处理方法、装置以及系统
US20190207783A1 (en) Data forwarding method and apparatus based on operating system kernel bridge
CN113746749A (zh) 网络连接设备
US7187683B1 (en) Statistics data collection mechanism for distributed, high-speed data processing environments
CN114500633B (zh) 数据转发方法、相关装置、程序产品及数据传输系统
CN110069422B (zh) 基于mips多核处理器的内存缓冲区回收方法
CN113014510A (zh) 惯导系统分布式测试中数据缓存方法及装置
CN109766347B (zh) 一种数据更新方法、装置、系统、计算机设备及存储介质
CN111865794B (zh) 一种逻辑端口的关联方法、系统、设备及数据传输系统
CN107615259A (zh) 一种数据处理方法及系统
CN113765972A (zh) 数据请求响应方法、装置、系统、服务器和存储介质
JP4006444B2 (ja) ネットワーク上の状態情報の通信
CN114518833A (zh) 用于存储管理的方法、电子设备和计算机程序产品
CN1316385C (zh) 在Infiniband管理数据库上存储光纤信道信息的方法和装置
US7428242B2 (en) Action list for a split media access and control layer communications system
CN116028677B (zh) 数据操作方法以及系统
WO2023097903A1 (zh) 报文传输方法、装置、电子设备和存储介质
CN115242733B (zh) 报文组播方法、组播网关、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210618

Termination date: 20220123