CN110045989A - 一种动态切换式低功耗处理器 - Google Patents

一种动态切换式低功耗处理器 Download PDF

Info

Publication number
CN110045989A
CN110045989A CN201910194923.8A CN201910194923A CN110045989A CN 110045989 A CN110045989 A CN 110045989A CN 201910194923 A CN201910194923 A CN 201910194923A CN 110045989 A CN110045989 A CN 110045989A
Authority
CN
China
Prior art keywords
module
output end
input terminal
connect
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910194923.8A
Other languages
English (en)
Other versions
CN110045989B (zh
Inventor
余宁梅
马文恒
黄自力
靳鑫
张文东
叶晨
刘和娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Leixin Intelligent Technology Co ltd
Shenzhen Wanzhida Technology Co ltd
Original Assignee
Xian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Technology filed Critical Xian University of Technology
Priority to CN201910194923.8A priority Critical patent/CN110045989B/zh
Publication of CN110045989A publication Critical patent/CN110045989A/zh
Application granted granted Critical
Publication of CN110045989B publication Critical patent/CN110045989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Abstract

本发明公开的一种动态切换式低功耗处理器，包括逻辑电路，逻辑电路为五级流水结构，每级流水结构之间连接有选择控制模块，选择控制模块用以切换流水路径，逻辑电路中连接有模式寄存器，模式寄存器的输出端分别与每个选择控制模块的输入端连接，模式寄存器用以控制选择控制模块，逻辑电路还连接有锁相环，锁相环的输出端分别与每个选择控制模块的输入端连接，锁相环用以向选择控制模块提供时钟。本发明一种动态切换式低功耗处理器，能够根据应用情景对处理器的不同需求，在高性能和低功耗两种模式之间进行切换。

Description

一种动态切换式低功耗处理器
技术领域
本发明属于低功耗处理器技术领域，具体涉及一种动态切换式低功耗处理器。
背景技术
随着微电子、信息、通信及网络技术的发展，物联网已在健康医疗、人工智能、网络管理、物流运输等领域逐步得到应用。在这些应用中，信息的采集及处理是物联网技术的基础和关键。物联网应用通常都会分为两个阶段：第一阶段为数据的监测采集阶段，该阶段对控制系统中处理器的性能要求不高，只需实现对数据监测采集，处理器的功耗也相对较低；第二阶段为数据处理和传输阶段，该阶段需要处理器有良好的性能进行数据处理，然后根据协议完成数据传输，在对处理器性能要求较高的同时，处理器的功耗也相对较高。由此可见，应用于物联网中的处理器需要在特定环境下进入特定的工作模式，不仅需要实现低功耗而且还要兼备高性能。为了保证设备的正常工作，我们必须寻求高性能和低功耗之间的平衡。
发明内容
本发明的目的在于提供一种动态切换式低功耗处理器，能够根据应用情景对处理器的不同需求，在高性能和低功耗两种模式之间进行切换。
本发明所采用的技术方案是：一种动态切换式低功耗处理器，包括逻辑电路，逻辑电路为五级流水结构，每级流水结构之间连接有选择控制模块，选择控制模块用以切换流水路径，逻辑电路中连接有模式寄存器，模式寄存器的输出端分别与每个选择控制模块的输入端连接，模式寄存器用以控制选择控制模块，逻辑电路还连接有锁相环，锁相环的输出端分别与每个选择控制模块的输入端连接，锁相环用以向选择控制模块提供时钟。
本发明的特点还在于，
选择控制模块包括第一两输入与非门，第一两输入与非门的第一输入端与模式寄存器的输出端连接，第一两输入与非门的第二输入端与上一级流水线结构的输出端连接，第一两输入与非门的输出端与第二两输入与非门的第一输入端连接，第二两输入与非门的第二输入端与流水线寄存器连接，第二两输入与非门的输出端与下一级流水线结构的输入端连接。
流水线寄存器的时钟端通过信号改变单元分别与模式寄存器的输出端、锁相环的输出端连接，信号改变单元用以控制流水线寄存器的时钟，流水线寄存器的数据输出反向端与第二两输入与非门的第二输入端连接。
信号改变单元包括两输入与门，两输入与门的第一输入端通过反相器与模式寄存器的输出端连接，反相器的输入端与模式寄存器的输出端连接，两输入与门的第二输入端与锁相环的输出端连接，两输入与门的输出端与流水线寄存器的时钟端连接。
五级流水结构包括取指模块、译码模块、执行模块、访存模块、写回模块，取指模块的输出端通过选择控制模块与译码模块的输入端连接，译码模块的输出端通过选择控制模块与执行模块的输入端连接，执行模块的输出端通过选择控制模块与访存模块的输入端连接，执行模块的输出端直接与访存模块的输入端连接，执行模块的输出端直接与写回模块的输入端连接，访存模块的输出端通过选择控制模块与写回模块的输入端连接。
取指模块包括程序计数器产生单元和指令计数器，译码模块包括指令译码单元和指令发射单元，执行模块包括整型单元、访存单元、写存储单元和结果选择单元，访存模块包括数据存储器和模式寄存器，写回模块包括读存储单元，执行模块的输出端与程序计数器产生单元的输入端连接，整型单元的输出端与程序计数器产生单元的输入端连接，写回模块的输出端与指令发射单元的输入端连接。
锁相环的输出端分别与取指模块的输入端、译码模块的输入端、访存模块的输入端连接。
本发明的有益效果是：本发明一种动态切换式低功耗处理器，通过锁相环为处理器提供时钟，通过模式寄存器的值控制流水线寄存器，从而控制每级流水之间的数据是否经过选择控制模块，完成处理器在高性能模式和低功耗模式之间的切换，达到能够根据不同情景需求灵活变换处理器的工作模式，节省功耗的目的。
附图说明
图1是本发明一种动态切换式低功耗处理器的结构示意图；
图2是本发明一种动态切换式低功耗处理器中的选择控制模块的结构示意图；
图3是本发明一种动态切换式低功耗处理器由高性能模式向低功耗模式切换流程图；
图4是本发明一种动态切换式低功耗处理器处于低功耗模式状态图；
图5是本发明一种动态切换式低功耗处理器由低功耗模式向高性能模式切换流程图；
图6是本发明一种动态切换式低功耗处理器处于高性能模式状态图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本发明一种动态切换式低功耗处理器结构如图1所示，包括逻辑电路，逻辑电路为五级流水结构，每级流水结构之间连接有选择控制模块，选择控制模块用以切换流水路径，逻辑电路中连接有模式寄存器，模式寄存器的输出端分别与每个选择控制模块的输入端连接，模式寄存器用以控制选择控制模块，逻辑电路还连接有锁相环，锁相环的输出端分别与每个选择控制模块的输入端连接，锁相环用以向选择控制模块提供时钟。
如图2所示，选择控制模块包括第一两输入与非门，第一两输入与非门的第一输入端与模式寄存器的输出端连接，第一两输入与非门的第二输入端与上一级流水线结构的输出端连接，第一两输入与非门的输出端与第二两输入与非门的第一输入端连接，第二两输入与非门的第二输入端与流水线寄存器连接，第二两输入与非门的输出端与下一级流水线结构的输入端连接。
流水线寄存器的时钟端通过信号改变单元分别与模式寄存器的输出端、锁相环的输出端连接，信号改变单元用以控制流水线寄存器的时钟，流水线寄存器的数据输出反向端与第二两输入与非门的第二输入端连接。
信号改变单元包括两输入与门，两输入与门的第一输入端通过反相器与模式寄存器的输出端连接，反相器的输入端与模式寄存器的输出端连接，两输入与门的第二输入端与锁相环的输出端连接，两输入与门的输出端与流水线寄存器的时钟端连接。
五级流水结构包括取指模块、译码模块、执行模块、访存模块、写回模块，取指模块的输出端通过选择控制模块与译码模块的输入端连接，译码模块的输出端通过选择控制模块与执行模块的输入端连接，执行模块的输出端通过选择控制模块与访存模块的输入端连接，执行模块的输出端直接与访存模块的输入端连接，执行模块的输出端直接与写回模块的输入端连接，访存模块的输出端通过选择控制模块与写回模块的输入端连接。
取指模块包括程序计数器产生单元和指令计数器，译码模块包括指令译码单元和指令发射单元，执行模块包括整型单元、访存单元、写存储单元和结果选择单元，访存模块包括数据存储器和模式寄存器，写回模块包括读存储单元，执行模块的输出端与程序计数器产生单元的输入端连接，整型单元的输出端与程序计数器产生单元的输入端连接，写回模块的输出端与指令发射单元的输入端连接。
锁相环的输出端分别与取指模块的输入端、译码模块的输入端、访存模块的输入端连接。
本发明处理器结构原理说明：
本发明一种动态切换式低功耗处理器逻辑电路结构为由取指模块、译码模块、执行模块、访存模块、写回模块共同组成的五级流水结构，每一级之间连接有选择控制模块，在访存模块中设计有1bit的模式寄存器，通过检测模式寄存器的值切换处理器的工作模式：当模式寄存器的值为1时，处理器为低功耗模式；当模式寄存器的值为0时，处理器为高性能模式。模式寄存器的值通过一个存储字节指令(SB)来进行设置。
具体地，选择控制模块根据模式寄存器的输出值，即LpEn信号来选择其自身输出信号Dout的输出。在低功耗模式下，模式寄存器的输出值为1，LpEn信号为高电平，此时第一个两输入与非门的输出为上一级流水数据信号Din的反相值，LpEn经过反相器之后变为LpEn的反相值，由锁相环产生的时钟信号CLK在与LpEn的反相值经过两输入与门之后变为0，流水线寄存器的时钟通过clock gating关断，流水线寄存器的值为0被刷空，此时流水线寄存器输出数据的反相值为1，因此第二两输入与非门的输出为经过第一两输入与非门的Din，即上一级流水的数据绕过流水线寄存器直接通过选择单元传给下一级流水，不需要选择控制模块运行从而节省功耗。
在高性能模式下，模式寄存器的输出值为0，LpEn信号为低电平，此时LpEn信号经过反相器后变为高电平，由锁相环产生的时钟信号CLK与LpEn的反相值经过两输入与门之后为CLK，此时流水线寄存器的时钟端有正常的时钟信号，上一级流水数据信号Din与低电平的LpEn经过第一两输入与非门之后变为1，此时流水线寄存器输出的反相值为Din的反相，第二两输入与非门的输出Dout为流水线寄存器的值Din，即则上一级流水的数据通过流水线处理器传给下一级。
在处理器由高性能模式向低功耗模式转换时，如图3所示，在软件上要降低时钟频率，然后在硬件上设置锁相环，然后在软件上设置模式寄存器的值，并在硬件上通过访存指令向模式寄存器写1，然后执行3条NOP指令，执行完NOP指令之后刷空流水线寄存器，并通过Clock Gating关断流水寄存器时钟。其中，在执行SB指令，也就是设置模式寄存器的值时，SB指令后面有3条指令同时执行，当关断流水线寄存器的时候，正在译码模块和执行模块执行的指令会丢失，故要通过软件插入3条NOP指令。
如图4所示，处理器处于低功耗结构状态，此时处理器电路结构除了寄存器堆之外，唯一的时序逻辑就是程序计数器产生单元，寄存器堆和逻辑电路占整个系统功耗的90％，通过低功耗结构，每执行一条访存类指令需要2个时钟周期，执行其他类的指令仅需要1个时钟周期。由于执行加载(load)指令需要两个时钟周期，在第一个周期的结果不能通过写回模块传入到译码模块中，所以需要通过FetchStall信号对写回模块和取指模块进行操作。
在处理器由低功耗模式向高性能模式转换时，如图5所示，首先在软件上设置模式寄存器的值，然后在硬件上通过访存指令向模式寄存器写0，并通过Clock Gating打开流水线寄存器的时钟，然后在软件上提高时钟频率，并在硬件上设置锁相环的值。
如图6所示，处理器处于高性能结构状态，此时，处理器电路结构带有五级流水：取指模块、译码模块、执行模块、访存模块、写回模块。各流水结构功能有：(1)取指模块产生程序计数器(PC)，并根据程序计数器的值在指令存储器中取出对应指令，然后同程序计数器一并传入译码模块进行译码。Pc的来源由3种，分别是正常情况下的pc+4，流水线发生堵塞(stall)情况下的pc以及发生分支跳转时的BjPc；(2)译码模块根据指令手册对取指模块传过来的指令进行译码，指令译码单元对指令进行拆分，分离出功能码(funct)、立即数(Imm)以及操作码(opcode)等，根据功能码(funct)和操作码(opcode)将指令划分为整型(Int)、访存(Mem)、分支跳转(Bj)以及系统操作(Csr)四种类型。根据指令的类型进行重新编码，使用ExUnit、ExOp和ExMop三个变量可以确定具体执行哪种指令，指令发射单元对寄存器堆进行读写：根据从指令中分离出来的寄存器号取出相应的源操作数，将写回模块传过来的数据写入到寄存器堆中，译码模块最终输出：指令、程序计数器(pc)、源操作数、目的寄存器号、ExUnit、ExOp、ExMop；(3)执行模块包括整型(IntUnit)单元、访存(MemUnit)单元、写存储单元、结果选择单元，分别用于处理不同类型的指令，在执行过程中，首先根据ExUnit判断该指令属于哪一个类型、再根据ExOp和ExMop判断具体执行哪一种操作，最后将以上4个单元的输出在结果选择单元中做一个选择。执行模块最终输出为：对于分支跳转指令而言，在算出BjPc信号，并通过BjBus信号将BjPc信号传到取指单元之后，执行结束；(4)访存模块和写回模块：如果是整型(Int)指令或系统指令(Csr)，在不发生数据冲突的情况下，其执行结果直接穿过访存模块，进入写回模块，然后通过WbBus信号送到译码模块，然后写入到寄存器堆中。对于访存指令，如果是存储(store)指令，则根据执行模块中的访存单元(MemUnit)计算出的地址将需要存储的数据存入数据存储器中。如果是加载指令(load)，则根据地址从数据存储器中取出对应数据，然后在写回模块中做字对齐处理之后将结果通过WbBus信号传入到译码模块中。处理器处于高性能模式时的性能比处于低功耗模式时的性能明显提高，但因为流水线寄存器所占的功耗占总功耗的一半功耗，处理器处于高性能模式时功耗是处于低功耗模式时功耗的两倍。

Claims (7)

1.一种动态切换式低功耗处理器，其特征在于，包括逻辑电路，所述逻辑电路为五级流水结构，每级所述流水结构之间连接有选择控制模块，所述选择控制模块用以切换流水路径，所述逻辑电路中连接有模式寄存器，所述模式寄存器的输出端分别与每个所述控制模块的输入端连接，所述模式寄存器用以控制选择控制模块，所述逻辑电路还连接有锁相环，所述锁相环的输出端分别与每个所述选择控制模块的输入端连接，所述锁相环用以向选择控制模块提供时钟。
2.如权利要求1所述的一种动态切换式低功耗处理器，其特征在于，所述选择控制模块包括第一两输入与非门，所述第一两输入与非门的第一输入端与所述模式寄存器的输出端连接，所述第一两输入与非门的第二输入端与上一级流水线结构的输出端连接，所述第一两输入与非门的输出端与所述第二两输入与非门的第一输入端连接，所述第二两输入与非门的第二输入端与流水线寄存器连接，所述第二两输入与非门的输出端与下一级流水线结构的输入端连接。
3.如权利要求2所述的一种动态切换式低功耗处理器，其特征在于，所述流水线寄存器的时钟端通过信号改变单元分别与所述模式寄存器的输出端、所述锁相环的输出端连接，所述信号改变单元用以控制流水线寄存器的时钟，所述流水线寄存器的数据输出反向端与第二两输入与非门的第二输入端连接。
4.如权利要求3所述的一种动态切换式低功耗处理器，其特征在于，所述信号改变单元包括两输入与门，所述两输入与门的第一输入端通过反相器与所述模式寄存器的输出端连接，所述反相器的输入端与所述模式寄存器的输出端连接，所述两输入与门的第二输入端与所述锁相环的输出端连接，所述两输入与门的输出端与所述流水线寄存器的时钟端连接。
5.如权利要求1所述的一种动态切换式低功耗处理器，其特征在于，所述五级流水结构包括取指模块、译码模块、执行模块、访存模块、写回模块，所述取指模块的输出端通过所述选择控制模块与所述译码模块的输入端连接，所述译码模块的输出端通过所述选择控制模块与所述执行模块的输入端连接，所述执行模块的输出端通过所述选择控制模块与所述访存模块的输入端连接，所述执行模块的输出端直接与访存模块的输入端连接，所述执行模块的输出端直接与写回模块的输入端连接，所述访存模块的输出端通过所述选择控制模块与所述写回模块的输入端连接。
6.如权利要求5所述的一种动态切换式低功耗处理器，其特征在于，所述取指模块包括程序计数器产生单元和指令计数器，所述译码模块包括指令译码单元和指令发射单元，所述执行模块包括整型单元、访存单元、写存储单元和结果选择单元，所述访存模块包括数据存储器和模式寄存器，所述写回模块包括读存储单元，所述执行模块的输出端与所述程序计数器产生单元的输入端连接，所述整型单元的输出端与所述程序计数器产生单元的输入端连接，所述写回模块的输出端与所述指令发射单元的输入端连接。
7.如权利要求6所述的一种动态切换式低功耗处理器，其特征在于，所述锁相环的输出端分别与所述取指模块的输入端、译码模块的输入端、访存模块的输入端连接。
CN201910194923.8A 2019-03-14 2019-03-14 一种动态切换式低功耗处理器 Active CN110045989B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910194923.8A CN110045989B (zh) 2019-03-14 2019-03-14 一种动态切换式低功耗处理器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910194923.8A CN110045989B (zh) 2019-03-14 2019-03-14 一种动态切换式低功耗处理器

Publications (2)

Publication Number Publication Date
CN110045989A true CN110045989A (zh) 2019-07-23
CN110045989B CN110045989B (zh) 2023-11-14

Family

ID=67274881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910194923.8A Active CN110045989B (zh) 2019-03-14 2019-03-14 一种动态切换式低功耗处理器

Country Status (1)

Country Link
CN (1) CN110045989B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110609601A (zh) * 2019-08-26 2019-12-24 西安理工大学 一种低功耗的处理器寄存器堆控制方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699506A (en) * 1995-05-26 1997-12-16 National Semiconductor Corporation Method and apparatus for fault testing a pipelined processor
CN1170906A (zh) * 1996-03-29 1998-01-21 松下电器产业株式会社 可变流水线级数的数据处理装置
US6134653A (en) * 1998-04-22 2000-10-17 Transwitch Corp. RISC processor architecture with high performance context switching in which one context can be loaded by a co-processor while another context is being accessed by an arithmetic logic unit
CN1540498A (zh) * 2003-04-21 2004-10-27 �Ҵ���˾ 用于在同步多线程处理器中改变流水线长度的方法和电路
US20060259748A1 (en) * 2005-05-13 2006-11-16 Tay-Jyi Lin Pipelined datapath with dynamically reconfigurable pipeline stages
US20070250686A1 (en) * 2004-06-25 2007-10-25 Koninklijke Philips Electronics, N.V. Instruction Processing Circuit
US20090164812A1 (en) * 2007-12-19 2009-06-25 Capps Jr Louis B Dynamic processor reconfiguration for low power without reducing performance based on workload execution characteristics
US20100058030A1 (en) * 2007-05-17 2010-03-04 Fujitsu Limited Arithmetic-logic unit, processor, and processor architecture
CN101763251A (zh) * 2010-01-05 2010-06-30 浙江大学 多线程微处理器的指令译码缓冲装置
CN101763285A (zh) * 2010-01-15 2010-06-30 西安电子科技大学 零开销切换多线程处理器及其线程切换方法
CN102253708A (zh) * 2011-08-01 2011-11-23 北京科技大学 一种微处理器硬件多线程动态变频控制装置及其应用方法
US20130067258A1 (en) * 2010-05-20 2013-03-14 Toshiaki Furuya Data processor and electronic control unit
CN103218029A (zh) * 2013-04-09 2013-07-24 电子科技大学 一种超低功耗处理器流水线结构
CN103294567A (zh) * 2013-05-31 2013-09-11 中国航天科技集团公司第九研究院第七七一研究所 一种单发射五级流水处理器的精确异常处理方法
CN104331268A (zh) * 2014-10-27 2015-02-04 杭州中天微系统有限公司 一种用于低功耗处理器的加快条件跳转执行的装置
CN104545902A (zh) * 2015-01-30 2015-04-29 中国科学院电子学研究所 4段流水线数字信号处理器及采用其的无线片上系统芯片
CN108287730A (zh) * 2018-03-14 2018-07-17 武汉市聚芯微电子有限责任公司 一种处理器流水线结构

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699506A (en) * 1995-05-26 1997-12-16 National Semiconductor Corporation Method and apparatus for fault testing a pipelined processor
CN1170906A (zh) * 1996-03-29 1998-01-21 松下电器产业株式会社 可变流水线级数的数据处理装置
US6134653A (en) * 1998-04-22 2000-10-17 Transwitch Corp. RISC processor architecture with high performance context switching in which one context can be loaded by a co-processor while another context is being accessed by an arithmetic logic unit
CN1540498A (zh) * 2003-04-21 2004-10-27 �Ҵ���˾ 用于在同步多线程处理器中改变流水线长度的方法和电路
US20070250686A1 (en) * 2004-06-25 2007-10-25 Koninklijke Philips Electronics, N.V. Instruction Processing Circuit
US20060259748A1 (en) * 2005-05-13 2006-11-16 Tay-Jyi Lin Pipelined datapath with dynamically reconfigurable pipeline stages
US20100058030A1 (en) * 2007-05-17 2010-03-04 Fujitsu Limited Arithmetic-logic unit, processor, and processor architecture
US20090164812A1 (en) * 2007-12-19 2009-06-25 Capps Jr Louis B Dynamic processor reconfiguration for low power without reducing performance based on workload execution characteristics
CN101763251A (zh) * 2010-01-05 2010-06-30 浙江大学 多线程微处理器的指令译码缓冲装置
CN101763285A (zh) * 2010-01-15 2010-06-30 西安电子科技大学 零开销切换多线程处理器及其线程切换方法
US20130067258A1 (en) * 2010-05-20 2013-03-14 Toshiaki Furuya Data processor and electronic control unit
CN102253708A (zh) * 2011-08-01 2011-11-23 北京科技大学 一种微处理器硬件多线程动态变频控制装置及其应用方法
CN103218029A (zh) * 2013-04-09 2013-07-24 电子科技大学 一种超低功耗处理器流水线结构
CN103294567A (zh) * 2013-05-31 2013-09-11 中国航天科技集团公司第九研究院第七七一研究所 一种单发射五级流水处理器的精确异常处理方法
CN104331268A (zh) * 2014-10-27 2015-02-04 杭州中天微系统有限公司 一种用于低功耗处理器的加快条件跳转执行的装置
CN104545902A (zh) * 2015-01-30 2015-04-29 中国科学院电子学研究所 4段流水线数字信号处理器及采用其的无线片上系统芯片
CN108287730A (zh) * 2018-03-14 2018-07-17 武汉市聚芯微电子有限责任公司 一种处理器流水线结构

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
MENG WANG 等: "An Ultra Low-power Processor with Dynamic Regfile Configuration", 《2018 14TH IEEE INTERNATIONAL CONFERENCE ON SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY (ICSICT)》 *
VENKATACHALAM V 等: "Power Reduction Techniques For Microprocessor Systems", 《ACM COMPUTING SURVEY》 *
赵毅强等: "嵌入式低功耗8位微控制器的设计", 《天津大学学报》 *
郝松 等: "多核处理器降低功耗技术综述", 《计算机科学》 *
黄旺华等: "基于FPGA流水线RISC微处理器的设计", 《微计算机信息》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110609601A (zh) * 2019-08-26 2019-12-24 西安理工大学 一种低功耗的处理器寄存器堆控制方法

Also Published As

Publication number Publication date
CN110045989B (zh) 2023-11-14

Similar Documents

Publication Publication Date Title
CN109213723B (zh) 一种用于数据流图处理的处理器、方法、设备、及一种非暂时性机器可读介质
CN108268278B (zh) 具有可配置空间加速器的处理器、方法和系统
US8429379B2 (en) Reconfigurable microprocessor configured with multiple caches and configured with persistent finite state machines from pre-compiled machine code instruction sequences
CN109918130A (zh) 一种具有快速数据旁路结构的四级流水线risc-v处理器
Su et al. Saving power in the control path of embedded processors
KR101594090B1 (ko) 공유 메모리에 대한 액세스들의 동기화를 완화하기 위한 프로세서들, 방법들 및 시스템들
CN101299185B (zh) 一种基于cisc结构的微处理器结构
CN101799750B (zh) 一种数据处理的方法与装置
KR101748506B1 (ko) 실시간 명령어 추적 프로세서들, 방법들 및 시스템들
CN103150146A (zh) 基于可扩展处理器架构的专用指令集处理器及其实现方法
KR20160130324A (ko) 1들을 최하위 비트들이 되도록 풀링하면서 비트들을 좌측으로 시프팅하기 위한 명령어
CN101403963A (zh) 异步数据触发微处理器体系结构
US11830547B2 (en) Reduced instruction set processor based on memristor
CN103440225B (zh) 一种可重构单指令多进程的多核处理器及方法
CN110045989A (zh) 一种动态切换式低功耗处理器
CN101008891A (zh) Risc cpu中的5+3级流水线结构及方法
US8402251B2 (en) Selecting configuration memory address for execution circuit conditionally based on input address or computation result of preceding execution circuit as address
CN101196808A (zh) 一种8位微控制器
CN109933372B (zh) 一种多模式动态可切换架构低功耗处理器
CN104951283B (zh) 一种risc处理器的浮点处理单元集成电路及方法
CN101727513A (zh) 一种超长指令字处理器的设计和优化方法
EP1408405A1 (en) "A reconfigurable control structure for CPUs and method of operating same"
JP2005527037A (ja) 構成可能なプロセッサ
KR20010007093A (ko) 마이크로 명령을 기초로 프로그램 가능한 명령을 실행하는하드웨어 장치
CN100430890C (zh) 一种8位risc微控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20231018

Address after: Room 1509, Building F1, Phase II, Innovation Industrial Park, No. 2800 Innovation Avenue, High tech Zone, Hefei City, Anhui Province, 230000

Applicant after: Hefei Leixin Intelligent Technology Co.,Ltd.

Address before: 518000 1002, Building A, Zhiyun Industrial Park, No. 13, Huaxing Road, Henglang Community, Longhua District, Shenzhen, Guangdong Province

Applicant before: Shenzhen Wanzhida Technology Co.,Ltd.

Effective date of registration: 20231018

Address after: 518000 1002, Building A, Zhiyun Industrial Park, No. 13, Huaxing Road, Henglang Community, Longhua District, Shenzhen, Guangdong Province

Applicant after: Shenzhen Wanzhida Technology Co.,Ltd.

Address before: 710048 No. 5 Jinhua South Road, Shaanxi, Xi'an

Applicant before: XI'AN University OF TECHNOLOGY

GR01 Patent grant
GR01 Patent grant