CN110011690A - 可重新配置的以太网接收器和其模拟前端电路 - Google Patents

可重新配置的以太网接收器和其模拟前端电路 Download PDF

Info

Publication number
CN110011690A
CN110011690A CN201811521400.1A CN201811521400A CN110011690A CN 110011690 A CN110011690 A CN 110011690A CN 201811521400 A CN201811521400 A CN 201811521400A CN 110011690 A CN110011690 A CN 110011690A
Authority
CN
China
Prior art keywords
signal
adc
mode
analog
shared
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811521400.1A
Other languages
English (en)
Other versions
CN110011690B (zh
Inventor
林郁
马尔赛洛·甘泽利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN110011690A publication Critical patent/CN110011690A/zh
Application granted granted Critical
Publication of CN110011690B publication Critical patent/CN110011690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
    • H03M1/007—Reconfigurable analogue/digital or digital/analogue converters among different resolutions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/3805—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving with built-in auxiliary receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/401—Circuits for selecting or indicating operating mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请涉及一种可重新配置模拟前端电路和具有可重新配置模拟前端电路的可重新配置以太网收发器。所述电路可使用受模式信号控制的至少一个信号通路切换元件重新配置以操作地建立第一信号通路或第二信号通路。所述第一信号通路包括任选的第一信号调节部分和共享ADC。所述第二信号通路包括任选的第二信号调节部分、上游ADC和所述共享ADC。所述信号通路响应于模式信号而选择性地切换。

Description

可重新配置的以太网接收器和其模拟前端电路
技术领域
本公开大体上涉及可重新配置的以太网收发器。具体地说，本公开涉及一种以太网收发器的接收器部分的可重新配置的模拟前端。
背景技术
现代和未来汽车应用的带宽要求对当前交通工具内联网IVN技术(如控制器区域网络CAN和FlexRay)带来相关挑战。归功于以太网技术的最新进展，现在可以实施100Mbps以太网链路，且在不久的将来，将可以在非屏蔽双绞铜线上实施1000Mbps/1Gbps以太网链路，同时将EMI辐射限制在由管理汽车标准所赋予的阈值以下。在非屏蔽双绞铜线上的100Mbps以太网链路也称作100Base-T1且在非屏蔽双绞铜线上的1000Mbps/1Gbps以太网链路也称作1000Base-T1。
以太网是一种点对点通信技术。通过使用2层(根据ISO/OSI堆栈)网桥(也称作切换器)创建更复杂的网络。切换器使得能够定义复杂网络拓扑并提供多种服务，包含对从一个源节点到多个目的地的帧(基本以太网通信元件)的基本依赖及更复杂的操作，例如经由虚拟LAN(VLAN)的信道带宽分配、网络分割和业务流优先化。切换式以太网络已在汽车市场中实施以用于支持带宽密集型应用，如信息娱乐和环绕视图应用。
将来的1Gbps以太网链路将允许汽车电子单元的包含例如以下的其它域：动力系域、底盘域、车身和舒适域以及驾驶员辅助和安全域。
预期切换式1Gbps以太网链路将用于使不同域互连的主结构，而在所述域中的每一个内，100Mbps以太网链路和1000Mbps/1Gbps以太网链路将取决于带宽要求而使用。从而，预期100Mbps以太网链路和1000Mbps/1Gbps以太网链路共存。
因此，需要支持符合功率效率和成本效益约束条件的100Mbps以太网链路和1000Mbps/1Gbps以太网链路两者的以太网收发器。
发明内容
根据本发明的第一方面，提供一种可重新配置的模拟前端电路，包括：
模拟信号输入端，其用于接收模拟输入信号；
上游模数转换器ADC；
共享模数转换器ADC；
至少一个信号通路切换元件；以及
数字信号输出端，其用于输出作为所述模拟输入信号的数字表示的数字输出信号，
其中所述电路可使用受模式信号控制的所述至少一个信号通路切换元件重新配置，所述模式信号指示第一模式和第二模式中的一种，
其中响应于指示所述第一模式的所述模式信号，
第一信号通路由所述至少一个信号通路切换元件选择性地切换，且
在所述模拟信号输入端处接收到的所述模拟输入信号沿所述第一信号通路流动，所述第一信号通路包括所述共享ADC，
其中响应于指示所述第二模式的所述模式信号，
第二信号通路由所述至少一个信号通路切换元件选择性地切换，且
在所述模拟信号输入端处接收到的所述模拟输入信号沿所述第二信号通路流动，所述第二信号通路包括所述上游ADC和所述共享ADC。
在一个或多个实施例中，所述电路进一步包括：
功率域，其包括作为所述第二信号通路上游的部分的第二信号调节部分和所述上游ADC，
其中响应于指示所述第二模式的所述模式信号，由所述功率域组成的所述组件不供电。
在一个或多个实施例中，所述共享ADC具有可配置采样频率；
其中所述共享ADC的所述采样频率响应于所述模式信号来设定。
在一个或多个实施例中，所述电路进一步包括：
耦合到所述上游ADC的信号放大器，其被布置成接收残差信号且被配置成放大所接收到的残差信号，
其中提供所放大的残差信号以供应到所述共享ADC。
在一个或多个实施例中，所述电路进一步包括：
可编程信号调节级，其被配置成响应于所述模式信号而选择性地操作为第一信号调节部分和残差信号放大器，
其中所述可编程信号调节级是所述第一信号通路和所述第二信号通路的部分。
在一个或多个实施例中，所述至少一个信号通路切换元件包括多路复用器和多路分用器，所述多路复用器和所述多路分用器被配置成响应于所述模式信号而选择性地切换所述第一信号通路和所述第二信号通路，
其中所述多路复用器被布置成接收所述模拟信号输入且被配置成将所述模拟信号输入选择性供应到所述多路分用器和所述上游ADC，
其中所述多路分用器被布置成从所述多路复用器接收所述模拟信号输入以及从所述上游ADC接收残差信号，并将所接收到的信号选择性供应到所述共享ADC。
在一个或多个实施例中，所述电路进一步包括：
数据组合部分，其耦合到所述上游ADC和所述共享ADC，且被配置成从所述ADC接收数字信号并将表示所述模拟输入信号的所述数字输出信号提供到所述数字信号输出端。
在一个或多个实施例中，响应于指示所述第二模式的所述模式信号，所述上游ADC被配置成产生所述数字输出信号的第一部分，且所述共享ADC被配置成产生所述数字输出信号的部分，
其中所述第一部分和第二部分是所述模拟输入信号的不同值范围的数字表示，
其中所述数据组合部分被配置成组合所述第一部分和所述第二部分以获得表示所述模拟输入信号的所述数字输出信号。
在一个或多个实施例中，响应于指示所述第一模式的所述模式信号，所述共享ADC被配置成产生所述数字输出信号。
在一个或多个实施例中，所述至少一个信号通路切换元件包括多路复用器。
在一个或多个实施例中，所述上游ADC包括逐次逼近ADC；且/或
其中所述共享ADC包括逐次逼近ADC。
在一个或多个实施例中，所述第一模式是用于处理沿所述第一信号通路以低数据速率载送数据的模拟信号的低数据速率模式，
其中所述第二模式是用于处理沿所述第一信号通路以高数据速率载送数据的模拟信号的高数据速率模式。
在一个或多个实施例中，以所述第一模式操作的所述电路被配置成用于处理符合100Base-T1的模拟信号，
其中以所述第二模式操作的所述电路被配置成用于处理符合1000Base-T1的模拟信号。
根据本发明的第二方面，提供一种可重新配置的以太网收发器，包括：
根据本发明第一方面所述的模拟前端电路。
在一个或多个实施例中，所述可重新配置的以太网收发器是支持至少100Base-T1和1000Base-T1通信标准的汽车以太网收发器。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
并入本文中且形成本说明书的一部分的附图示出本发明，并且与所述描述一起进一步用以解释本发明的原理并使相关领域的技术人员能够作出本发明并使用本发明。
图1示意性地示出具有两个链路伙伴的通信系统的框图；
图2a示意性地示出根据本发明的例子的以太网收发器的接收器部分的模拟前端(AFE)的框图；
图2b示意性地示出根据本发明的另一例子的以太网收发器的接收器部分的模拟前端(AFE)的框图；
图3a和3b示意性地示出根据本发明的另一例子以不同模式操作的图2a的示例性模拟前端(AFE)的框图；
图4示意性地示出根据本发明的又另一例子的以太网收发器的接收器部分的模拟前端(AFE)的框图；且
图5a和5b示意性地示出根据本发明的另一例子以不同模式操作的图4的示例性模拟前端(AFE)的框图。
具体实施方式
下文将参考图式详细描述本公开的实施例。注意，相同附图标记用以表示图式中的相同或等效元件，且将不重复其描述。下文所阐述的实施例表示使本领域的技术人员能够实践本发明的必要信息。在根据附图阅读以下描述后，本领域的技术人员将理解本发明的概念并将认识到本文中并未特定阐释的这些概念的应用。应理解，这些概念和应用落入本公开和所附权利要求书的范围内。
图1示意性地示出说明在数据业务的两个链路伙伴10.1和10.2之间的双绞线电缆链路40上的示例性以太网通信系统的框图。参考图1，这里示出了一种包括链路伙伴10.1和链路伙伴10.2的系统。链路伙伴10.1和10.2中的每一个可包括主机处理器30、媒体接入控制(MAC)控制器12和收发器20。尽管如此，本发明在这方面不受限制。
链路伙伴10.1和10.2经由电缆通信。电缆可以是例如一对非屏蔽双绞线(UTP)铜电缆。UTP铜电缆的某一性能和/或规格指标已规范化。
收发器20可包括能够在例如链路伙伴10.1和10.2之间太网通信(如数据的传输和接收)的适当逻辑、电路和/或代码。在这方面，收发器20可以使得能够以低数据速率和高数据速率向对应链路伙伴的收发器20传输以及从所述收发器20接收。
举例来说，可以可遵循熟知OSI协议标准的方式将由收发器20传输和/或接收的数据格式化。OSI模型将可操作性和功能性分割为七个相异且阶层式的层。一般来说，OSI模型中的每一层被结构化以使得其可对紧邻较高介接层提供服务。举例来说，第1层或物理(PHY)层可对第2层提供服务且第2层可对第3层提供服务。在这方面，收发器20可实现用于与对应链路伙伴数据通信的PHY层操作。
收发器20可实现多速率通信。在这方面，上游和/或下游方向上的数据速率可以是例如100Mbps和/或1000Mbps(或1Gbps)。收发器20可支持非对称数据速率。收发器20可在其操作中利用多个信令。
收发器20可被配置成操控所有物理层需求，在需要这种操作的情况下，所述需求可包含(但不限于)包化、数据传送和串行化/解串行化(SERDES)。由收发器20从对应MAC控制器12接收到的数据包可包含例如用于以上功能层中的每一个的数据和标头信息。收发器20可被配置成对待在电缆40上传输的数据包进行编码且/或对从电缆40接收到的数据包进行解码。
收发器20包含接收数字数据以用于在传输信道上传输的传输器部分24。收发器20还包含从传输信道接收数据的接收器部分22。
每一收发器20包含作为用于数据传输的传输器部分24的部分的数模转换器(DAC)功能性，以及作为用于数据接收的接收器部分22的部分的模数转换器(ADC)功能性。混合电路26被设计成降低存在于接收信号通路中的传输信号的电平。传输器部分24和接收器部分22连接到公共双绞线电缆40。
MAC控制器12可包括可以实现对数据链路层、第2层、链路伙伴中的可操作性和/或功能性的操控的适当逻辑、电路和/或代码。MAC控制器12可被配置成实施以太网协议，如基于例如IEEE 802.3标准和相关衍生标准的那些以太网协议。
MAC控制器12可经由接口与收发器20通信且经由总线控制器接口与主机处理器30通信。MAC控制器12与收发器20之间的接口可与包括协议和/或链路管理控制信号的以太网接口相对应且/或可以是多速率接口。MAC控制器12与主机处理器30之间的总线接口可与在处理系统领域中已知的总线接口(如PCIe接口)相对应。尽管如此，本发明在这方面不受限制。
图2a和2b示意性地示出根据本申请的实施例的以太网收发器的接收器部分的模拟前端(AFE)的框图。接收器部分的示例性模拟前端AFE提供模/数功能性以将在电缆40上传输的模拟信号转换成在接收器部分的数字后端处进一步处理的数字信号。
首先参考图2a，模拟前端AFE 100包括用于处理供应到从混合电路接收到的信号输入110的模拟输入信号的至少两个选择性切换式信号通路。基于模式信号405选择性地切换信号通路。模式信号405包括与第一(低数据速率)信号通路和第二(高数据速率)信号通路相对应的至少一种低数据速率LDR模式和高数据速率HDR模式。第一信号通路和第二信号通路是信号处理通路。
作为第一(低数据速率)信号通路的第一信号通路包括第一信号调节部分200和具有数字信号的输出端的共享模数转换器(ADC)410。
作为第二(高数据速率)信号通路的第二信号通路包括第二信号调节部分300、具有数字信号的输出端和残差信号的输出端的上游模数转换器(ADC)310、残差信号放大器320和共享ADC 410。
一般来说，由ADC输出的数字信号是输入模拟信号的数字表示。数字表示典型地为可介于0到2B-1的范围内的整数值，其中B是ADC的示例性位分辨率。
关于ADC，残差信号是通过测量输入模拟信号与由数字信号预测的数模转换器(DAC)输出信号之间的差所获得的残压。残差信号是ADC的量化或位分辨率的结果且也被称作量化误差。将残差误差/量化误差定义为ADC的实际模拟信号输入与由DAC产生的被转换回的模拟信号之间的差。
如说明性地在图2a中所示出，上游ADC 310可包括ADC子部分310.1、DAC子部分310.2和模拟信号减法器子部分310.3。提供ADC子部分310.1以产生并输出表示其实际模拟信号输入的数字信号。DAC子部分310.2具有与ADC子部分310.1类似的分辨率，所述ADC子部分310.1被提供以将所产生的数字信号转换成转换回的模拟信号，所述模拟信号被供应到减法器子部分310.3。
在减法器子部分310.3处从给出表示量化误差的残差误差信号的实际模拟信号(已基于所述实际模拟信号产生数字信号)中减去此转换回的模拟信号，由于受限的分辨率和电路非理想因素，所述量化误差由ADC子部分310.1和DAC 310.2产生。
尽管如此，本发明在这方面不受限制。本领域的技术人员将理解，本文中所示出的上游ADC 310的实施方案为示例性和说明性的，从而促进对本申请的教示的理解。
所得残差(误差)信号在残差信号放大器320处以增益因子按比例缩放。具体地说，将残差信号放大器320的增益因子预定义。增益因子可具有值2(B-1)，其中B是上游ADC 310的位分辨率。缩放因子用以将残差信号按比例缩放到共享ADC 410的整个操作范围。将增益选择为二的幂可简化数字校正逻辑，这将在下文论述。
将由共享ADC 410和/或上游ADC 310输出的数字信号收集在数字组合与校正部分420中，所述数字组合与校正部分420用以将所接收到的数字信号组合成形成模拟输入信号的最终表示的输出数字信号。输出数字信号由数字组合与校正部分420提供以用于在以太网收发器的接收器部分的数字后端中的进一步处理。
图2a中所示出的示例性模拟前端实施方案另外包括信号通路切换元件，所述信号通路切换元件实现第一信号通路与第二信号通路之间的选择性切换。信号通路切换元件受模式信号405控制且基于所述模式信号405而选择性切换。模式信号405指示包含第一(低数据速率)模式和第二(高数据速率)模式的至少两种不同模式。模式信号指示所述模式中的任一种。不同模式相互排斥。
响应于指示第一(低数据速率)模式的模式信号405，信号通路切换元件使第一信号调节部分200耦合到共享ADC 410以使得建立第一(低数据速率)信号通路。响应于指示第二(高数据速率)模式的模式信号405，信号通路切换元件使残差信号放大器320耦合到共享ADC 410以使得建立第二(高数据速率)信号通路。如图2a中所示，受模式信号405控制的2比1多路复用器400.1可用作用于选择性切换第一信号通路和第二信号通路的信号通路切换元件。
现参考图2b，其中所示出的示例性模拟前端实施方案在信号通路切换元件的布置方面不同于图2a的示例性模拟前端实施方案。信号通路切换元件布置在图2b的示例性模拟前端实施方案的模拟信号输入端处。
响应于指示第一(低数据速率)模式的模式信号405，信号通路切换元件使模拟信号输入端110耦合到第一信号调节部分200以使得建立第一(低数据速率)信号通路。响应于指示第二(高数据速率)模式的模式信号405，信号通路切换元件使模拟信号输入端110耦合到上游ADC 310中以使得建立第二(高数据速率)信号通路。如图2b中所示，受模式信号405控制的1比2多路复用器400.2可用作用于选择性切换第一信号通路和第二信号通路的信号通路切换元件。
本领域的技术人员将由以上论述立即理解，一个或多个信号通路切换元件的其它不同实施方案可适用于在上述信号通路之间选择性切换，处理沿上述信号通路在模拟前端AFE的输入110处接收到的模拟信号以获得表示输入模拟信号的数字信号。本发明不限于图2a和图2b中所示出的示例性模拟前端实施方案。具体地说，信号调节部分200可与如以下图4、图5a和图5b所述的可编程信号调节级相对应。在一例子中，信号调节部分200可包括为滤波器、抗混叠接收滤波器或带通输入滤波器，其具体地说是可调谐的。
现参考图3a和图3b，参照图2a的例子实施方案示意性地示出切换信号通路。尽管如此，本发明在这方面不受限制。本领域的技术人员将立即理解，切换信号通路可结合图2b的例子实施方案切换获得。
现参考图3a，控制信号通路切换元件(本文中为2比1多路复用器400.1)以操作地建立(激活)模拟输入信号沿第一(低数据速率)信号通路的的流动。基于模式信号405，控制信号通路切换元件以使第一信号调节部分200耦合到下游布置的共享ADC 410。
供应到模拟信号输入端110的模拟输入信号根据信号通路切换元件的切换状态沿第一信号通路流动到第一信号调节部分200。同时，信号通路切换元件使残差放大器320与共享ADC 410解耦，从而使第二(高数据速率)信号通路去激活。
第一信号调节部分200被布置成控制下游布置的共享ADC 410的输入端处的信号摆动。第一信号调节部分200包括例如滤波器和/或输入放大器。具体地说，滤波器可以是低带宽抗混叠接收滤波器或带通输入滤波器，且/或输入放大器可以是可编程增益输入放大器PGA。第一信号调节部分200尤其适用于调节在模拟信号输入端110处所接收到的符合100Base-T1的模拟信号。
将已调节模拟输入信号供应到共享ADC 410。根据模式信号405，控制共享ADC 410以在与低数据速率信号相对应的低采样频率下操作。具体地说，控制共享ADC 410的采样频率以与由模拟输入信号所携载的码元速率相匹配。码元速率取决于位写码和位速率。在符合100Base-T1的模拟信号的情况下，将共享ADC 410的采样频率控制在80MSps(兆采样每秒)的采样频率下，从而满足符合100Base-T1的模拟信号的662/3MHz码元传输速率。
由共享ADC 410输出的数字信号是在第一(低数据速率)信号通路上处理的实际调节模拟输入信号的数字表示。由共享ADC 410将数字信号供应到数字组合与校正部分420，所述数字组合与校正部分420在模式为低数据速率模式的情况下被布置成缓冲用于推进到以太网收发器的接收器部分的数字后端的数字信号以用于在那里作进一步处理。
正如上文已提到，使第二(高数据速率)信号通路去激活。因此，仅布置有第二(高数据速率)信号通路的组件可以不供电，这是因为其不要求模拟前端100以当前低数据速率模式操作。具体地说，针对功率消耗效率，不对布置在功率域PD2中的第二信号调节部分300、上游ADC310和残差放大器320供电。
现参考图3b，控制信号通路切换元件(本文中为2比1多路复用器400.1)以操作地建立(激活)模拟输入信号沿第二(高数据速率)信号通路的流动。基于模式信号405，控制信号通路切换元件以使残差放大器320耦合到下游布置的共享ADC 410。
供应到模拟信号输入端110的模拟输入信号根据信号通路切换元件的切换状态沿第二信号通路流动到第二信号调节部分300。同时，信号通路切换元件使第一信号调节部分200与共享ADC 410解耦，从而使第一(低数据速率)信号通路去激活。
第二信号调节部分300被布置成控制上游ADC 310的输入端处的信号摆动。第二信号调节部分300包括例如滤波器和/或输入放大器。
具体地说，滤波器可以是高带宽抗混叠接收滤波器或低通输入滤波器LPF，且/或输入放大器可以是可编程增益输入放大器PGA。
第二信号调节部分300尤其适用于调节在模拟信号输入端110处接收到的符合1000Base-T1的模拟信号。
将已调节模拟输入信号供应到上游ADC 310。上游ADC 310被配置成在与高数据速率信号相对应的高采样频率下操作。具体地说，上游ADC 310的采样频率被配置成与由模拟输入信号所携载的码元速率相匹配。码元速率取决于位写码和位速率。在符合1000Base-T1的模拟信号的情况下，共享ADC 410的采样频率被配置成在800MSps(兆采样每秒)的采样频率下，从而满足符合1000Base-T1的模拟信号的750MHz码元传输速率。
将由上游ADC 310输出的残差误差信号供应到放大残差误差信号的残差放大器320。残差放大器320的增益被配置成放大待与共享ADC 410的信号输入范围相符合的残差误差信号。
将放大的残差误差信号供应到共享ADC 410。根据模式信号405，控制共享ADC 410以在与高数据速率信号相对应的高采样频率下操作。具体地说，控制共享ADC 410的采样频率以与由模拟输入信号所携载的码元速率相匹配。在符合1000Base-T1的模拟信号的情况下，将共享ADC 410的采样频率控制在800MSps(兆采样每秒)的采样频率下，从而满足符合1000Base-T1的模拟信号的750MHz码元传输速率。
由上游ADC 310和共享ADC 410输出的数字信号是在第二(高数据速率)信号通路上处理的实际已调节模拟输入信号的数字表示。数字信号由上游ADC 310和共享ADC 410供应到数字组合与校正部分420，所述数字组合与校正部分420在模式为高数据速率模式的情况下被布置成将数字信号组合成表示实际模拟输入信号的一个数字信号。数字组合与校正部分420可根据由残差放大器320所应用的增益因子将从上游ADC 310所接收到的数字信号倍增。
数字组合与校正部分420可被布置成在组合由上游ADC 310和共享ADC 410从实际模拟输入信号所判定的数字信号时考虑时间延迟。
数字组合与校正部分420可被另外布置成将误差校正机制应用于从ADC 310和ADC410所接收到的数字信号。举例来说，选择由残差放大器320所应用的增益因子以获得例如一位、两位或更多位的重叠输出值范围。重叠使得数字组合与校正部分420能够检测并校正误差。
由数字组合与校正部分420基于(在模式为高数据速率模式的情况下从上游ADC310和共享ADC 410所接收到的)数字信号所产生的数字信号进一步推进到以太网收发器的接收器部分的数字后端以用于在那里作进一步处理。
正如上文已提到，使第一(低数据速率)信号通路去激活。因此，仅布置有第一(低数据速率)信号通路的组件可以不供电，这是因为其不要求模拟前端100以当前高数据速率模式操作。具体地说，针对功率消耗效率，不对布置在功率域PD1中的第一信号调节部分200不供电。
上文参照图2a和图2b所示出的模拟前端(AFE)实施方案具体地说可应用于汽车以太网收发器。
出于汽车目的，已引入或特定引入100Base-T1和1000Base-T1以太网收发器。100Base-T1和1000Base-T1以太网收发器由IEEE 802.3标准且具体地说是由IEEE802.3bp、IEEE 802.3bw和相关标准覆盖。100Base-T1和1000Base-T1以太网收发器两者都支持在高达15米长度的铜类单根双绞线电缆上的信号传输。使用三级脉冲幅度调制(PAM-3)写码。由不同码元频率获得不同传送速率。
对于调节模拟信号，信号调节部分200和信号调节部分300可被特定地配置成分别针对符合100Base-T1和1000Base-T1的模拟信号。具体地说，由第一信号调节部分200所组成的滤波器可被配置成满足特定用于符合100Base-T1的模拟信号的频率范围，且由第二信号调节部分300所组成的滤波器可被配置成满足特定用于符合1000Base-T1的模拟信号的频率范围。这类对应滤波器的滤波器特征包括通带、阻带以及通带与阻带之间的转变特征。
考虑不同码元频率，原因在于共享ADC 410具有可配置的采样频率。
为采样低频符合100Base-T1的模拟信号，例如响应于指示低数据速率模式的模式信号405，相应地配置共享ADC 410的采样频率。共享ADC 410被布置成满足所要求时间和电压分辨率。
为采样高频符合1000Base-T1的模拟信号，例如响应于指示高数据速率模式的模式信号405，相应地配置共享ADC 410的采样频率。共享ADC 410作为包括上游ADC 310和共享ADC 410的流水线模数转换器布置的部分操作，这允许在所要求时间和电压分辨率下采样高频符合1000Base-T1的模拟信号。
现参考图4，示出根据本申请的实施例的以太网收发器的接收器部分的另一模拟前端AFE的示意框图。
本文中所示出的示例性模拟前端AFE包括可编程信号调节级330和以逐次逼近(SA)模数转换器(ADC)的形式实施的共享ADC 410。可编程信号调节级330和共享SA ADC410表示第一(低数据速率)信号通路的组件。
本文中所示出的示例性模拟前端AFE另外包括可调谐的第二信号调节部分300，和以逐次逼近(SA)模数转换器(ADC)的形式实施的上游ADC 310。第二信号调节部分300、上游SAADC 310、可编程信号调节级330和共享SA ADC 410表示第二(高数据速率)信号通路的组件。
共享SA ADC 410的采样频率可响应于指示第一(低数据速率(LDR))模式或第二(高数据速率(HDR))模式的模式信号405配置。举例来说，模式信号405可以是双级信号或多级信号，其中双级或多级信号中的至少两级指示第一LDR模式和第二HDR模式中的任一种。模式信号405可由控制部分450提供。
信号通路切换单元被布置成响应于模式信号405而选择性地建立沿第一信号通路或第二信号通路中的任一个的信号流动。基于模式信号405，信号通路切换元件操作地建立第一信号通路或第二信号通路。
信号通路切换元件在本文中包括1比2多路复用器400.2。1比2多路复用器400.2被布置在示例性模拟前端AFE的模拟信号输入端110处。1比2多路复用器400.2使模拟输入信号选择性地耦合到可编程信号调节级330或第二信号调节部分300。
信号通路切换元件在本文中另外包括2比1多路分用器400.3，其布置在可编程信号调节级330的上游。多路分用器400.3分别使模拟信号输入端110(经由1比2多路复用器400.2)耦合到可编程信号调节级330并且使上游SAADC 310耦合到可编程信号调节级330。
上游SAADC 310可包括具有误差信号输出端的DAC子部分310.5、逐次逼近寄存器(SAR)、子部分310.7和误差信号放大器子部分310.6。DAC子部分310.5接受模拟信号和数字信号并输出误差信号，所述误差信号由对输入模拟信号与转换回的模拟信号的比较而产生，所述转换回的模拟信号等效于从SAR子部分310.7接收到的当前数字信号。
由DAC子部分310.5输出的误差信号通过误差信号放大器子部分310.6馈送到SAR子部分310.7，从而允许将关于模拟信号输入的数字信号逐次逼近到DAC子部分310.5中。由上游SAADC 310所执行的逐次逼近包括B迭代，其中B是SA ADC 310的位分辨率。SA ADC 310与SAADC 410的分辨率可以不同。逐次逼近操作在B迭代之后完成。
共享SA ADC 410可类似地实施且可包括具有误差信号输出端的DAC子部分410.5、逐次逼近寄存器、SAR、子部分410.7和误差信号放大器子部分410.6。DAC子部分410.5接受模拟信号和数字信号并输出误差信号，所述误差信号由对输入模拟信号与转换回的模拟信号的比较而产生，所述转换回的模拟信号等效于从SAR子部分410.7接收到的当前数字信号。由DAC子部分410.5输出的误差信号通过误差信号放大器子部分410.6馈送到SAR子部分410.7，从而允许将关于模拟信号输入的数字信号逐次逼近到DAC子部分410.5中。由共享SAADC 410所执行的逐次逼近包括B′迭代，其中B′是SAADC 410的位分辨率。逐次逼近操作在B′迭代之后完成。上游SA ADC 310与共享SA ADC 410的分辨率可以不同。
共享SA ADC 410用于采样具有不同码元速率的输入信号，所述码元速率可通过将共享SA ADC 410的采样频率控制成与指示如上文所描述的输入信号的码元速率的模式信号405相符合而获得。本领域的技术人员将理解，上述共享SA ADC 410仅仅是实施可调适成不同输入信号码元速率的共享ADC 410中的一种可能性。举例来说，替代方案为时间交错共享ADC。
时间交错共享ADC 410可例如使用M个并行子ADC。每一子ADC在有效采样时钟的每第M个循环采样模拟输入信号，例如有效时钟速率可以是基础采样速率的M倍。结果是采样速率与每一单个子ADC可管理的采样速率相比增大了M倍。举例来说，M个并行子ADC中的一个用于第一LDR模式且M个子ADC用于第二HDR模式。供应到这种时间交错共享ADC 410的模拟输入信号可供应到信号分离器中，所述信号分离器被布置成将模拟输入信号供应到M个并行子ADC中的每一个。子ADC时间交错地输出已采样数字信号，例如每一子ADC在有效采样时钟的每第M个循环输出已采样数字信号。可替代，供应到这种时间交错共享ADC 410的模拟输入信号可供应到1到M个切换器中，所述切换器基于将模拟输入信号选择性馈送到M个子ADC中的对应一个中的有效采样时钟来控制。每一子ADC可以是如上文所描述的SA ADC。
由DAC子部分310.5输出的误差信号(其在由SA ADC 310执行的逐次逼近操作完成之后被保留)另外在建立第二信号通路时被供应到可编程信号调节级330。由DAC子部分310.5输出的保留误差信号是上文所论述的残差误差信号。将在由SA ADC 310执行的逐次逼近操作完成之后获得的数字信号供应到数字组合与校正部分420。
本领域的技术人员将从以上描述理解，集成可编程信号调节级330以及前述信号调节部分200和残差放大器320以及上文所述其功能性。具体地说，可编程信号调节级330被配置成执行信号调节部分200的功能性并执行残差放大器320的功能性。可编程信号调节级330的组件可被视为与对应功率域PD1或PD2相关联，这将参考图5a和图5b从以下描述更充分地理解。
现参考图5a和图5b，参照图4的例子实施方案示意性地示出切换信号通路。尽管如此，本发明在这方面不受限制。
现参考图5a，信号通路切换元件(本文中为1比2多路复用器400.2和2比1多路分用器400.3)受指示第一LDR模式的模式信号控制以操作地建立(激活)模拟输入信号沿第一(低数据速率)信号通路的流动。
供应到模拟信号输入端110的模拟输入信号根据信号通路切换元件的切换状态沿第一信号通路流动到可编程信号调节级330。同时，抑制模拟信号沿第二信号通路流动。
可编程信号调节级330被布置成控制下游布置的共享SA ADC 410的输入端处的信号摆动和/或信号振幅。可编程信号调节级330包括例如滤波器210和/或输入放大器325。具体地说，滤波器210可以是抗混叠接收滤波器或带通输入滤波器。输入放大器325可以是可编程增益输入放大器PGA。更具体地说，滤波器210可以是可调谐RC滤波器。可编程信号调节级330可基于模式信号配置，尤其以允许调节在模拟信号输入端110处接收到的符合100Base-T1的模拟信号。在一例子中，操作滤波器210和输入放大器325以用于调节符合100Base-T1的模拟信号。在另一例子中，仅操作滤波器210以用于调节符合100Base-T1的模拟信号。
将已调节模拟输入信号供应到共享SA ADC 410。根据指示第一LDR模式的模式信号405，将共享SA ADC 410控制成以与已调节模拟输入信号的数据速率相对应的低采样频率操作。具体地说，将共享SA ADC 410的采样频率控制成与由模拟输入信号所携载的码元速率相匹配。举例来说，控制部分450被布置成将共享SA ADC 410的采样频率控制成与模式信号405相符合。在符合100Base-T1模拟信号的情况下，将共享SA ADC 410的采样频率控制在80MSps(兆采样每秒)的采样频率下，从而满足符合100Base-T1模拟信号的662/3MHz码元传输速率。
由共享ADC 410输出的数字信号是在第一(低数据速率)信号通路上处理的已调节模拟输入信号的数字表示。由共享SA ADC 410将数字信号供应到数字组合与校正部分420，所述数字组合与校正部分420在模式为低数据速率模式的情况下被布置成缓冲用于推进到以太网收发器的接收器部分的数字后端的数字信号以用于在那里作进一步处理。
正如上文已提到，使第二(高数据速率)信号通路去激活。因此，仅布置在第二(高数据速率)信号通路中的组件可以不供电，这是因为其不要求模拟前端100以当前低数据速率模式操作。具体地说，针对功率消耗效率，不对布置在功率域PD2中的第二信号调节部分300和上游SA ADC 310供电。在不要求调节模拟输入信号时，也可以不对输入放大器325供电。
现参考图5b，控制信号通路切换元件以操作地建立(激活)模拟输入信号沿第二(高数据速率)信号路径的流动。
供应到模拟信号输入端110的模拟输入信号根据受指示第二HDR模式的模式信号405控制的信号通路切换元件的切换状态沿第二信号通路流动到第二信号调节部分300。同时，抑制模拟信号沿第一信号通路流动。第二信号调节部分300被布置成控制上游ADC 310的输入端处的信号摆动。第二信号调节部分300包括例如滤波器和/或输入放大器。具体地说，滤波器可以是抗混叠接收滤波器或带通输入滤波器，且/或输入放大器可以是可编程增益输入放大器PGA。第二信号调节部分300尤其适用于调节在模拟信号输入端110处接收到的符合1000Base-T1的模拟信号。
将已调节模拟输入信号供应到上游SA ADC 310。上游SA ADC 310被配置成在与高数据速率信号相对应的高采样频率下操作。具体地说，上游SA ADC 310的采样频率被配置成与由模拟输入信号所携载的码元速率相匹配。在符合1000Base-T1模拟信号的情况下，共享ADC 410的采样频率被配置成在800MSps(兆采样每秒)的采样频率下，从而满足符合1000Base-T1模拟信号的750MHz码元传输速率。
将由上游SA ADC 310输出的残差误差信号供应到布置在共享SA ADC 410上游的可编程信号调节级330。可编程信号调节级330被配置成操作为用于残差误差信号的放大器。调节可编程信号调节级330的放大器325的增益以放大待与共享ADC 410的信号输入范围相符合的残差误差信号。可编程信号调节级330被配置成操作为如上文参考残差放大器320所描述的残差放大器。举例来说，基于供应到可编程信号调节级330、指示第二HDR模式的模式信号405来控制对可编程信号调节级330的放大器325的调节。
将放大的残差误差信号供应到共享SA ADC 410。根据模式信号405，将共享SA ADC410控制成在与高数据速率信号相对应的高采样频率下操作。具体地说，将共享SA ADC 410的采样频率控制成与由模拟输入信号所携载的码元速率相匹配。举例来说，控制部分450被布置成将共享SA ADC 410的采样频率控制成与模式信号405相符合。在符合1000Base-T1模拟信号的情况下，将共享ADC 410的采样频率控制在800MSps(兆采样每秒)的采样频率下，从而满足符合1000Base-T1模拟信号的750MHz码元传输速率。
由上游SA ADC 310和共享SA ADC 410输出的数字信号是在第二(高数据速率)信号通路上处理的已调节模拟输入信号的数字表示。数字信号由上游SA ADC 310和共享SAADC 410供应到数字组合与校正部分420，所述数字组合与校正部分420在模式为高数据速率模式的情况下被布置成将数字信号组合成表示实际模拟输入信号的一个数字信号。
由数字组合与校正部分420基于(在模式为高数据速率模式的情况下从上游SAADC 310和共享SA ADC 410接收到的)数字信号所产生的数字信号进一步推进到以太网收发器的接收器部分的数字后端以用于在那里作进一步处理。
正如上文已提到，使第一(低数据速率)信号通路去激活。因此，仅布置有第一(低数据速率)信号通路的组件可以不供电，这是因为其不要求模拟前端100以当前高数据速率模式操作。具体地说，针对功率消耗效率，可以不对可编程信号调节级330的滤波器210供电。可编程信号调节级330的滤波器210可与功率域PD1相关联。
根据本申请的例子，提供可重新配置的模拟前端电路，其包括用于接收模拟输入信号的模拟信号输入端、任选的第一信号调节部分、任选的第二信号调节部分、上游模数转换器(ADC)、共享模数转换器(ADC)、至少一个信号通路切换元件以及用于输出数字输出信号(其为模拟输入信号的数字表示)的数字信号输出端。电路可使用受模式信号控制的至少一个信号通路切换元件重新配置，所述模式信号指示第一模式和第二模式中的一种。响应于指示第一模式的模式信号，第一信号通路由至少一个信号通路切换元件选择性地切换，且在模拟信号输入端处接收到的模拟输入信号沿包括任选的第一信号调节部分和共享ADC的第一信号通路流动。响应于指示第二模式的模式信号，第二信号通路由至少一个信号通路切换元件选择性地切换，且在模拟信号输入端处接收到的模拟输入信号沿包括任选的第二信号调节部分、上游ADC和共享ADC的第二信号通路流动。
根据本申请的例子，电路另外包括功率域，所述功率域包括作为第二信号通路的部分的第二信号调节部分和上游ADC。响应于指示第二模式的模式信号，不对由第二功率域所组成的组件供电。
根据本申请的例子，共享ADC具有可配置采样频率。响应于模式信号而设定共享ADC的采样频率。
根据本申请的例子，电路另外包括耦合到上游ADC的信号放大器，所述信号放大器被布置成接收残差信号且被配置成放大所接收到的残差信号。提供放大的残差信号以供应到共享ADC。
根据本申请的例子，电路另外包括被配置成响应于模式信号而选择性地操作为第一信号调节部分和残差信号放大器的可编程信号调节级。可编程信号调节级是第一信号通路和第二信号通路的部分。在一例子中，可编程信号调节级包括滤波器和信号放大器，所述滤波器和信号放大器尤其可响应于模式信号而选择性地配置。在一例子中，可以选择性地不对可编程信号调节级的组件供电。
根据本申请的例子，至少一个信号通路切换元件包括多路复用器和多路分用器，所述多路复用器和多路分用器被配置成响应于模式信号而选择性地切换第一信号通路和第二信号通路。多路复用器被布置成接收模拟信号输入且被配置成将模拟信号输入选择性地供应到多路分用器和上游ADC。多路分用器被布置成从多路复用器接收模拟信号输入且从上游ADC接收残差信号，并将所接收到的信号选择性地供应到共享ADC。
根据本申请的例子，电路另外包括耦合到上游ADC和共享ADC且被配置成从ADC接收数字信号并将表示模拟输入信号的数字输出信号提供到数字信号输出端的数据组合部分。
根据本申请的例子，响应于指示第二模式的模式信号，上游ADC被配置成产生数字输出信号的第一部分，且共享ADC被配置成产生数字输出信号的部分。第一部分和第二部分是模拟输入信号的不同值范围的数字表示。数据组合部分被配置成组合第一部分和第二部分以获得表示模拟输入信号的数字输出信号。
根据本申请的例子，电路另外包括响应于指示第一模式的模式信号，共享ADC被配置成产生数字输出信号。
根据本申请的例子，至少一个信号通路切换元件包括多路复用器，所述多路复用器响应于模式信号而控制切换状态。在一例子中，至少一个信号通路切换元件包括多路分用器，所述多路分用器响应于模式信号而控制切换状态。
根据本申请的例子，上游ADC是逐次逼近ADC。根据本申请的例子，共享ADC是逐次逼近ADC(410)。
根据本申请的例子，第一模式是用于处理沿第一信号通路以低数据速率载送数据的模拟信号的低数据速率模式。第二模式是用于处理沿第一信号通路以高数据速率载送数据的模拟信号的高数据速率模式。
根据本申请的例子，以第一模式操作的电路被配置成用于处理符合100Base-T1的模拟信号。以第二模式操作的电路被配置成用于处理符合1000Base-T1的模拟信号。
根据本申请的例子，提供包括前述模拟前端电路的可重新配置的以太网收发器。根据本申请的例子，可重新配置的以太网收发器(具体地说是汽车可重新配置的以太网收发器)支持至少100Base-T1和1000Base-T1通信标准。
本领域技术人员将理解，可使用多种不同技术和技艺中的任一种来表示信息和信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、码元和芯片。
本领域的技术人员将进一步了解，在本文中结合本公开所描述的各种说明性逻辑块、模块、电路和算法步骤可实施为电子硬件、计算机软件，或两者的组合。为清楚说明硬件与软件的此可互换性，上文已大体上关于其功能性而描述了各种说明性组件、块、模块、电路和步骤。这类功能性是实施为硬件还是软件取决于具体应用以及强加于整个系统的设计约束。本领域的技术人员可针对每一具体应用以不同方式来实施所描述的功能性，但这类实施决策不应被解释为会引起脱离本发明的范围。
上文所描述的方法、装置、处理和逻辑可以许多不同方式且以硬件与软件的许多不同组合来实施。举例来说，实施方案的全部或部分可以是包含如中央处理单元(CPU)、微控制器或微处理器的指令处理器的电路；专用集成电路(ASIC)、可编程逻辑装置(PLD)或现场可编程门阵列(FPGA)；或包含离散逻辑或其它电路组件的电路，所述离散逻辑或其它电路组件包含模拟电路组件、数字电路组件或两者；或其任何组合。作为例子，电路可包含离散互连硬件组件且/或可组合在单个集成电路管芯上、分布在多个集成电路管芯当中或实施在公共封装中的多个集成电路管芯的多个芯片模块(MCM)中。
电路可另外包含或存取由电路执行的指令。所述指令可存储在除暂时性信号外的有形存储介质中，如快闪存储器、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM)；或存储在磁性或光学光盘上，如只读光盘(CDROM)、硬盘驱动器(HDD)或其它磁性或光学光盘；或存储在另一机器可读介质中或在其上。如计算机程序产品的产品可包含存储介质和存储在介质中或在介质上的指令，以及当由装置中电路执行时，可使得装置实施上文所述或图式中所示出的处理中的任一个的指令。
实施方案可作为电路分布在多个系统组件当中，例如在多个处理器和存储器当中，任选地包含多个分布式处理系统。参数、数据库和其它数据结构可单独存储和管理、可并入到单个存储器或数据库中、可以许多不同方式以逻辑和物理方式组织，且可以许多不同方式实施，包含作为如链表、哈西表、阵列、记录、对象或隐式存储机制的数据结构。程序可以是单个程序的部分(例如子程序)、单独的程序、跨若干存储器和处理器分布，或以许多不同方式实施，如实施在例如共享库(例如，动态链接库(DLL))等库中。举例来说，DLL可存储当由电路执行时，执行上文所述或图式中所示出的处理中的任一个的指令。
各种实施方案已专门描述。然而，许多其它实施方案也是可能的。提供本公开的先前描述以使得本领域的技术人员能够作出或使用本公开。本领域的技术人员将易于对本公开的各种修改显而易见，且本文中所定义的一般原理可应用于其它变化形式而不脱离本公开的精神或范围。因此，本发明并不试图限于本文中所描述的例子及设计，而应被赋予与本文中所公开的原理和新颖特征相一致的最广范围。
在各图中：
100：模拟前端(AFE)；
110：模拟输入信号的模拟信号输入端；
120：数字输出信号的数字信号输出端；
200：第一信号调节部分；
210：滤波器；
300：第二信号调节部分；
310：上游模数转换器(ADC)；
310.1：模数转换器(ADC)子部分；
310.2：数模转换器(DAC)子部分；
310.3：模拟信号减法器子部分；
310.5具有残差信号输出端的数模转换器(DAC)子部分；
310.6：误差信号放大器子部分；
310.7：逐次逼近寄存器(SAR)子部分；
320：残差信号放大器；
325：放大器；
330：可编程信号调节级
400.1：2比1多路复用器/信号通路切换元件；
400.2：1比2多路复用器/信号通路切换元件；
400.3：2比1多路分用器/信号通路切换元件；
405：模式信号；
410：共享模数转换器(ADC)；
410.5数模转换器(DAC)子部分；
410.6：误差信号放大器子部分；
410.7：逐次逼近寄存器(SAR)子部分；
420：数字组合与校正部分420；以及
450：控制部分。

Claims (10)

1.一种可重新配置的模拟前端电路，其特征在于，包括：
模拟信号输入端(110)，其用于接收模拟输入信号；
上游模数转换器ADC(310)；
共享模数转换器ADC(410)；
至少一个信号通路切换元件(400.1、400.2、400.3)；以及
数字信号输出端(120)，其用于输出作为所述模拟输入信号的数字表示的数字输出信号，
其中所述电路(100)可使用受模式信号(405)控制的所述至少一个信号通路切换元件(400.1、400.2、400.3)重新配置，所述模式信号(405)指示第一模式和第二模式中的一种，
其中响应于指示所述第一模式的所述模式信号(405)，
第一信号通路由所述至少一个信号通路切换元件(400.1、400.2、400.3)选择性地切换，且
在所述模拟信号输入端(110)处接收到的所述模拟输入信号沿所述第一信号通路流动，所述第一信号通路包括所述共享ADC(410)，
其中响应于指示所述第二模式的所述模式信号(405)，
第二信号通路由所述至少一个信号通路切换元件(400.1、400.2、400.3)选择性地切换，且
在所述模拟信号输入端(110)处接收到的所述模拟输入信号沿所述第二信号通路流动，所述第二信号通路包括所述上游ADC(310)和所述共享ADC(410)。
2.根据权利要求1所述的电路，其特征在于，进一步包括：
功率域(PD2)，其包括作为所述第二信号通路上游的部分的第二信号调节部分(300)和所述上游ADC(310)，
其中响应于指示所述第二模式的所述模式信号(405)，由所述功率域(PD2)组成的所述组件不供电。
3.根据权利要求1或权利要求2所述的电路，
其特征在于，所述共享ADC(410)具有可配置采样频率；
其中所述共享ADC(410)的所述采样频率响应于所述模式信号(405)来设定。
4.根据在前的权利要求中任一项权利要求所述的电路，其特征在于，进一步包括：
耦合到所述上游ADC(310)的信号放大器(320、325)，其被布置成接收残差信号且被配置成放大所接收到的残差信号，
其中提供所放大的残差信号以供应到所述共享ADC(410)。
5.根据在前的权利要求中任一项权利要求所述的电路，其特征在于，进一步包括：
可编程信号调节级(330)，其被配置成响应于所述模式信号(405)而选择性地操作为第一信号调节部分(200)和残差信号放大器(320)，
其中所述可编程信号调节级(330)是所述第一信号通路和所述第二信号通路的部分。
6.根据在前的权利要求中任一项权利要求所述的电路，
其特征在于，所述至少一个信号通路切换元件(400.1、400.2、400.3)包括多路复用器(400.2)和多路分用器(400.3)，所述多路复用器(400.2)和所述多路分用器(400.3)被配置成响应于所述模式信号(405)而选择性地切换所述第一信号通路和所述第二信号通路，
其中所述多路复用器(400.2)被布置成接收所述模拟信号输入(110)且被配置成将所述模拟信号输入(110)选择性供应到所述多路分用器(400.3)和所述上游ADC(310)，
其中所述多路分用器(400.3)被布置成从所述多路复用器(400.2)接收所述模拟信号输入(110)以及从所述上游ADC(310)接收残差信号，并将所接收到的信号选择性供应到所述共享ADC(410)。
7.根据权利要求5所述的电路，
其特征在于，响应于指示所述第二模式的所述模式信号(405)，所述上游ADC(310)被配置成产生所述数字输出信号的第一部分，且所述共享ADC(410)被配置成产生所述数字输出信号的部分，
其中所述第一部分和第二部分是所述模拟输入信号的不同值范围的数字表示，
其中所述数据组合部分(420)被配置成组合所述第一部分和所述第二部分以获得表示所述模拟输入信号的所述数字输出信号。
8.根据在前的权利要求中任一项权利要求所述的电路，
其特征在于，所述第一模式是用于处理沿所述第一信号通路以低数据速率载送数据的模拟信号的低数据速率模式，
其中所述第二模式是用于处理沿所述第一信号通路以高数据速率载送数据的模拟信号的高数据速率模式。
9.根据在前的权利要求中任一项权利要求所述的电路，
其特征在于，以所述第一模式操作的所述电路(100)被配置成用于处理符合100Base-T1的模拟信号，
其中以所述第二模式操作的所述电路(100)被配置成用于处理符合1000Base-T1的模拟信号。
10.一种可重新配置的以太网收发器，其特征在于，包括：
根据在前的权利要求中任一项权利要求所述的模拟前端电路(100)。
CN201811521400.1A 2017-12-12 2018-12-12 可重新配置的以太网接收器和其模拟前端电路 Active CN110011690B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17206786.0A EP3499807B1 (en) 2017-12-12 2017-12-12 Reconfigurable ethernet receiver and an analog front-end circuit thereof
EP17206786.0 2017-12-12

Publications (2)

Publication Number Publication Date
CN110011690A true CN110011690A (zh) 2019-07-12
CN110011690B CN110011690B (zh) 2022-07-08

Family

ID=60888139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811521400.1A Active CN110011690B (zh) 2017-12-12 2018-12-12 可重新配置的以太网接收器和其模拟前端电路

Country Status (3)

Country Link
US (1) US10361710B2 (zh)
EP (1) EP3499807B1 (zh)
CN (1) CN110011690B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111490784A (zh) * 2020-04-23 2020-08-04 全球能源互联网研究院有限公司 一种模数转换器及模数转换方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7102626B2 (ja) * 2019-02-25 2022-07-19 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 電流および電圧測定のための方法ならびにデバイス
CN111669278A (zh) * 2019-03-06 2020-09-15 马维尔亚洲私人有限公司 一种用于唤醒低功率模式下第一节点的物理层的方法及装置
CN110635985A (zh) * 2019-11-13 2019-12-31 天津津航计算技术研究所 一种FlexRay-CPCIe通信模块
KR20220085891A (ko) * 2020-12-15 2022-06-23 삼성전자주식회사 아날로그 디지털 컨버터
DE102021212896A1 (de) * 2021-11-17 2023-05-17 Zf Friedrichshafen Ag Elektronischer Schaltkreis, Steuervorrichtung mit einem solchen Schaltkreis und Verfahren zum Kommunizieren von Daten
CN116299463B (zh) * 2023-05-16 2023-08-08 四川天府新区北理工创新装备研究院 一种基于通用计算设备后端的小型sar成像系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101040443A (zh) * 2004-10-16 2007-09-19 皇家飞利浦电子股份有限公司 模数转换的方法和设备
US7388931B1 (en) * 2002-06-12 2008-06-17 Marvell International Ltd. ADC architecture for wireless applications
US20160042743A1 (en) * 2014-08-05 2016-02-11 Phani Kumar Nyshadham Reduced digital audio sampling rates in digital audio processing chain

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715287A (en) * 1995-10-18 1998-02-03 3Com Corporation Method and apparatus for dual purpose twisted pair interface circuit for multiple speed media in a network
US6259745B1 (en) 1998-10-30 2001-07-10 Broadcom Corporation Integrated Gigabit Ethernet transmitter architecture
US6686860B2 (en) 2000-12-12 2004-02-03 Massachusetts Institute Of Technology Reconfigurable analog-to-digital converter
US6646595B1 (en) 2002-08-09 2003-11-11 Motorola, Inc. Scalable, reconfigurable GPS receiver
US6980148B1 (en) 2004-12-07 2005-12-27 National Semiconductor Corporation Pipelined analog to digital converter that is configurable based on wireless communication protocol
US7587224B2 (en) 2005-12-21 2009-09-08 Broadcom Corporation Reconfigurable topology for receiver front ends
US8598906B2 (en) 2006-05-11 2013-12-03 Broadcom Corporation Low-power ethernet transmitter
US20120026407A1 (en) 2010-07-31 2012-02-02 Quintic Holdings System and Method for Configurable Multi-standard Receiver
US8779963B1 (en) * 2013-03-12 2014-07-15 Maxin Integrated Products, Inc. Reconfigurable multiple-path pipeline ADC architecture incorporating multiple-input signal-averaging MDAC
US9595974B1 (en) * 2014-09-08 2017-03-14 Lockheed Martin Corporation Reconfigurable wideband sub-ranging analog-to-digital converter
EP3402129A1 (en) * 2017-05-09 2018-11-14 Concio Holdings LLC Bit encoding for a bus communication system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7388931B1 (en) * 2002-06-12 2008-06-17 Marvell International Ltd. ADC architecture for wireless applications
CN101040443A (zh) * 2004-10-16 2007-09-19 皇家飞利浦电子股份有限公司 模数转换的方法和设备
US20160042743A1 (en) * 2014-08-05 2016-02-11 Phani Kumar Nyshadham Reduced digital audio sampling rates in digital audio processing chain

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111490784A (zh) * 2020-04-23 2020-08-04 全球能源互联网研究院有限公司 一种模数转换器及模数转换方法
CN111490784B (zh) * 2020-04-23 2023-05-02 全球能源互联网研究院有限公司 一种模数转换器及模数转换方法

Also Published As

Publication number Publication date
US10361710B2 (en) 2019-07-23
CN110011690B (zh) 2022-07-08
EP3499807A1 (en) 2019-06-19
EP3499807B1 (en) 2020-06-03
US20190181872A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
CN110011690A (zh) 可重新配置的以太网接收器和其模拟前端电路
US11283654B2 (en) Multilevel driver for high speed chip-to-chip communications
Farzan et al. Coding schemes for chip-to-chip interconnect applications
US7769102B2 (en) Adaptively configurable class-A/class-B transmit DAC for transceiver emission and power consumption
US7180951B2 (en) Reduction of aggregate EMI emissions of multiple transmitters
US8050332B2 (en) System and method for selectively performing single-ended and differential signaling
US10791009B1 (en) Continuous time linear equalization (CTLE) adaptation algorithm enabling baud-rate clock data recovery(CDR) locked to center of eye
WO2018067666A1 (en) Reduced complexity precomputation for decision feedback equalizer
US6931073B2 (en) Reduction of aggregate EMI emissions of multiple transmitters
US8732375B1 (en) Multi-protocol configurable transceiver with independent channel-based PCS in an integrated circuit
WO1996034351A1 (fr) Procede de conception de circuits integres a semi-conducteurs et appareil de conception automatique
US6566904B2 (en) Pad calibration circuit with on-chip resistor
WO2007033442A1 (en) System with distributed analogue resources
US11658671B2 (en) Latency reduction in analog-to-digital converter-based receiver circuits
WO2000051256A1 (en) Bus driver with data dependent drive strength control logic
JP2006148389A (ja) 信号伝送システム
Romoth et al. Optimizing inter-FPGA communication by automatic channel adaptation
US12052335B2 (en) Serial receiver circuit with follower skew adaptation
CN104393873A (zh) 用于改进电子电路中的信号通信的装置及相关方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant