CN110008061B - 一种基于移位寄存器的双备份自修复配置存储器及其自修复方法 - Google Patents

一种基于移位寄存器的双备份自修复配置存储器及其自修复方法 Download PDF

Info

Publication number
CN110008061B
CN110008061B CN201910194231.3A CN201910194231A CN110008061B CN 110008061 B CN110008061 B CN 110008061B CN 201910194231 A CN201910194231 A CN 201910194231A CN 110008061 B CN110008061 B CN 110008061B
Authority
CN
China
Prior art keywords
cell
shift register
configuration memory
self
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910194231.3A
Other languages
English (en)
Other versions
CN110008061A (zh
Inventor
张砦
邱尧
刘燕
袁霄亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Aeronautics and Astronautics
Original Assignee
Nanjing University of Aeronautics and Astronautics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Aeronautics and Astronautics filed Critical Nanjing University of Aeronautics and Astronautics
Priority to CN201910194231.3A priority Critical patent/CN110008061B/zh
Publication of CN110008061A publication Critical patent/CN110008061A/zh
Application granted granted Critical
Publication of CN110008061B publication Critical patent/CN110008061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种基于移位寄存器的双备份自修复配置存储器及其自修复方法，该配置存储器电路设计应用于分布式细胞阵列结构数字电路。配置存储器电路主要包括两个移位寄存器组(SR0、SR1)和细胞寄存器(CR)及相应的控制开关构成，由细胞内的控制模块发出信号控制。SR0和SR1分别备份左侧细胞和当前细胞的配置数据，CR中存储着当前细胞工作的配置数据。配置存储器通过并行移位的方式传递配置数据，采用奇偶校验检测配置数据故障，使用动态重配置的方式修复故障。

Description

一种基于移位寄存器的双备份自修复配置存储器及其自修复 方法
技术领域
本发明涉及一种应用于分布式细胞阵列结构数字电路的双备份自修复配置存储器及其自修复方法，属于仿生自修复可重构硬件设计技术领域。
背景技术
随着电子技术的不断发展，数字电路芯片应用越来越广泛。恶劣环境下工作的芯片对可靠性要求越来越高，尤其是工作在航空航天领域的电子系统，由于人工维修困难，系统故障成本高昂，所以对可靠性的要求更高。分布式细胞阵列结构数字电路，简称细胞阵列电路，是一种分布式自修复能力的可重构数字电路，由多个基本单元组成的二维细胞阵列电路。这种基本单元叫做细胞，一般细胞中包含的模块有：控制模块，配置存储器，功能模块和连接块。
配置存储器是电子细胞单元中存储配置数据(类似生物体的基因)的电路模块，控制细胞间互连和细胞功能，配置数据可靠是电路正常工作的前提。目前，保证配置数据可靠的方法是冗余存储，将细胞配置数据大量备份，用数据冗余掩盖寄存器硬件故障，但由于可重构硬件中配置信息所需硬件消耗本来就大，因此，配置存储器硬件消耗占细胞阵列电路硬件消耗的比例很高，配置存储器电路简化和自修复设计是细胞阵列电路研究需要迫切解决的问题。目前研究的主要方向成果是配置数据简化，缺乏配置存储器自身故障的修复方法，往往认为配置存储器中备份有所替代细胞的配置数据就可靠，但若备份该配置数据的寄存器故障，则配置数据出错，将导致细胞阵列无法修复。
细胞阵列电路中电子细胞内配置存储器的结构主要有全配置数据备份存储、部分配置数据备份存储和相关配置数据备份存储三种。三种结构中，部分配置数据备份存储结构是研究的主流方向，但都没有解决如何修复备份当前工作配置数据的寄存器故障的问题。
配置存储器作为细胞阵列电路中关键模块，其可靠性设计非常迫切。
发明内容
发明目的：在简化配置存储器中备份的配置数据数目的同时，注重实现配置存储器本身硬件的自修复，提高配置存储器的可靠性。
为实现上述目的，本发明通过以下的技术方案来实现：
一种基于移位寄存器的双备份自修复配置存储器，应用于细胞阵列电路中，该细胞阵列电路中的每个细胞结构相同，包括：控制模块、配置存储器、功能模块和连接块，同行相邻细胞的配置存储器相连构成链状结构，左侧细胞配置存储器的输出与右侧细胞配置存储器的输入相连接，每一行细胞末尾细胞与相邻上一行细胞首细胞相连，整个细胞阵列组成一个完整的移位链条，所述配置存储器包括移位寄存器组和细胞寄存器CR，所述移位寄存器组在选择信号的控制下备份左侧细胞配置数据和当前细胞配置数据，所述细胞寄存器CR用于保存当前细胞配置数据；采用移位寄存器的方式传递细胞配置数据。进一步的，所述移位寄存器组包括移位寄存器SR0和移位寄存器SR1，所述移位寄存器SR0的串行输入和移位寄存器SR1的串行输入分别由选择信号M1和选择信号M2来控制，当M1＝1时，移位寄存器SR0写入左侧细胞配置数据，为左侧备份寄存器；当M1＝0时，移位寄存器SR0首尾相接，自身配置数据循环移位，为当前细胞备份寄存器，此时配置存储器的串行输出由此移位寄存器SR0输出；当M2＝1时，移位寄存器SR1写入左侧细胞配置数据，为左侧备份寄存器；当M2＝0时，移位寄存器SR1首尾相接，自身配置数据循环移位，为当前细胞备份寄存器，此时配置存储器的串行输出由此移位寄存器SR1输出；移位寄存器SR0和移位寄存器SR1的并行输出数据由经过选择信号M1控制的选择开关后连接细胞寄存器CR的输入，该细胞寄存器CR由控制信号LOAD控制加载；
所述细胞寄存器CR的并行输出连接功能模块和连接块。
本发明的移位寄存器SR0与移位寄存器SR1用来传递和备份配置数据，其改变不影响细胞功能实现。配置数据的加载不影响细胞阵列的当前功能，即可以实现细胞阵列功能动态重构。
进一步的，引入信号bypass表示当前细胞状态，当当信号bypass＝1时，表示细胞处于空闲状态或者透明状态，此时配置存储器输出直接与输入相连，只输入数据，配置存储器不加入移位链条中；当信号bypass＝0时，表示细胞处于工作状态，配置存储器加入移位链条中。
进一步的，所述移位寄存器SR0、移位寄存器SR1和细胞寄存器CR中存储配置数据及其校验位；所述配置存储器还包括奇偶校验码自测试模块，用于检测配置数据故障；控制模块接收到故障信号后控制配置存储器状态变化。
本发明还公开了基于一种基于移位寄存器的双备份自修复配置存储器的配置存储器自修复方法，采用奇偶校验检测配置数据故障，结合配置存储器自愈策略，修复配置存储器里全部瞬时故障和部分不影响当前系统功能的永久故障。具体为：
当细胞阵列正常工作时，若备份左侧细胞配置数据的移位寄存器检测到故障，触发配置存储器重配置自修复，故障细胞向左侧细胞发出信号，左侧细胞中的备份当前细胞配置数据的移位寄存器向当前细胞中的故障移位寄存器重新写入配置数据，进行瞬时故障修复；重配置自修复期间细胞工作正常；
若修复后仍检测到故障，则认为发生永久故障，将触发配置存储器整体移除自修复；
当细胞阵列正常工作时，若备份当前细胞配置数据的移位寄存器检测到故障，直接透明整个细胞，并向右侧细胞发出移位信号，右侧细胞接收到移位信号后，将用备份左侧细胞的配置数据配置加载到细胞寄存器CR中，完成配置存储器整体移除自修复。
被移除的故障细胞，其中的移位寄存器组仍然备份左侧细胞的配置数据，在下一次左侧细胞发生故障时，将对该细胞进行一次重利用，若仍然检测出故障，再移除。这种操作不仅能够修复配置存储器所有瞬时故障(当前细胞备份移位寄存器组的瞬时故障)，还能屏蔽部分不影响当前系统功能的永久故障。
有益效果：本发明公开了基于移位寄存器的双备份配置存储器自修复设计，该配置存储器电路设计应用于分布式细胞阵列结构数字电路。配置存储器电路主要包括两个移位寄存器组(SR0、SR1)和细胞寄存器(CR)及相应的控制开关构成，由细胞内的控制模块发出信号控制。SR0和SR1分别备份左侧细胞和当前细胞的配置数据，CR中存储着当前细胞工作的配置数据。配置存储器通过并行移位的方式传递配置数据，采用奇偶校验检测配置数据故障，使用动态重配置的方式修复故障。
本发明的双备份配置存储器电路不仅能够简化配置信息存储量，通过配置数据的细胞间动态传递，还能够修复配置存储器中硬件电路的全部瞬时故障和部分不影响当前系统功能的永久故障。本发明的配置存储器保存配置信息数目少，占用硬件资源少，且可靠性较高，自修复时间消耗短。
附图说明
图1是细胞阵列结构中配置存储器的连接结构图；
图2是配置存储器结构图；
图3是配置存储器自测试电路结构图；
图4是配置存储器功能仿真波形图。
具体实施方式
下面结合附图进一步阐述该发明方法。
图1是细胞阵列结构中配置存储器连接示意图。在细胞阵列电路中，每个细胞的结构相同，同行相邻细胞的配置存储器相连构成链状结构。左侧细胞配置存储器的输出与右侧细胞配置存储器的输入相连接。每一行细胞末尾细胞与相邻上一行细胞首细胞相连。整个细胞阵列组成一个完整的移位链条。图一是以一行三个细胞为例说明配置存储器的连接关系。
配置存储器中配置数据的传递采用串行传输的形式。在初始化配置时，由配置电路控制细胞从外部ROM读取配置数据到细胞中；在细胞正常工作时，根据细胞故障信号的产生传递配置数据。本文设计的配置存储器配置数据只能单方向传递。
图2是细胞内部配置存储器的结构图。如图所示，细胞内主要组成部分是移位寄存器SR0、移位寄存器SR1和细胞寄存器CR，其中移位寄存器SR0与移位寄存器SR1分别备份左侧细胞配置数据及当前细胞配置数据。细胞寄存器CR保存当前细胞配置数据。移位寄存器SR0的串行输入由M1选择信号控制，当M1＝1时，移位寄存器SR0写入左侧细胞配置数据，为左侧备份寄存器；当M1＝0时，移位寄存器SR0首尾相接，自身配置数据循环移位，为当前细胞备份寄存器，此时配置存储器的串行输出由此移位寄存器SR0输出。移位寄存器SR1的串行输入由M2选择信号控制，当M2＝1时，移位寄存器SR1写入左侧细胞配置数据，为左侧备份寄存器；当M2＝0时，移位寄存器SR1首尾相接，自身配置数据循环移位，为当前细胞备份寄存器，此时配置存储器的串行输出由此移位寄存器SR1输出。
移位寄存器SR0与移位寄存器SR1并行输出经过M1选择后，当M1＝0时，移位寄存器SR0作为当前细胞备份寄存器，移位寄存器SR1作为左侧备份寄存器，移位寄存器SR0的并行输出加载到细胞寄存器CR中；当M1＝1时，移位寄存器SR1作为当前细胞备份寄存器，移位寄存器SR1的并行输出加载到细胞寄存器CR中；由LOAD信号控制是否加载到细胞寄存器CR中。细胞寄存器CR的并行输出连接逻辑功能块和互连块，控制细胞功能。当信号LOAD＝0时，CR中数据保持不变，当LOAD＝1时，CR将输入数据加载到细胞中。
当信号bypass＝1时，表示细胞处于空闲状态或者透明状态，此时配置存储器只输入数据，输出直接与输入相连，即此配置存储器不加入移位链条中。信号bypass＝0时，表示细胞处于工作状态，配置存储器加入移位链条中。
图3是配置存储器自测试电路结构图。本发明采用奇偶校验码检测配置数据故障。如图所示，本发明的配置数据共有60位，每15位加入一个校验位，共计64位数据。奇偶校验码检错电路简单，能够覆盖所有数据位故障。配置存储器故障信号有3个，分别为sr0_error、sr1_error和cr_error，为1时表示对应部分发生故障。故障信号传递到控制模块后控制配置存储器状态变化。
当配置存储器中左侧备份寄存器检测到故障时，控制模块向左侧细胞发出备份信号back_up，然后左侧细胞会向右侧故障细胞写入配置数据，配置数据移位期间系统正常工作，若发生的是瞬时故障，重新写入配置数据会修复瞬时故障，若发生的是永久故障，则出发配置存储器整体移除自修复。
当配置存储器中当前细胞备份寄存器或细胞寄存器CR发生故障(永久故障或者瞬时故障)时，也会触发整体移除自修复。故障信号传递到控制模块后，信号bypass＝1，即此细胞不接入移位链，同时向右侧细胞发出移位信号shift。故障后的细胞配置存储器中，移位寄存器SR0与移位寄存器SR1都备份左侧细胞配置数据。
当正常工作的细胞接受到左侧细胞传递来的移位信号时，控制模块控制配置存储器工作以替代左侧细胞功能。若SR0为左侧备份寄存器(M1＝1)，则先将M1置0，然后使LOAD为1，将SR0中左侧细胞配置数据加载到CR中，完成细胞功能的替代。此时，细胞阵列自修复完成，细胞阵列正常工作。但此时整体移除自修复并未完成，配置数据加载完成后，细胞会备份左侧细胞配置数据，即将左侧细胞的当前细胞备份寄存器中的配置数据移位到右侧细胞的左侧备份寄存器中。移位完成后完成配置存储器整体移除自修复。
图4为配置存储器功能仿真图。以一行3个细胞为例说明配置存储器工作过程，其中cell_00与cell_01为工作细胞，cell_02为空闲细胞。
在1000ns时刻，对cell_01中左侧备份寄存器注入瞬时故障，如图cm_backup_error＝1，持续一个时钟周期，然后cell_00中SR1开始向cell_01中SR0移位。在1175ns时移位完成，整个移位过程中，CR配置信息保持不变，细胞阵列正常工作。
在1250ns时对cell_01注入瞬时故障，故障信号持续一个时钟周期。在时钟上升沿，信号bypass＝1，shift＝1。然后cell_01进入透明状态并备份左侧细胞配置数据。cell_02为空闲细胞，在接收到左侧细胞传来的移位信号后，将SR1中配置数据加载到CR中完成细胞功能替换。替换完成后，cell_02中SR0本备份cell_00的配置数据(cell_01处于透明状态不接入移位链)。1435ns时，备份完成，细胞阵列进行正常容错。
上述实例不以任何形式限制本发明，凡采取等同配置存储器结构及重配置自修复形式的配置存储器设计，均在本发明保护范围内。

Claims (3)

1.一种基于移位寄存器的双备份自修复配置存储器，应用于细胞阵列电路中，该细胞阵列电路中的每个细胞结构相同，包括：控制模块、配置存储器、功能模块和连接块，同行相邻细胞的配置存储器相连构成链状结构，左侧细胞配置存储器的输出与右侧细胞配置存储器的输入相连接，每一行细胞末尾细胞与相邻上一行细胞首细胞相连，整个细胞阵列组成一个完整的移位链条，其特征在于：所述配置存储器包括移位寄存器组和细胞寄存器CR，所述移位寄存器组在选择信号的控制下备份左侧细胞配置数据和当前细胞配置数据，所述细胞寄存器CR用于保存当前细胞配置数据；采用移位寄存器的方式传递细胞配置数据；
所述移位寄存器组包括移位寄存器SR0和移位寄存器SR1，所述移位寄存器SR0的串行输入和移位寄存器SR1的串行输入分别由选择信号M1和选择信号M2来控制，当M1＝1时，移位寄存器SR0写入左侧细胞配置数据，为左侧备份寄存器；当M1＝0时，移位寄存器SR0首尾相接，自身配置数据循环移位，为当前细胞备份寄存器，此时配置存储器的串行输出由此移位寄存器SR0输出；当M2＝1时，移位寄存器SR1写入左侧细胞配置数据，为左侧备份寄存器；当M2＝0时，移位寄存器SR1首尾相接，自身配置数据循环移位，为当前细胞备份寄存器，此时配置存储器的串行输出由此移位寄存器SR1输出；移位寄存器SR0和移位寄存器SR1的并行输出数据由经过选择信号M1控制的选择开关后连接细胞寄存器CR的输入，该细胞寄存器CR由控制信号LOAD控制加载；所述细胞寄存器CR的并行输出连接功能模块和连接块；
所述移位寄存器SR0、移位寄存器SR1和细胞寄存器CR中存储有配置数据及其校验位；
所述配置存储器还包括奇偶校验码自测试模块，用于检测配置数据故障；
控制模块接收到故障信号后按照自修复方法控制配置存储器状态变化，修复配置存储器里全部瞬时故障和部分不影响当前系统功能的永久故障；
所述自修复方法，包括：
当细胞阵列正常工作时，若备份左侧细胞配置数据的移位寄存器检测到故障，触发配置存储器重配置自修复，故障细胞向左侧细胞发出信号，左侧细胞中的备份当前细胞配置数据的移位寄存器向当前细胞中的故障移位寄存器重新写入配置数据，进行瞬时故障修复；重配置自修复期间细胞工作正常；
若修复后仍检测到故障，则认为发生永久故障，将触发配置存储器整体移除自修复；
当细胞阵列正常工作时，若备份当前细胞配置数据的移位寄存器检测到故障，直接透明整个细胞，并向右侧细胞发出移位信号，右侧细胞接收到移位信号后，将用备份左侧细胞的配置数据配置加载到细胞寄存器CR中，完成配置存储器整体移除自修复。
2.根据权利要求1所述的一种基于移位寄存器的双备份自修复配置存储器，其特征在于：引入信号bypass表示当前细胞状态，当信号bypass＝1时，表示细胞处于空闲状态或者透明状态，此时配置存储器输出直接与输入相连，只输入数据，配置存储器不加入移位链条中；当信号bypass＝0时，表示细胞处于工作状态，配置存储器加入移位链条中。
3.根据权利要求1所述的一种基于移位寄存器的双备份自修复配置存储器，其特征在于：被移除的故障细胞，其中的移位寄存器组仍然备份左侧细胞的配置数据，在下一次左侧细胞发生故障时，将对该细胞进行一次重利用，若仍然检测出故障，再移除。
CN201910194231.3A 2019-03-14 2019-03-14 一种基于移位寄存器的双备份自修复配置存储器及其自修复方法 Active CN110008061B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910194231.3A CN110008061B (zh) 2019-03-14 2019-03-14 一种基于移位寄存器的双备份自修复配置存储器及其自修复方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910194231.3A CN110008061B (zh) 2019-03-14 2019-03-14 一种基于移位寄存器的双备份自修复配置存储器及其自修复方法

Publications (2)

Publication Number Publication Date
CN110008061A CN110008061A (zh) 2019-07-12
CN110008061B true CN110008061B (zh) 2023-03-28

Family

ID=67167111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910194231.3A Active CN110008061B (zh) 2019-03-14 2019-03-14 一种基于移位寄存器的双备份自修复配置存储器及其自修复方法

Country Status (1)

Country Link
CN (1) CN110008061B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112269686B (zh) * 2020-10-29 2024-04-26 南京航空航天大学 一种基于冷备份双模检错码的lutram自修复结构及自修复方法
CN112949235B (zh) * 2021-04-16 2022-07-12 山东高云半导体科技有限公司 电子设备的配置方法、装置、处理器及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383188A (zh) * 2008-07-16 2009-03-11 南京航空航天大学 一种胚胎电子系统
CN104392149A (zh) * 2014-12-11 2015-03-04 南京航空航天大学 一种提高胚胎型仿生自修复可重构硬件可靠性的细胞阵列结构及其布局方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383188A (zh) * 2008-07-16 2009-03-11 南京航空航天大学 一种胚胎电子系统
CN104392149A (zh) * 2014-12-11 2015-03-04 南京航空航天大学 一种提高胚胎型仿生自修复可重构硬件可靠性的细胞阵列结构及其布局方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
面向数字系统芯片级自修复的胚胎硬件关键技术研究;张砦;《中国优秀博士学位论文全文数据库信息科技辑》;20171115;全文 *

Also Published As

Publication number Publication date
CN110008061A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
US4464747A (en) High reliability memory
CN102084430B (zh) 用于修补高容量/高带宽存储器装置的方法及设备
US4566102A (en) Parallel-shift error reconfiguration
US6035414A (en) Reliability of crossbar switches in an information processing system
US4722084A (en) Array reconfiguration apparatus and methods particularly adapted for use with very large scale integrated circuits
JP3588246B2 (ja) プロセッサ・ベースの組込み自己検査マクロ及び集積回路チップ
US4463450A (en) Semiconductor memory formed of memory modules with redundant memory areas
Sedmak et al. Fault tolerance of a general purpose computer implemented by very large scale integration
US7328378B2 (en) Repair techniques for memory with multiple redundancy
CN110008061B (zh) 一种基于移位寄存器的双备份自修复配置存储器及其自修复方法
US20040015758A1 (en) Method and device for testing configuration memory cells in programmable logic devices (PLDS)
US4819205A (en) Memory system having memory elements independently defined as being on-line or off-line
US6567323B2 (en) Memory circuit redundancy control
CN212675921U (zh) 存储器装置和存储器系统
CN102339649A (zh) 集成电路嵌入式存储器的修复系统、装置及方法
CN101383188B (zh) 一种胚胎电子系统
US10706952B1 (en) Testing for memories during mission mode self-test
US6587996B1 (en) Device and method for increased fault coverage using scan insertion techniques around synchronous memory
GB2083929A (en) Branched labyrinth wafer scale integrated circuit
US5103424A (en) Memory column interface with fault tolerance
JP3139738B2 (ja) 論理回路
EP0800675B1 (en) Bus arrangement related to a magazine
Cui et al. A 3DIC interconnect interface test and repair scheme based on Hybrid IEEE1838 Die Wrapper Register and BIST circuit
JP2013187699A (ja) Ｆｐｇａ構成処理制御回路
Zhang et al. Design of a cell in embryonic systems with improved efficiency and fault-tolerance

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant