CN110007958B - 指令验证方法、装置及存储介质 - Google Patents
指令验证方法、装置及存储介质 Download PDFInfo
- Publication number
- CN110007958B CN110007958B CN201810010681.8A CN201810010681A CN110007958B CN 110007958 B CN110007958 B CN 110007958B CN 201810010681 A CN201810010681 A CN 201810010681A CN 110007958 B CN110007958 B CN 110007958B
- Authority
- CN
- China
- Prior art keywords
- instruction
- illegal
- digit
- value
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30094—Condition code generation, e.g. Carry, Zero flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Storage Device Security (AREA)
Abstract
本发明实施例提供一种指令验证方法、装置及存储介质,该方法包括:在指令文件中确定预留指令和第一合法指令,预留指令的第一预设位中的值为空,第一合法指令中的第二预设位中的值为固定值;生成预留指令对应的第一非法指令集合和第一合法指令对应的第二非法指令集合,第一非法指令集合中包括至少一个与预留指令对应的非法指令,第二非法指令集合中包括至少一个与第一合法指令对应的非法指令;通过处理器执行第一非法指令集合和第二非法指令集合中的非法指令,以确定处理器和指令文件的一致性结果。用于提高对指令一致性验证的效率。
Description
技术领域
本发明实施例涉及计算机技术领域,尤其涉及一种指令验证方法、装置及存储介质。
背景技术
在研发处理器的同时,通常会配置有对应的指令文件,指令文件中包括了处理器能够执行的所有指令。
为了确保处理器的安全性,需要使得处理器和指令文件具备指令一致性。其中,处理器和指令文件具备指令一致性是指处理器只能执行指令文件中包括的指令,即,当处理器执行指令文件中不包括的指令时,处理器需要报错。在现有技术中,对于定长指令集的处理器,通常会执行所有可能组合的指令,并判断执行不在指令文件中的指令时是否报异常。例如,对于32位指令,首先组合得到232个指令,该232个指令中部分指令为指令文件中包括的指令,部分指令为指令文件中不包括的指令,处理器需要执行组合得到的232个指令,并判断不在指令文件中的执行是否报异常。
然而,在上述过程中,需要对大量的指令进行验证,导致指令一致性验证的效率低下。
发明内容
本发明实施例提供一种指令验证方法、装置及存储介质,提高了指令一致性验证的效率。
第一方面,本发明实施例提供一种指令验证方法,包括:
在指令文件中确定预留指令和第一合法指令,所述预留指令的第一预设位中的值为空,所述第一合法指令中的第二预设位中的值为固定值;
生成所述预留指令对应的第一非法指令集合和所述第一合法指令对应的第二非法指令集合,所述第一非法指令集合中包括至少一个与所述预留指令对应的非法指令,所述第二非法指令集合中包括至少一个与所述第一合法指令对应的非法指令;
通过处理器执行所述第一非法指令集合和所述第二非法指令集合中的非法指令,以确定所述处理器和所述指令文件的一致性结果。
在一种可能的实施方式中,所述生成所述预留指令对应的第一非法指令集合,包括:
根据第一位数,分别将所述第一预设位中的值设置为与所述第一位数对应的第一数值范围中的每一个数值,得到所述第一非法指令集合;所述第一位数为所述第一预设位包含的位数。
在另一种可能的实施方式中,所述生成所述第一合法指令对应的第二非法指令集合,包括:
根据第二位数以及第三位数,分别将所述第二预设位中的值设置为与所述第二位数对应的第二数值范围中除所述固定值之外的每一个数值,并分别将所述第一合法指令中可变位中的值设置为与所述第三位数对应的第三数值范围中的每一个数值,得到所述第二非法指令集合,所述第二位数为所述第二预设位包含的位数,所述第三位数为所述可变位包含的位数。
在另一种可能的实施方式中,所述通过处理器执行所述第一非法指令集合和所述第二非法指令集合中的非法指令,以确定所述处理器和所述指令文件的一致性结果,包括:
通过所述处理器执行所述第一非法指令集合和所述第二非法指令集合中的非法指令,得到所述第一非法指令集合和所述第二非法指令集合中每一个非法指令对应的处理结果;
根据所述处理结果,确定所述处理器和所述指令文件的一致性结果。
在另一种可能的实施方式中,根据所述处理结果,确定所述处理器和所述指令文件的一致性结果,包括:
若所述处理结果均包括异常指示,则确定所述一致性结果为所述处理器和所述指令文件具备指令一致性;
若所述处理结果中存在至少一条处理结果未包括异常指示,则确定所述一致性结果为所述处理器和所述指令文件不具备指令一致性。
第二方面,本发明实施例提供一种指令验证装置,包括第一确定模块、生成模块和第二确定模块,其中,
所述第一确定模块用于,在指令文件中确定预留指令和第一合法指令,所述预留指令的第一预设位中的值为空,所述第一合法指令中的第二预设位中的值为固定值;
所述生成模块用于,生成所述预留指令对应的第一非法指令集合和所述第一合法指令对应的第二非法指令集合,所述第一非法指令集合中包括至少一个与所述预留指令对应的非法指令,所述第二非法指令集合中包括至少一个与所述第一合法指令对应的非法指令;
所述第二确定模块用于,通过处理器执行所述第一非法指令集合和所述第二非法指令集合中的非法指令,以确定所述处理器和所述指令文件的一致性结果。
在一种可能的实施方式中,所述生成模块具体用于:
根据第一位数,分别将所述第一预设位中的值设置为与所述第一位数对应的第一数值范围中的每一个数值,得到所述第一非法指令集合;所述第一位数为所述第一预设位包含的位数。
在另一种可能的实施方式中,所述生成模块具体用于:
根据第二位数以及第三位数,分别将所述第二预设位中的值设置为与所述第二位数对应的第二数值范围中除所述固定值之外的每一个数值,并分别将所述第一合法指令中可变位中的值设置为与所述第三位数对应的第三数值范围中的每一个数值,得到所述第二非法指令集合,所述第二位数为所述第二预设位包含的位数,所述第三位数为所述可变位包含的位数。
在另一种可能的实施方式中,所述第二确定模块具体用于:
通过所述处理器执行所述第一非法指令集合和所述第二非法指令集合中的非法指令,得到所述第一非法指令集合和所述第二非法指令集合中每一个非法指令对应的处理结果;
根据所述处理结果,确定所述处理器和所述指令文件的一致性结果。
在另一种可能的实施方式中,所述第二确定模块具体用于:
若所述处理结果均包括异常指示,则确定所述一致性结果为所述处理器和所述指令文件具备指令一致性;
若所述处理结果中存在至少一条处理结果未包括异常指示,则确定所述一致性结果为所述处理器和所述指令文件不具备指令一致性。
第三方面,本发明实施例提供一种计算机可读存储介质,包括指令,当其在计算机上运行时,使得计算机执行上述第一方面任一项所述的方法。
本发明实施例提供的指令验证方法、装置及存储机制,在指令文件中确定预留指令和第一合法指令,预留指令的第一预设位中的值为空,第一合法指令中的第二预设位中的值为固定值;分别生成预留指令对应的第一非法指令集合和第一合法指令对应的第二非法指令集合;通过处理器执行第一非法指令集合和第二非法指令集合中的非法指令,以确定处理器和指令文件的一致性结果。在上述过程中,处理器只需对非法指令(第一非法指令集合和第二非法指令集合中的非法指令)进行验证即可获取得到一致性验证结果,非法指令的数量远远小于根据指令位数组合得到的指令的个数,进而提高了对指令一致性验证的效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的指令验证的架构图;
图2为本发明实施例提供的指令验证方法的流程示意图一;
图3为本发明实施例提供的指令验证方法的流程示意图二;
图4为本发明实施例提供的指令验证装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例提供的指令验证的架构图。请参见图1,包括指令文件101和处理器102。其中,在指令文件中包括处理器102能够执行的指令。当需要验证处理器和指令文件的一致性时,可以根据指令文件101中包括的指令,生成非法指令,并通过处理器102对非法指令进行验证,以得到指令文件101和处理器102的一致性验证结果。
在本申请中,先获取非法指令,再对非法指令进行验证即可获取得到一致性验证结果,非法指令的数量远远小于根据指令位数组合得到的指令的个数,因此,可以提高对指令一致性验证的效率。
下面,通过具体实施例,对本申请所示的技术方案进行详细说明。需要说明的是,下面几个具体实施例可以相互结合,对于相同或相似的内容,在不同的实施例中不再进行重复说明。
图2为本发明实施例提供的指令验证方法的流程示意图一。请参见图2,该方法可以包括:
S201、在指令文件中确定预留指令和第一合法指令,预留指令的第一预设位中的值为空,第一合法指令中的第二预设位中的值为固定值。
本发明实施例的执行主体可以为指令验证装置。可选的,该指令验证装置可以通过软件实现,或者,该指令验证装置也可以通过软件和硬件的结合实现。
可选的,可以根据指令文件中的编码表,确定预留指令和第一合法指令。
可选的,编码表是一种查找表,编码表的行索引和列索引都是二进制的比特位,通过编码表的行索引和列索引可以查到得到对应的指令。例如,对于32位指令,编码表的行索引可以为指令的高3位,编码表的列索引可以为指令的低3位。
对于指令文件中的任意一个指令,可以通过指令中预设位数中的值表示指令的类型。可选的,对于32位指令,可以通过指令的高6位(第31位至第26位)和低6位(第5位至第0位)表示指令的类型。例如,对于32位指令,当第31位至第26位为000000,第5位至第0位为100001时,该指令表示ADDU指令。
在本发明实施例中,预留指令是指预留出来、以便后续进行扩展的指令。可选的,预留指令中包括指令类型位和第一预设位。其中,可以通过指令类型位中的数值表示指令的类型。第一预设位中的值为空。对于预留指令,当第一预设位中的值为被设置为非空时,则对应的指令为一个非法指令。
可选的,预留指令的格式可以如表1所示:
表1
指令类型位 | 第一预设位 | 指令类型位 |
XXX | 空 | XXX |
可选的,对于32位指令,指令类型位可以为高6位和低6位,第一预设位可以为第6位至第25位。
例如,假设一个32位的预留指令如表2所示:
表2
指令类型位 | 第一预设位 | 指令类型位 |
31-26 | 25-6 | 5-0 |
000000 | 空 | 101000 |
由表2可知,第31-26位(000000)和第5-0位(101000)用于表示指令的类型,第25-6位中的值为空。当第25-6位(一共20位)中的值为任意值时,均为非法指令。即,对于一个32位的预留指令,对应的非法指令的个数为220个。
在编码表中包括多种类型的合法指令,其中一种类型的合法指令(本发明实施例所示的第一合法指令)中包括第二预设位,第二预设位中的值为固定值,且只有当第二预设位中的值为该固定值时,才可以确定第一合法指令为合法的。
在本发明实施例中,第一合法指令是指处理器可以执行、且包括第二预设位的指令。可选的,第一合法指令中包括指令类型位、第二预设位和可变位。其中,可以通过指令类型位中的数值表示指令的类型。第二预设位中的值为固定值。可变位中的值可以为任意值。对于第一合法指令,当第二预设位中的值为固定值之外的其它值时,则对应的指令为一个非法指令。
可选的,第一合法指令的格式可以如表3所示:
表3
指令类型位 | 可变位 | 第二预设位 | 指令类型位 |
XXX | 任意值 | 固定值 | XXX |
可选的,对于32位指令,指令类型位可以为高6位和低6位,第二预设位可以为第7位至第11位,可变位可以为第12位至第25位。
例如,假设一个32位的第一合法指令为ADDU指令,且ADDU指令如表4所示:
表4
指令类型位 | 可变位 | 第二预设位 | 指令类型位 |
31-26 | 25-11 | 10-6 | 5-0 |
000000 | 任意值 | 00000 | 100001 |
由表4可知,第31-26位(000000)和第5-0位(100001)用于表示指令的类型,第10-6位中的值为固定值“0”,第25-11位中的值可以为任意值。当第二预设位(第10-6位,共5位)中的值不是0时,可变位(第25-11位,共15位)中的数值为任意值时,均为非法指令。即,对于一个32位的第一合法指令,对应的非法指令的个数为215×(25-1)个。
可选的,对于编码表中的任意一条指令,可以根据指令中包括的内容判断指令为预留指令还是第一合法指令。若一个指令中包括指令类型位和第一预设位,则可以确定该指令为预留指令,若一个指令中包括指令类型位、第二预设位和可变位,则可以确定该指令为预留指令。例如,对于32位指令,若该指令中包括[31-26]、[25-6]、[5-0]这三部分,且第25-6位中的值为空时,则可以确定该指令为预留指令;若指令中包括[31-26]、[25-11]、[10-6]、[5-0]这四部分,且第10-6位中的值为固定值时,则可以确定该指令为第一合法指令。
S202、分别生成预留指令对应的第一非法指令集合和第一合法指令对应的第二非法指令集合。
其中,第一非法指令集合中包括至少一个与预留指令对应的非法指令,第二非法指令集合中包括至少一个与第一合法指令对应的非法指令。
可选的,可以根据第一位数,分别将第一预设位中的值设置为与第一位数对应的第一数值范围中的每一个数值,得到第一非法指令集合;第一位数为第一预设位包含的位数。
例如,假设第一预设位包含的位数为N,则第一数值范围为0至2N-1,第一非法指令集合中包括的非法指令的个数为2N个。
例如,假设预留指令如表5所示:
表5
31-26 | 25-6 | 5-0 |
000000 | 空 | 101000 |
在表5所示的预留指令中,第“000000”和“101000”表示指令的类型,第6-25位中的值为空。当需要生成该预留指令对应的非法指令时,可以分别将第25-6位的值设置为0至220-1中的每一个值,得到220个预留指令对应的非法指令,并确定第一非法指令集合包括该220个预留指令对应的非法指令。
可选的,可以根据第二位数以及第三位数,分别将第二预设位中的值设置为与第二位数对应的第二数值范围中除固定值之外的每一个数值,并分别将第一合法指令中可变位中的值设置为与第三位数对应的第三数值范围中的每一个数值,得到第二非法指令集合,第二位数为第二预设位包含的位数,第三位数为可变位包含的位数。
例如,假设第二预设位包含的位数为M,则第二数值范围为0至2M-1,可变位包含的位数为P,则第三数值范围为0至2P-1,相应的,第二非法指令集合中包括的非法指令的个数为(2M-1)×2P。
例如,假设第一合法指令如表6所示:
表6
31-26 | 25-11 | 10-6 | 5-0 |
000000 | 任意值 | 00000 | 100001 |
在表6所示的第一合法指令中,“000000”和“100001”表示指令的类型,第10-6位中的值为固定值“0”,第25-11位中的值可以为任意值。当需要生成该第一合法指令对应的第二非法指令时,可以分别将第10-6位中的数值设置为1至25-1中的每一个值,并分别将第25-11位中的数值设置为0至215-1中的每一个值,得到(25-1)×215个第一合法指令对应的非法指令,并确定第二非法指令集合包括该(25-1)×215个第一合法指令对应的非法指令。
S203、通过处理器执行第一非法指令集合和第二非法指令集合中的非法指令,以确定处理器和指令文件的一致性结果。
可选的,可以通过处理器执行第一非法指令集合和第二非法指令集合中的非法指令,得到第一非法指令集合和第二非法指令集合中每一个非法指令对应的处理结果,并根据处理结果,确定处理器和指令文件的一致性结果。其中,若处理结果均包括异常指示,则确定一致性结果为处理器和指令文件具备指令一致性;若处理结果中存在至少一条处理结果不包括异常指示,则确定一致性结果为处理器和指令文件不具备指令一致性。
本发明实施例提供的指令验证方法,在指令文件中确定预留指令和第一合法指令,预留指令的第一预设位中的值为空,第一合法指令中的第二预设位中的值为固定值;分别生成预留指令对应的第一非法指令集合和第一合法指令对应的第二非法指令集合;通过处理器执行第一非法指令集合和第二非法指令集合中的非法指令,以确定处理器和指令文件的一致性结果。在上述过程中,处理器只需对非法指令(第一非法指令集合和第二非法指令集合中的非法指令)进行验证即可获取得到一致性验证结果,非法指令的数量远远小于根据指令位数组合得到的指令的个数,进而提高了对指令一致性验证的效率。
在图2所示实施例的基础上,下面,提供图3所示的实施例对指令验证方法进行进一步详细说明。
图3为本发明实施例提供的指令验证方法的流程示意图二。请参见图3,该方法可以包括:
S301、在编码表中确定至少一个预留指令和至少一个第一合法指令。
需要说明的是,S301的执行过程可以参见S201的执行过程,此处不再进行赘述。
S302、根据第一位数,分别将第一预设位中的值设置为与第一位数对应的第一数值范围中的每一个数值,得到所述第一非法指令集合。
其中,第一位数为所述第一预设位包含的位数。
S303、根据第二位数以及第三位数,分别将第二预设位中的值设置为与第二位数对应的第二数值范围中除固定值之外的每一个数值,并分别将第一合法指令中可变位中的值设置为与第三位数对应的第三数值范围中的每一个数值,得到第二非法指令集合。
其中,第二位数为第二预设位包含的位数,第三位数为可变位包含的位数。
需要说明的是,S302-S303的执行过程可以参见S202的执行过程,此处不再进行赘述。
S304、分别通过处理器执行每一个第一非法指令集合和第二非法指令集合中的非法指令,得到每一个第一非法指令集合和第二非法指令集合中每一个非法指令对应的处理结果。
S305、根据每一个处理结果,确定处理器和指令文件的一致性结果。
需要说明的是,S304-S305的执行过程可以参见S203的执行过程,此处不再进行赘述。
在图3所示的实施例中,处理器只需对非法指令(第一非法指令和第二非法指令)进行验证即可获取得到一致性验证结果,非法指令的数量远远小于根据指令位数组合得到的指令的个数,因此,可以提高了对指令一致性验证的效率。
图4为本发明实施例提供的指令验证装置的结构示意图。请参见图4,包括第一确定模块11、生成模块12和第二确定模块13,其中,
所述第一确定模块11用于,在指令文件中确定预留指令和第一合法指令,所述预留指令的第一预设位中的值为空,所述第一合法指令中的第二预设位中的值为固定值;
所述生成模块12用于,生成所述预留指令对应的第一非法指令集合和所述第一合法指令对应的第二非法指令集合,所述第一非法指令集合中包括至少一个与所述预留指令对应的非法指令,所述第二非法指令集合中包括至少一个与所述第一合法指令对应的非法指令;
所述第二确定模块13用于,通过处理器执行所述第一非法指令集合和所述第二非法指令集合中的非法指令,以确定所述处理器和所述指令文件的一致性结果。
本发明实施例提供的指令验证装置可以执行上述方法实施例所示的技术方案,其实现原理以及有益效果类似,此处不再进行赘述。
在一种可能的实施方式中,所述生成模块12具体用于:
根据第一位数,分别将所述第一预设位中的值设置为与所述第一位数对应的第一数值范围中的每一个数值,得到所述第一非法指令集合;所述第一位数为所述第一预设位包含的位数。
在另一种可能的实施方式中,所述生成模块12具体用于:
根据第二位数以及第三位数,分别将所述第二预设位中的值设置为与所述第二位数对应的第二数值范围中除所述固定值之外的每一个数值,并分别将所述第一合法指令中可变位中的值设置为与所述第三位数对应的第三数值范围中的每一个数值,得到所述第二非法指令集合,所述第二位数为所述第二预设位包含的位数,所述第三位数为所述可变位包含的位数。
在另一种可能的实施方式中,所述第二确定模块13具体用于:
通过所述处理器执行所述第一非法指令集合和所述第二非法指令集合中的非法指令,得到所述第一非法指令集合和所述第二非法指令集合中每一个非法指令对应的处理结果;
根据所述处理结果,确定所述处理器和所述指令文件的一致性结果。
在另一种可能的实施方式中,所述第二确定模块13具体用于:
若所述处理结果均包括异常指示,则确定所述一致性结果为所述处理器和所述指令文件具备指令一致性;
若所述处理结果中存在至少一条处理结果未包括异常指示,则确定所述一致性结果为所述处理器和所述指令文件不具备指令一致性。
本发明实施例提供的指令验证装置可以执行上述方法实施例所示的技术方案,其实现原理以及有益效果类似,此处不再进行赘述。
本发明实施例还提供一种计算机可读存储介质,包括指令,当其在计算机上运行时,使得计算机执行如上述图2-图3任意实施例所述的方法。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上各实施例仅用以说明本发明实施例的技术方案,而非对其限制;尽管参照前述各实施例对本发明实施例进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明实施例方案的范围。
Claims (11)
1.一种指令验证方法,其特征在于,包括:
在指令文件中确定预留指令和第一合法指令,所述预留指令的第一预设位中的值为空,所述第一合法指令中的第二预设位中的值为固定值;
生成所述预留指令对应的第一非法指令集合和所述第一合法指令对应的第二非法指令集合,所述第一非法指令集合中包括至少一个与所述预留指令对应的非法指令,所述第二非法指令集合中包括至少一个与所述第一合法指令对应的非法指令,对于所述预留指令,当所述第一预设位中的值为非空时,所述预留指令对应的指令为非法指令,对于所述第一合法指令,当所述第二预设位中的值为固定值之外的其他值时,所述第一合法指令对应的指令为非法指令;
通过处理器执行所述第一非法指令集合和所述第二非法指令集合中的非法指令的结果的异常指示,以确定所述处理器和所述指令文件的一致性结果。
2.根据权利要求1所述的方法,其特征在于,所述生成所述预留指令对应的第一非法指令集合,包括:
根据第一位数,分别将所述第一预设位中的值设置为与所述第一位数对应的第一数值范围中的每一个数值,得到所述第一非法指令集合;所述第一位数为所述第一预设位包含的位数。
3.根据权利要求1所述的方法,其特征在于,所述生成所述第一合法指令对应的第二非法指令集合,包括:
根据第二位数以及第三位数,分别将所述第二预设位中的值设置为与所述第二位数对应的第二数值范围中除所述固定值之外的每一个数值,并分别将所述第一合法指令中可变位中的值设置为与所述第三位数对应的第三数值范围中的每一个数值,得到所述第二非法指令集合,所述第二位数为所述第二预设位包含的位数,所述第三位数为所述可变位包含的位数。
4.根据权利要求1-3任一项所述的方法,其特征在于,所述通过处理器执行所述第一非法指令集合和所述第二非法指令集合中的非法指令,以确定所述处理器和所述指令文件的一致性结果,包括:
通过所述处理器执行所述第一非法指令集合和所述第二非法指令集合中的非法指令,得到所述第一非法指令集合和所述第二非法指令集合中每一个非法指令对应的处理结果;
根据所述处理结果,确定所述处理器和所述指令文件的一致性结果。
5.根据权利要求4所述的方法,其特征在于,根据所述处理结果,确定所述处理器和所述指令文件的一致性结果,包括:
若所述处理结果均包括异常指示,则确定所述一致性结果为所述处理器和所述指令文件具备指令一致性;
若所述处理结果中存在至少一条处理结果未包括异常指示,则确定所述一致性结果为所述处理器和所述指令文件不具备指令一致性。
6.一种指令验证装置,其特征在于,包括第一确定模块、生成模块和第二确定模块,其中,
所述第一确定模块用于,在指令文件中确定预留指令和第一合法指令,所述预留指令的第一预设位中的值为空,所述第一合法指令中的第二预设位中的值为固定值;
所述生成模块用于,生成所述预留指令对应的第一非法指令集合和所述第一合法指令对应的第二非法指令集合,所述第一非法指令集合中包括至少一个与所述预留指令对应的非法指令,所述第二非法指令集合中包括至少一个与所述第一合法指令对应的非法指令,对于所述预留指令,当所述第一预设位中的值为非空时,所述预留指令对应的指令为非法指令,对于所述第一合法指令,当所述第二预设位中的值为固定值之外的其他值时,所述第一合法指令对应的指令为非法指令;
所述第二确定模块用于,通过处理器执行所述第一非法指令集合和所述第二非法指令集合中的非法指令的结果的异常指示,以确定所述处理器和所述指令文件的一致性结果。
7.根据权利要求6所述的装置,其特征在于,所述生成模块具体用于:
根据第一位数,分别将所述第一预设位中的值设置为与所述第一位数对应的第一数值范围中的每一个数值,得到所述第一非法指令集合;所述第一位数为所述第一预设位包含的位数。
8.根据权利要求6所述的装置,其特征在于,所述生成模块具体用于:
根据第二位数以及第三位数,分别将所述第二预设位中的值设置为与所述第二位数对应的第二数值范围中除所述固定值之外的每一个数值,并分别将所述第一合法指令中可变位中的值设置为与所述第三位数对应的第三数值范围中的每一个数值,得到所述第二非法指令集合,所述第二位数为所述第二预设位包含的位数,所述第三位数为所述可变位包含的位数。
9.根据权利要求6-8任一项所述的装置,其特征在于,所述第二确定模块具体用于:
通过所述处理器执行所述第一非法指令集合和所述第二非法指令集合中的非法指令,得到所述第一非法指令集合和所述第二非法指令集合中每一个非法指令对应的处理结果;
根据所述处理结果,确定所述处理器和所述指令文件的一致性结果。
10.根据权利要求9所述的装置,其特征在于,所述第二确定模块具体用于:
若所述处理结果均包括异常指示,则确定所述一致性结果为所述处理器和所述指令文件具备指令一致性;
若所述处理结果中存在至少一条处理结果未包括异常指示,则确定所述一致性结果为所述处理器和所述指令文件不具备指令一致性。
11.一种计算机可读存储介质,其特征在于,包括指令,当其在计算机上运行时,使得计算机执行如权利要求1-5任意一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810010681.8A CN110007958B (zh) | 2018-01-05 | 2018-01-05 | 指令验证方法、装置及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810010681.8A CN110007958B (zh) | 2018-01-05 | 2018-01-05 | 指令验证方法、装置及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110007958A CN110007958A (zh) | 2019-07-12 |
CN110007958B true CN110007958B (zh) | 2021-06-08 |
Family
ID=67164498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810010681.8A Active CN110007958B (zh) | 2018-01-05 | 2018-01-05 | 指令验证方法、装置及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110007958B (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7178137B1 (en) * | 2001-04-05 | 2007-02-13 | Network Appliance, Inc. | Automatic verification of scheduling domain consistency |
CN101515310B (zh) * | 2009-02-16 | 2010-10-06 | 中国科学院计算技术研究所 | 微处理器浮点单元的随机验证方法及系统 |
US8484422B2 (en) * | 2009-12-08 | 2013-07-09 | International Business Machines Corporation | Maintaining data coherence by using data domains |
RU2584501C1 (ru) * | 2012-04-16 | 2016-05-20 | Нокиа Текнолоджиз Ой | Способ и устройство для видеокодирования |
CN103677748A (zh) * | 2012-09-26 | 2014-03-26 | 北京兆易创新科技股份有限公司 | 非易失性存储器指令处理的装置及方法 |
US9996682B2 (en) * | 2015-04-24 | 2018-06-12 | Microsoft Technology Licensing, Llc | Detecting and preventing illicit use of device |
CN106681854B (zh) * | 2015-11-11 | 2019-12-24 | 北京国双科技有限公司 | 一种信息校验方法、装置及系统 |
-
2018
- 2018-01-05 CN CN201810010681.8A patent/CN110007958B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110007958A (zh) | 2019-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108681565B (zh) | 区块链数据并行处理方法、装置、设备和存储介质 | |
US9336001B2 (en) | Dynamic instrumentation | |
CN103902729A (zh) | 一种应用程序推荐的方法及装置 | |
JP2003280924A (ja) | 通信設備で階層構造を有するイベントの処理方法 | |
CN110795485A (zh) | 一种数据库访问方法、装置及设备 | |
CN105302924A (zh) | 一种文件管理方法及装置 | |
CN111159278B (zh) | 数据展示方法及装置、电子设备和计算机可读存储介质 | |
CN107194263A (zh) | 一种主机的启动方法及装置 | |
WO2019061667A1 (zh) | 电子装置、数据处理方法、系统及计算机可读存储介质 | |
CN110007958B (zh) | 指令验证方法、装置及存储介质 | |
CN108509774B (zh) | 一种数据处理方法、装置、电子设备及存储介质 | |
CN112132574A (zh) | 区块链数据校验方法、数据处理方法、装置及设备 | |
CN106569907A (zh) | 一种系统启动文件的校验及编译方法 | |
CN108196975B (zh) | 基于多校验和的数据验证方法、装置及存储介质 | |
CN107301105B (zh) | 校验热补丁或者动态库的方法及装置 | |
CN106502775B (zh) | 一种分时调度dsp算法的方法和系统 | |
CN108509773A (zh) | 一种源代码加固方法及装置 | |
WO2021139443A1 (zh) | 数据访问控制方法及装置、数据访问设备及系统 | |
CN104751058B (zh) | 一种文件扫描方法及电子设备 | |
CN110674491B (zh) | 用于安卓应用的实时取证的方法、装置和电子设备 | |
CN110209566B (zh) | 一种对软件的测试方法及装置 | |
KR101628436B1 (ko) | 가상 머신의 데이터 처리 방법 | |
CN109711194B (zh) | 一种数据处理方法及数据处理装置 | |
CN116186046B (zh) | 设备数据的修改方法、装置、计算机设备及存储介质 | |
JP5882800B2 (ja) | リスト命令の検証機能を有する情報処理装置、リスト命令の検証方法、及びリスト命令の検証のためのプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Applicant after: Loongson Zhongke Technology Co.,Ltd. Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Applicant before: LOONGSON TECHNOLOGY Corp.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |