CN109995508B - 一种fpga码流的加解密装置及方法 - Google Patents

一种fpga码流的加解密装置及方法 Download PDF

Info

Publication number
CN109995508B
CN109995508B CN201910363336.7A CN201910363336A CN109995508B CN 109995508 B CN109995508 B CN 109995508B CN 201910363336 A CN201910363336 A CN 201910363336A CN 109995508 B CN109995508 B CN 109995508B
Authority
CN
China
Prior art keywords
encryption
decryption
key
code stream
data code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910363336.7A
Other languages
English (en)
Other versions
CN109995508A (zh
Inventor
仇斌
厚娇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Anlu Information Technology Co.,Ltd.
Original Assignee
Shanghai Anlogic Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Anlogic Information Technology Co ltd filed Critical Shanghai Anlogic Information Technology Co ltd
Priority to CN201910363336.7A priority Critical patent/CN109995508B/zh
Publication of CN109995508A publication Critical patent/CN109995508A/zh
Application granted granted Critical
Publication of CN109995508B publication Critical patent/CN109995508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

本申请公开了一种FPGA码流的加解密装置及方法，该装置包括：配置数据码流，判断是否需要对所述数据码流进行加密；若采用第一加密方式进行加密，生成第一加密码流及第一加密同步字，若采用第二加密方式进行加密，生成第二加密码流及第二加密同步字；接收加密的数据码流，检测所述加密的数据码流中是否存在加密同步字；若检测到第一加密同步字，采用第一解密方式对所述加密的数据码流进行解密，若检测到第二加密同步字，采用第二解密方式对所述加密的数据码流进行解密。

Description

一种FPGA码流的加解密装置及方法
技术领域
本发明涉及电子技术领域，特别涉及一种FPGA码流的加解密装置及方法。
背景技术
可编辑逻辑门阵列(FPGA)在目前的电子系统设计中，因为其灵活方便被广泛的使用，但基于静态存储器(SRAM)的FPGA需要从外部写入码流进行配置，在配置过程中码流很容易被截获，这对FPGA芯片的安全性造成了极大威胁，因此FPGA芯片的加密逐渐受到设计人员的重视。现有的FPGA部分没有采用加密技术，特别是大多数中端和低端芯片，如采用加密多数采用高级加密标准(AES)或者数据加密标准(DES)的加密算法对FPGA进行加密，还没有任何一款FPGA同时采用两种不同的加密算法，特别是采用分组密码标准(SM4)算法。
发明内容
本发明的目的在于提供一种FPGA码流的加解密装置及方法，可选择不同的加解密方式对数据码流进行加解密。
为了解决上述问题，本申请公开了一种FPGA码流的加解密方法，包括：
配置数据码流，判断是否需要对所述数据码流进行加密；
若采用第一加密方式进行加密，生成第一加密码流及第一加密同步字，若采用第二加密方式进行加密，生成第二加密码流及第二加密同步字；
接收数据码流，检测所述数据码流中是否存在加密同步字；
若检测到第一加密同步字，采用第一解密方式对所述加密的数据码流进行解密，若检测到第二加密同步字，采用第二解密方式对所述加密的数据码流进行解密。
在一个优选例中，采用第一加密方式进行加密的过程包括：随机生成第一密钥，对所述第一密钥进行密钥扩展，对所述数据码流进行加密，并加入第一加密同步字。
在一个优选例中，采用第二加密方式进行加密的过程包括：随机生成第二密钥，对所述第二密钥进行密钥扩展，对所述数据码流进行加密，并加入第二加密同步字。
在一个优选例中，采用第一解密方式进行解密的过程包括：对所述第一密钥进行密钥扩展操作生成第一解密密钥，根据所述第一解密密钥对所述加密的数据码流进行解密。
在一个优选例中，采用第二解密方式进行解密的过程包括：对所述第二密钥进行密钥扩展操作生成第二解密密钥，根据所述第二解密密钥对所述加密的数据码流进行解密。
在一个优选例中，所述第一加密方式和所述第二加密方式为AES或SM4加密方式，且所述第一加密方式和所述第二加密方式为不同的加密方式。
在一个优选例中，所述第一解密方式和所述第二解密方式为AES或SM4解密方式，且所述第一解密方式和所述第二解密方式为或SM4解密方式为不同的解密方式。
本申请还公开了一种FPGA码流的加解密装置包括：
同步字检测模块，接收数据码流，并检测加密同步字；
密钥存储模块，用于存储第一密钥及第二密钥；
密钥扩展模块，根据所述第一密钥或第二密钥生成相应的第一解密密钥或第二解密密钥；
解密模块，根据所述第一解密密钥或第二解密密钥对加密的数据码流进行解密操作。
在一个优选例中，所述第一解密方式和所述第二解密方式为AES或SM4解密方式，且所述第一解密方式和所述第二解密方式为不同的解密方式。
相对于现有技术，本申请具有以下有益效果：
本发明根据用户需要进行加密方式的选择，能够选择AES加密或者SM4加密，在现有加密方案的基础上，增加加密方式的可选择性，进一步提高FPGA芯片的安全性。进一步的，通过在加密码流中添加加密同步字的方式对不同中解密方式进行选择，方式简单有效。
附图说明
图1示出了本发明一实施例中FPGA加密码流的加解密装置的框图；
图2示出了本发明一实施例中FPGA加密码流的加解密方法的流程图；
图3示出了本发明一实施例中解密模块的端口示意图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
参考图1所示，本申请公开了一种FPGA码流的加解密装置10包括：同步字检测模块11、密钥存储模块12、密钥扩展模块14、解密模块13、加密模块15。
加密模块15接收数据码流，判断是否需要对数据码流进行加密，如需要对数据码流进行加密，则根据需要选择采用不同的加密方式。若采用第一加密方式进行加密，生成第一加密码流及第一加密同步字，若采用第二加密方式进行加密，生成第二加密码流及第二加密同步字。采用第一加密方式或第二加密方式进行加密的过程包括：随机生成第一密钥或第二密钥，对所述第一密钥或第二密钥进行密钥扩展，对所述数据码流进行加密。
同步字检测模块11接收数据码流，该数据码流可能为加密码流或非加密码流，并检测同步字。密钥存储模块12用于存储第一密钥及第二密钥，密钥扩展模块14根据所述第一密钥或第二密钥生成相应的第一解密密钥或第二解密密钥，解密模块13根据所述第一解密密钥或第二解密密钥对所述加密码流进行解密操作，从而输出解密码流。
在一个优选例中，所述第一加密方式和所述第二加密方式为AES或SM4加密方式，且所述第一加密方式和所述第二加密方式为两种不同的加密方式，所述第一解密方式和所述第二解密方式为AES或SM4解密方式，且所述第一解密方式和所述第二解密方式为两种不同的解密方式。
在一个优选实施例中，本发明中可以根据用户需要进行不同加密方式的选择，在现有加密方案的基础上，增加加密方式的可选择性，进一步提高FPGA芯片的安全性。进一步的，通过在加密码流中添加加密同步字的方式对不同中解密方式进行选择，该方式简单有效。
参考图2所示，本申请公开了一种FPGA码流的加解密方法，包括：
首先，系统上电，对加解密装置进行复位；
步骤101，配置数据码流；
步骤103，判断是否需要对所述数据码流进行加密；
步骤105，若采用第一加密方式进行加密，生成第一加密码流及第一加密同步字，采用第一加密方式进行加密的过程包括：随机生成第一密钥，对所述第一密钥进行密钥扩展，对所述数据码流进行加密，并在加密码流之前加入第一加密同步字，将第一密钥存储于密钥存储模块12。其中，所述第一加密方式为AES或SM4加密方式中的一种，例如以第一加密方式为AES加密方式为例进行说明。
步骤113，若采用第二加密方式进行加密，生成第二加密码流及第二加密同步字，采用第二加密方式进行加密的过程包括：随机生成第二密钥，对所述第二密钥进行密钥扩展，对所述数据码流进行加密，并在加密码流之前加入第二加密同步字，将第二密钥存储于密钥存储模块12。所述第一加密方式为AES或SM4加密方式中的一种，并且所述第一加密方式和第二加密方式为其中两种不同的加密方式，例如第一加密方式为AES加密方式，第二加密方式为SM4加密方式。
步骤107，同步字检测模块11接收数据码流；
步骤109，检测所述数据码流中是否存在加密同步字，参考图3所示，若preamble_aes为高电平，则同步字检测模块11检测到第一加密同步字，表明加密方式采用第一加密方式，若preamble_sm4为高电平，则同步字检测模块11检测到第二加密同步字，表明加密方式采用第二加密方式。
步骤111，若同步字检测模块11检测到第一加密同步字，采用第一解密方式对所述数据码流进行解密，采用第一解密方式进行解密的过程包括：密钥扩展模块14对所述第一密钥进行密钥扩展操作生成第一解密密钥，根据所述第一解密密钥对所述加密码流进行解密。其中，所述第一解密方式为AES或SM4解密方式中的一种，例如第一解密方式为AES解密方式为例进行说明。若preamble_aes为高电平，则生成第一解密密钥aes_key[255:0]，根据第一解密密钥aes_key[255:0]对加密码流encrypt_date[127:0]进行解密生成解密码流decrypt_date[127:0]。
步骤115，若同步字检测模块11检测到第二加密同步字，采用第二解密方式对所述数据码流进行解密。采用第二解密方式进行解密的过程包括：密钥扩展模块14对所述第二密钥进行密钥扩展操作生成第二解密密钥，根据所述第二解密密钥对所述加密码流进行解密。其中，所述第二解密方式为AES或SM4解密方式中的一种，并且所述第一解密方式和第二解密方式为其中两种不同的加密方式，例如第一加密方式为AES加密方式，第二加密方式为SM4加密方式。若preamble_sm4为高电平，则生成第二解密密钥sm4_key[127:0]，根据第二解密密钥sm4_key[127:0]对加密码流encrypt_date[127:0]进行解密生成解密码流decrypt_date[127:0]。
需要说明的是，密钥存储模块12通常采用非易失性存储器，因为AES加解密方式的密钥为256bit，SM4加解密方式的密钥为128bit，密钥存储模块的存储空间为256bit，可以采用密钥存储空间共用的方式，并且共用密钥存储空间的低128位，当采用AES加解密时占用密钥存储空间的256bit，当采用SM4加解密时占用密钥存储空间的低128位，节约非易失性存储器的占用，节省资源。
第一实施方式是与本实施方式相对应的装置实施方式，第一实施方式中的技术细节可以应用于本实施方式，本实施方式中的技术细节也可以应用于第一实施方式。
需要说明的是，本领域技术人员应当理解，上述FPGA码流的加解密装置的实施方式中所示的各模块的实现功能可参照前述逻辑电路优化方法的相关描述而理解。FPGA码流的加解密装置的实施方式中所示的各模块的功能可通过运行于处理器上的程序(可执行指令)而实现，也可通过具体的逻辑电路而实现。
需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
在本说明书提及的所有文献都被认为是整体性地包括在本申请的公开内容中，以便在必要时可以作为修改的依据。此外应理解，以上所述仅为本说明书的较佳实施例而已，并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例的保护范围之内。
在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

Claims (7)

1.一种FPGA码流的加解密方法，其特征在于，包括：
配置数据码流，判断是否需要对所述数据码流进行加密；
若采用第一加密方式进行加密，生成第一加密码流及第一加密同步字，若采用第二加密方式进行加密，生成第二加密码流及第二加密同步字，其中，采用第一加密方式进行加密的过程包括：随机生成第一密钥，对所述第一密钥进行密钥扩展，对所述数据码流进行加密，并加入第一加密同步字，采用第二加密方式进行加密的过程包括：随机生成第二密钥，对所述第二密钥进行密钥扩展，对所述数据码流进行加密，并加入第二加密同步字；其中，根据选择采用所述第一或第二加密方式对配置给FPGA芯片的数据码流进行加密，以提高FPGA芯片的安全性；
所述FPGA芯片接收加密的数据码流，检测所述加密的数据码流中是否存在加密同步字；
若检测到第一加密同步字，采用第一解密方式对所述加密的数据码流进行解密，若检测到第二加密同步字，采用第二解密方式对所述加密的数据码流进行解密。
2.如权利要求1所述的方法，其特征在于，采用第一解密方式进行解密的过程包括：对所述第一密钥进行密钥扩展操作生成第一解密密钥，根据所述第一解密密钥对所述加密的数据码流进行解密。
3.如权利要求1所述的方法，其特征在于，采用第二解密方式进行解密的过程包括：对所述第二密钥进行密钥扩展操作生成第二解密密钥，根据所述第二解密密钥对所述加密的数据码流进行解密。
4.如权利要求1所述的方法，其特征在于，所述第一加密方式和所述第二加密方式为AES或SM4加密方式，且所述第一加密方式和所述第二加密方式为不同的加密方式。
5.如权利要求1所述的方法，其特征在于，所述第一解密方式和所述第二解密方式为AES或SM4解密方式，且所述第一解密方式和所述第二解密方式为不同的解密方式。
6.一种FPGA码流的加解密装置，其特征在于，包括：
加密模块，用于对数据码流进行加密，若采用第一加密方式进行加密，生成第一加密码流及第一加密同步字，若采用第二加密方式进行加密，生成第二加密码流及第二加密同步字，其中，采用第一加密方式进行加密的过程包括：随机生成第一密钥，对所述第一密钥进行密钥扩展，对所述数据码流进行加密，并加入第一加密同步字，采用第二加密方式进行加密的过程包括：随机生成第二密钥，对所述第二密钥进行密钥扩展，对所述数据码流进行加密，并加入第二加密同步字；其中，所述加密模块根据选择采用所述第一或第二加密方式对配置给FPGA芯片的数据码流进行加密，以提高FPGA芯片的安全性；
同步字检测模块，接收数据码流，并检测加密同步字；
密钥存储模块，用于存储第一密钥及第二密钥；
密钥扩展模块，根据所述第一密钥或第二密钥生成相应的第一解密密钥或第二解密密钥；
解密模块，根据所述第一解密密钥或第二解密密钥对加密的数据码流进行解密操作。
7.如权利要求6所述的装置，其特征在于，所述第一解密方式和所述第二解密方式为AES或SM4解密方式，且所述第一解密方式和所述第二解密方式为不同的解密方式。
CN201910363336.7A 2019-04-30 2019-04-30 一种fpga码流的加解密装置及方法 Active CN109995508B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910363336.7A CN109995508B (zh) 2019-04-30 2019-04-30 一种fpga码流的加解密装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910363336.7A CN109995508B (zh) 2019-04-30 2019-04-30 一种fpga码流的加解密装置及方法

Publications (2)

Publication Number Publication Date
CN109995508A CN109995508A (zh) 2019-07-09
CN109995508B true CN109995508B (zh) 2021-02-02

Family

ID=67135817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910363336.7A Active CN109995508B (zh) 2019-04-30 2019-04-30 一种fpga码流的加解密装置及方法

Country Status (1)

Country Link
CN (1) CN109995508B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112235607B (zh) * 2020-09-16 2023-04-07 浙江大华技术股份有限公司 一种数据安全保护方法、装置、设备及存储介质
CN113657060B (zh) * 2021-08-19 2023-08-18 无锡中微亿芯有限公司 一种提高fpga用户设计安全性的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203086489U (zh) * 2012-12-13 2013-07-24 艺伦半导体技术股份有限公司 一种fpga加密数据流的解密电路
CN105763315A (zh) * 2014-12-16 2016-07-13 展讯通信（深圳）有限公司 数据加密和解密的方法、装置以及通信系统
CN107809308A (zh) * 2017-10-26 2018-03-16 中国科学院半导体研究所 信息加解密装置及方法
CN108345806A (zh) * 2017-12-14 2018-07-31 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 一种硬件加密卡和加密方法
CN108632240A (zh) * 2017-03-15 2018-10-09 英特尔公司 Fpga代码的保密验证
CN108874714A (zh) * 2018-06-06 2018-11-23 山东超越数控电子股份有限公司 一种基于芯片的安全通信装置
CN109299614A (zh) * 2018-10-30 2019-02-01 天津津航计算技术研究所 一种采用流水线方式实现sm4密码算法的系统及方法
CN109361507A (zh) * 2018-10-11 2019-02-19 杭州华澜微电子股份有限公司 一种数据加密方法及加密设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9672385B2 (en) * 2013-10-07 2017-06-06 Microsemi SoC Corporation Method of improving FPGA security using authorization codes
US20180150256A1 (en) * 2016-11-29 2018-05-31 Intel Corporation Technologies for data deduplication in disaggregated architectures
WO2019083991A1 (en) * 2017-10-23 2019-05-02 Yuan Zhichao SYSTEMS AND METHODS FOR DATA ENCRYPTION AND DECREASING BASED ON PROGRAMMABLE MATERIAL
CN109067523A (zh) * 2018-07-28 2018-12-21 杭州电子科技大学 一种加密卡的数据加密方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203086489U (zh) * 2012-12-13 2013-07-24 艺伦半导体技术股份有限公司 一种fpga加密数据流的解密电路
CN105763315A (zh) * 2014-12-16 2016-07-13 展讯通信（深圳）有限公司 数据加密和解密的方法、装置以及通信系统
CN108632240A (zh) * 2017-03-15 2018-10-09 英特尔公司 Fpga代码的保密验证
CN107809308A (zh) * 2017-10-26 2018-03-16 中国科学院半导体研究所 信息加解密装置及方法
CN108345806A (zh) * 2017-12-14 2018-07-31 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 一种硬件加密卡和加密方法
CN108874714A (zh) * 2018-06-06 2018-11-23 山东超越数控电子股份有限公司 一种基于芯片的安全通信装置
CN109361507A (zh) * 2018-10-11 2019-02-19 杭州华澜微电子股份有限公司 一种数据加密方法及加密设备
CN109299614A (zh) * 2018-10-30 2019-02-01 天津津航计算技术研究所 一种采用流水线方式实现sm4密码算法的系统及方法

Also Published As

Publication number Publication date
CN109995508A (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
CN110650010B (zh) 一种非对称密钥中的私钥生成和使用方法、装置和设备
US9240889B2 (en) Method and system for secure data access among two devices
US8107621B2 (en) Encrypted file system mechanisms
US9811478B2 (en) Self-encrypting flash drive
US8767959B2 (en) Block encryption
US11308241B2 (en) Security data generation based upon software unreadable registers
US11030119B2 (en) Storage data encryption and decryption apparatus and method
WO2003042799A3 (en) Device and method with reduced information leakage
CN107491317A (zh) 一种基于异构加速平台的aes对称加解密方法及系统
CN107528690A (zh) 一种基于异构加速平台的sm4对称加解密方法及系统
CN105450620A (zh) 一种信息处理方法及装置
JP2020535693A (ja) 記憶データ暗号化／復号化装置及び方法
KR20080074848A (ko) 마이크로제어기 내의 데이터 보안 처리를 위한 방법 및장치
CN110855433B (zh) 基于加密算法的数据加密方法、装置及计算机设备
US20120284534A1 (en) Memory Device and Method for Accessing the Same
US7841014B2 (en) Confidential information processing method, confidential information processor, and content data playback system
CN113408017B (zh) 一种otp存储器内数据保护方法、装置、设备及存储介质
JP6533553B2 (ja) 暗号化／復号装置及びその電力解析保護方法
US20120096280A1 (en) Secured storage device with two-stage symmetric-key algorithm
US20140108818A1 (en) Method of encrypting and decrypting session state information
CN109995508B (zh) 一种fpga码流的加解密装置及方法
CN106533663A (zh) 数据加密方法、加密方设备及数据解密方法、解密方设备
CN101853220A (zh) 一种具有密钥分拆存储机制的移动存储设备
CN113055155A (zh) 一种基于大数据平台的数据安全存储方法
KR101999209B1 (ko) 가상 함수 테이블 포인터 암호화 시스템 및 그 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 200434 Room 202, building 5, No. 500, Memorial Road, Hongkou District, Shanghai

Patentee after: Shanghai Anlu Information Technology Co.,Ltd.

Address before: Room a4246, 4th floor, 391-393 dongdaming Road, Hongkou District, Shanghai 200080

Patentee before: SHANGHAI ANLOGIC INFORMATION TECHNOLOGY Co.,Ltd.