CN109992810A - 基于无环约束半定规划松弛的模拟电路建模及优化方法 - Google Patents

Abstract

本发明属于集成电路技术领域，涉及一种基于无环约束半定规划松弛的模拟电路建模及优化方法，包括：步骤1，采用晶体管级仿真器得到训练样本；步骤2，建立满足无环图约束的电路性能稀疏多项式模型；步骤3，根据稀疏多项式模型将原始的模拟电路优化问题转化为半定规划松弛问题进行求解；步骤4，根据半定规划松弛结果计算得到原始电路设计参数的最优值。应用本发明的方法，能够在有限的内存资源和计算时间内，得到含有数十个设计参数的模拟电路的全局最优设计。

Description

基于无环约束半定规划松弛的模拟电路建模及优化方法

技术领域

本方法属于集成电路技术领域，具体涉及一种基于无环约束半定规划松弛的模拟电路建模及优化方法。

背景技术

作为现代集成电路系统不可或缺的一部分，占芯片面积极小的模拟电路模块通常成为影响整体系统性能、成品率和上市时间的关键瓶颈。为了有效完成模拟电路设计，学术界和工业界提出了大量的器件尺寸优化方法[1][2]。这些方法的主要目的就是通过数值仿真或解析性能模型来自动确定最优的电路设计参数(如，晶体管尺寸和偏置电流等)。

基于仿真的模拟电路优化[3]-[6]通常采用随机算法(如模拟退火、进化算法等)或局部搜索算法(比如序列二次规划算法)对电路设计进行迭代优化。每次迭代中都需要调用SPICE仿真对电路性能进行评估。SPICE仿真精度较高，但时间和空间成本很高。因此，这类方法虽然能够精确得到电路性能，但是很难在有限的计算资源内收敛到全局最优解。

为了降低计算复杂度，业界提出了基于公式的优化方法，利用解析形式的设计方程来优化电路性能[1]。为了保证求解的高效性(低计算成本)和鲁棒性(保证全局最优)地解决电路优化问题，还需要给设计方程加上约束条件。但是，由于在推导设计方程过程中需要进行较多简化，这类方法精度较低，得到的最优解可能无法正确地表征电路实际性能。例如，几何规划算法(geometric programming,GP)[7]-[9]需要构建正项式电路性能模型来将优化问题转化为凸优化。虽然正项式模型能够构建很多模拟电路的性能函数，但在先进的工艺节点下[10]-[11]，常常不能抓住模拟电路性能的高阶细节。

有研究公开了基于半定规划(semi-definite programming,SDP)的多项式优化(polynomial programming,PP)技术为模拟电路的全局优化提供了一种可行方案[12]-[15]，其核心思想是使用通用的非凸多项式模型近似模拟电路性能。尽管这样得到的多项式优化问题是非凸的，其全局最优解还是可以通过基于SDP的矩理论得到。与传统GP方法相比，新的PP方法可以使用更为灵活的、非凸的建模模板，并保证得到全局最优，但是在进行大规模电路优化时，该方法的计算成本过高[16]-[18]。

因此，亟需一种能够保证全局最优、并具有较低计算复杂度的模拟电路优化方法，以克服现有技术的不足。

与本发明相关的现有技术有如下的参考文献：

[1]G.Gielen and R.Rutenbar,“Computer-aided design of analog andmixed-signal integrated circuits,”Proceedings of the IEEE,vol.88,no.12,pp.1825-1854,2000.

[2]R.Rutenbar,G.Gielen,and J.Roychowdhury,“Hierarchical modeling,optimization,and synthesis for system-level analog and RF designs,”Proceedings of the IEEE,vol.95,no.3,pp.640-669,2007.

[3]G.Gielen,H.Walscharts,and W.Sansen,“Analog circuit designoptimization based on symbolic simulation and simulated annealing,”IEEEJournal of Solid-State Circuits,vol.25,no.3,pp.707-713,1990.

[4]T.McConaghy,P.Palmers,G.Gielen,and M.Steyaert,“Simultaneous multi-topology multi-objective sizing across thousands of analog circuittopologies,”Design Automation Conference,pp.944-947,2007.

[5]A.Abderrahman,E.Cerny and B.Kaminska,“Worst case toleranceanalysis and CLP-based multi-frequency test generation for analog circuits,”IEEE Transactions on Computer-Aided Design of Integrated Circuits andSystems,vol.18,no.3,pp.332-345,1999.

[6]G.Gielen,T.McConaghy,and T.Eeckelaert,“Performance space modelingfor hierarchical synthesis of analog integrated circuits,”Design AutomationConference,pp.881-886,2005.

[7]M.Hershenson,S.Boyd and T.Lee,“Optimal design of a CMOS op-amp viageometric programming,”IEEE Transactions on Computer-Aided Design ofIntegrated Circuits and Systems,vol.20,no.1,pp.1-21,2001.

[8]X.Li,P.Gopalakrishnan,Y.Xu and L.Pileggi,“Robust analog/RF circuitdesign with projection-based posynomial modeling,”International Conference onComputer-Aided Design,pp.855-862,2004.

[9]W.Daems,G.Gielen and W.Sansen,“An efficient optimization-basedtechnique to generate posynomial performance models for analog integratedcircuits,”Design Automation Conference,pp.431-436,2002.

[10]A.Singh,K.Ragab,M.Lok,C.Caramanis,and M.Orshansky.“Predictableequation-based analog optimization based on explicit capture of modelingerror statistics,”IEEE Transactions on Computer-Aided Design of IntegratedCircuits and Systems,vol.31,no.10,pp.1485-1498,2012.

[11]J.Kim,J.Lee,and L.Vandenberghe,“Techniques for improving theaccuracy of geometric-programming based analog circuit design optimization,”International Conference on Computer-Aided Design,pp.863-870,2004.

[12]S.Lui,H Kwan,and N.Wong,“Analog circuit design by nonconvexpolynomial optimization:two design examples,”International Journal of CircuitTheory and Applications,vol.38,no.1,pp.25-43,2010.

[13]Y.Wang,M.Orshansky and C.Caramanis,“Enabling efficient analogsynthesis by coupling sparse regression and polynomial optimization,”DesignAutomation Conference,2014.

[14]F.Wang,S.Yin,M.Jun,X.Li,T.Mukherjee,R.Negi and L.Pileggi,“Re-thinking polynomial optimization:efficient programming of reconfigurableradio frequency(RF)systems by convexification,”Asia and South Pacific DesignAutomation Conference,pp.545-550,2016.

[15]Y.Wang,C.Caramanis,and M.Orshansky,“PolyGP:Improving GP-basedanalog optimization through accurate high-order monomials and semidefiniterelaxation,”Design,Automation&Test in Europe Conference,pp.1423-1428,2016.

[16]J.Lasserre,“Global optimization with polynomials and the problemof moments,”SIAM Journal on Optimization,vol.11,no.3,pp.796-817,2001.

[17]H.Waki,S.Kim,M.Kojima,and M.Muramatsu,“Sums of squares and semi-definite programming relaxations for polynomial optimization problems withstructured sparsity,”SIAM Journal on Optimization,vol.17,no.1,pp.218-242,2006.

[18]H.Waki,S.Kim,M.Kojima,M.Muramatsu,and H.Sugimoto,“Algorithm 883:SparsePOP-a sparse semidefinite programming relaxation of polynomialoptimization problems,”ACM Transactions on Mathematical Software,vol.35,no.2,article no.15,2008.。

发明内容

本发明的目的是针对现有技术的模拟电路优化方面所面临的挑战，建立满足无环约束的稀疏多项式模型，从而利用SDP松弛算法在可接受的计算成本内得到全局最优解。

为了达到上述目的，本发明的技术方案是：提供一种基于无环约束半定规划松弛的模拟电路建模及快速优化方法，其包括步骤：

步骤1：采用晶体管级仿真器得到训练样本；以及

步骤2：建立满足无环图约束的电路性能稀疏多项式模型；以及

步骤3：根据稀疏多项式模型将原始的模拟电路优化问题转化为半定规划松弛问题进行求解；以及

步骤4：根据半定规划松弛结果计算得到原始电路设计参数的最优值。

本发明中，所述的步骤2包括以下分步骤：

-分步骤201初始化候选基函数集合、候选矩阵元素集合、建模基函数集合、建模矩阵元素集合、变量约束集合和无向图；

-分步骤202在候选基函数集合中搜索权重最大的单项式；

-分步骤203对权重最大单项式对应的候选矩阵元素集合中的每一个元素，构造附加变量约束集合和附加边集合；

-分步骤204根据候选矩阵元素的附加变量约束集合和附加边集合更新更新无环图、候选基函数集合、建模基函数集合、建模矩阵元素集合和变量约束集合；

-分步骤205根据建模矩阵元素集合，优化求解最优模型系数。

本发明中，所述的分步骤203包括以下子步骤：

-初始化矩阵元素约束树的根节点及其层数、内部节点集合和叶子节点集合；

-依次构造内部节点集合中每一个节点的子节点，建立完整的约束树；

-根据完整的约束树，构造附加变量约束集合和附加边集合。

本发明中，所述的根据稀疏多项式模型构造的半定规划松弛问题排除了不影响优化结果的设计参数。

本发明中，所述的权重最大单项式对应的附加变量约束集合和附加边集合考虑了所有的可能性。

本发明中，附加边集合中包括附加变量约束集合中出现的所有矩阵元素对应的边，以及权重最大单项式对应的边。

更具体的，本发明的基于无环约束半定规划松弛的模拟电路建模及快速优化方法，如图1所示，其主要步骤包括：

步骤1：利用晶体管级仿真器(如SPICE等)得到在设计参数x空间内的N_P个采样点{x_p ^SP；p＝1,2,…,N_P}处的电路性能{y_p ^SP；p＝1,2,…,N_P}；

步骤2：基于N_P个采样点处的仿真结果，建立满足无环图约束的电路性能稀疏多项式模型，得到用于建模的矩阵元素(即基函数)集合Ξ_S、变量约束集合△_S和模型系数C^*；

步骤3：根据Ξ_S和△_S构造变量矩阵X，并将原始的模拟电路优化问题转化为SDP松弛问题进行求解，得到最优变量矩阵X^*；

步骤4：根据X^*计算得到原始电路设计参数x的最优值。

有利的是，应用本发明提出的方法，

针对模拟电路性能指标，构建满足无环约束的稀疏多项式模型。基于稀疏多项式模型，采用半定规划(SDP)松弛算法能够高效求出模拟电路优化的全局最优解。本发明能够以有限的计算资源得到含有数十个设计参数的模拟电路全局最优设计，但目前已有的优化方法(如同样是基于SDP算法的sparsePOP优化方法[13]等)则由于内存限制无法求出。

附图说明

图1是本发明所提出的无环约束半定规划模拟电路建模优化方法的步骤流程图；

图2是建立满足无环图约束的电路性能模型流程图；

图3是构造与候选矩阵元素集合Ξ_αO中元素X_i,j相关的附加变量约束集合和附加边集合流程图。

图4是一个0.18微米SMIC CMOS工艺下的简单的单端低噪声放大器。

图5是在不同训练样本数目下，比较无环约束稀疏多项式建模方法和sparsePOP方法在对低噪声放大器的三阶截点建模的平均误差。

图6是在不同训练样本数目下，比较无环约束稀疏多项式建模方法和sparsePOP方法在对低噪声放大器的噪声系数建模的平均误差。

图7是在不同训练样本数目下，比较无环约束稀疏多项式建模方法和sparsePOP方法在对低噪声放大器的增益建模的平均误差。

图8是一个在0.18微米SMIC CMOS工艺下设计的轨到轨运算放大器。

图9是在不同训练样本数目下，比较无环约束稀疏多项式建模方法和sparsePOP方法在对运算放大器的单位增益带宽建模的平均误差。

图10是在不同训练样本数目下，比较无环约束稀疏多项式建模方法和sparsePOP方法在对运算放大器的功率建模的平均误差。

图11是在不同训练样本数目下，比较无环约束稀疏多项式建模方法和sparsePOP方法在对运算放大器的增益建模的平均误差。

具体实施方式

本发明针对模拟电路的优化问题，采用稀疏多项式建模方法，建立满足无环约束的电路性能模型，然后采用SDP松弛算法进行求解，试图在有限的时间和空间成本内得到模拟电路的最优设计。

根据本发明的原理，其技术方案主要包括采样点的获取、电路性能建模、变量矩阵优化和设计参数估计四个方面。下面结合图1的方法流程图来描述其如下具体步骤：

步骤1：假设感兴趣的电路性能参数可表示为y＝[y₀ y₁ y₂ … y_K]^T∈P^K，且我们希望对电路进行优化，使得优化后的电路满足约束{y_k≤G_k；k＝1,2,…,K}(G_k是给定的性能指标)，且y₀达到最小。利用晶体管级仿真器(如SPICE等)得到在设计参数x＝[x₁ x₂ … x_N]^T∈P^N空间内的N_P个采样点{x_p ^SP；p＝1,2,…,N_P}处的电路性能{y_p ^SP；p＝1,2,…,N_P}。

步骤2：基于N_P个采样点处的仿真结果，建立满足无环图约束的电路性能模型，得到用于建模的矩阵元素(即基函数)集合Ξ_S、变量约束集合△_S和模型系数C^*。步骤2可通过如下分步骤进行，如图2所示。

分步骤201：初始化候选基函数集合、候选矩阵元素集合、建模基函数集合、建模矩阵元素集合、变量约束集合和无向图。

假设所需建模基函数个数为N_M，α_w＝[α_w,1 α_w,2 … α_w,N]^T∈Z₊ ^N表示非零整数向量，候选基函数集合A_C初始化为A_C＝{x^αw；w＝1,2,…,N_W}，其中：

表示阶数为α_w的单项式，N_W代表最高阶为W的单项式总数。即对于每个w∈{1,2,…,N_W}，均满足：

定义向量v：

其中[W/2]+代表不小于W/2的最小整数，且

定义矩阵X＝vv^T。由于v_i的最高阶是[W/2]₊，所以X_i,j的最高阶是W或W+1。因此，对每个单项式x^αw，至少可以在矩阵X中找到一个元素X_i,j的阶数是α_w＝α_i+α_j。则每个单项式x^αw的候选矩阵元素集合可构造如下：

此外，本方法中初始化建模基函数集合A_S＝φ、建模矩阵元素集合Ξ_S＝φ和变量约束集合△_S＝φ；初始化建模基函数数目N_S＝0；用向量v初始化无向图图中每个顶点与向量v的一个元素v_i相关联，i∈{1,2,…,N_[W/2]+}。

分步骤202：在候选基函数集合A_C中搜索权重最大的单项式。

对于每个候选基函数集合A_C中包含的单项式x^αw，令A_S ^αw＝A_S∪{x^αw}，并求解以下优化问题得到对应的残差r_αw ^*：

然后对所有残差{r_αw ^*；x^αw∈A_C}进行排序，找到残差最小的单项式阶数x^αO。

分步骤203：对候选矩阵元素集合Ξ_αO中的每一个元素X_i,j，构造附加变量约束集合和附加边集合。其主要子步骤如下：

子步骤2031：对给定的矩阵元素X_i,j构造约束树，将其根节点定为X_i,j，并令其层数为1，即l_i,j＝1。初始化约束树的内部节点集合I_T＝{X_i,j}，以及叶子节点集合Λ_T＝φ。

子步骤2032：将I_T中的任一元素X_m,n从I_T中移除。如果n≠1，继续执行子步骤2033，否则执行子步骤2034。

子步骤2033：如果m>N+1，将X_m,1添加为X_m,n的子节点，并且把X_m,1加入到集合I_T中，同时设置X_m,1的层数为l_m,1＝l_m,n+1。如果n>N+1并且m≠n，将X_n,1添加为X_m,n的子节点，并且把X_n,1加入到集合I_T中，设置X_n,1的层数为l_n,1＝l_m,n+1。如果m≤N+1且n≤N+1，把X_m,n加入到集合Λ_T。

子步骤2034：如果m≠1，将于X_m,1具有相同阶数的的矩阵元素(除了X_m,1自己)添加为X_m,1的子节点，并且把这些子节点加入到集合I_T中，设置这些子节点的层级为l_m,n+1。

子步骤2035：如果约束树的内部节点集合I_T不为空，返回子步骤2032继续循环迭代。

子步骤2036：对约束树的每个节点X_m,n，构造附加变量约束集合△_Xm,n ^C，最终得到根节点X_i,j的附加变量约束集合△_Xi,j ^C。

首先假设l_T为对给定的矩阵元素X_i,j构造的约束树的层级。初始化Λ_T中每个叶子节点X_m,n所对应的附加变量约束集合△_Xm,n ^C＝φ。然后从l_T–1层开始依次向上访问每一层上的每个内部节点X_m,n。先令初始化附加变量约束集合△_Xm,n ^C＝φ。如果n＝1且m＝1,令△_X1,1＝{X_1,1＝1}且△_Xi,j ^C＝{△_X1,1}；如果n＝1且m≠1，对于内部节点X_m,n的每一个子节点X_p,q，以及每一个变量约束△_Xp,q∈△_Xp,q ^C，作如下更新：△_Xp,q＝△_Xp,q∪{X_m,1＝X_p,q}，以及△_Xm,n ^C＝△_Xm,n ^C∪{△_Xp,q}；如果n≠1，更新：△_Xm,n ^C＝△_Xm,n ^C∪{△_Xm,1∪△_Xn,1}。按照这一方法，最终可以得到根节点X_i,j的附加变量约束集合△_Xi,j ^C。

子步骤2037：根据根节点X_i,j的附加变量约束集合△_Xi,j ^C，构造其附加边集合Ε_Xi,j ^C。

对△_Xi,j ^C中的每一组约束△_Xi,j ^k，如果i≠j，初始化附加边集Ε_Xi,j ^k＝{e_i,j}；否则，Ε_Xi,j ^k＝φ。然后，对于△_Xi,j ^k中出现的每一个矩阵元素X_m,n，如果m≠n且n≠1，若Ε_Xi,j ^k不包含边e_m,n，将e_m,n添加进集合Ε_Xi,j ^k。若n＝1且m>N+1，若Ε_Xi,j ^k不包含边e_m,1，将e_m,1添加进集合Ε_Xi,j ^k。Ε_Xi,j ^C是所有附加边集Ε_Xi,j ^k的集合。

接下来，回到图2中所示，步骤2的分步骤204：

分步骤204：更新无环图候选基函数集合A_C、建模基函数集合A_S、建模矩阵元素集合Ξ_S和变量约束集合△_S。

判断候选矩阵元素集合Ξ_αO中的每一个元素X_i,j是否有满足无环图约束的附加变量约束集合△_Xi,j和附加的边集合Ε_Xi,j。如果有，作出如下更新，A_S＝A_S∪{x^αO},Ξ_S＝Ξ_S∪{X_i,j},N_S＝N_S+1,△_S＝△_S∪△_Xi,j and Ε＝Ε∪Ε_Xi,j，并且将x^αO移除出A_C，返回分步骤202继续迭代。如果没有，直接将x^αO从A_C移除，然后返回分步骤202。

分步骤205：根据上述步骤得到建模矩阵元素集合Ξ_S，构造如(2.7)所示的优化问题：

然后求解得到最优模型系数C^*＝{C_k,i,j ^*；X_i,j∈Ξ_S；k＝1,2,…,K}，其中X_i,j,p ^SP表示第p个采样点处矩阵元素X_i,j的数值。

下面，仍回到图1所提出的无环约束半定规划模拟电路建模优化方法的步骤流程图。

步骤3：根据Ξ_S和△_S构造变量矩阵X，并将原始的模拟电路优化问题转化为SDP松弛问题进行求解，得到最优变量矩阵X^*。

根据步骤2得到的变量约束集合△_S和优化模型的参数C^*，可以将原始的模拟电路优化问题转化为SDP松弛问题：

其中，trace(X)表明矩阵X的轨迹(即X的对角线元素之和)，λ是经验确定的正则化参数。如果λ选取得当，λ·trace(X)能够迫使X的绝大多数特征值趋向于0，从而逼近得到最优解X^*。

由于无环图的约束，基函数集合Ξ_S中排除了大量的矩阵元素，即C^*中只有小部分的元素取非零值。因此，很有可能在X的第i行和第i列中没有任何元素被选中作为建模基函数或者出现在变量约束集合△_S中。这意味着矩阵元素X_i,1不会对任何模拟电路性能建模造成影响，不需要对其进行优化。所以在构造(2.8)的优化问题时，可以直接移除X的第i行和第i列，降低X的维度。如果被移除的元素X_i,1＝v_i代表一个原始的设计变量x_i-1，即2≤i≤N+1，为了降低功率(例如，v_i代表偏置电流)或区域面积(例如，v_i代表晶体管的宽度或长度)，我们通常可以将它的最优解设置为允许的边界值。

步骤4：根据X^*计算得到原始电路设计参数x的最优值。

得到X^*后，就可以得到原始电路设计参数的最优值x＝[X_1,2 ^*X_1,3 ^*…X_1,N+1 ^*]^T，其中X_i,j ^*为矩阵X^*的第i行第j列处的元素。

为使本发明的特征和优点更加明显易懂，下面结合具体的仿真实例和实验结果对本发明做进一步说明。

为了凸显本发明的无环约束稀疏建模方法在性能建模与优化上的优势，实验结果将这一方法与已有的sparsePOP方法[13]在模型精度和优化结果两方面进行了比较。

实施例1

图4展示了一个0.18微米SMIC CMOS工艺下的简单的单端低噪声放大器(LNA)。该放大器有三个关键的性能指标：噪声指数(NF)，三阶截点(IIP3)和增益。设计变量包括偏置电流，晶体管宽度和长度，电阻器，电容器和电感等，共计13个，且每个设计变量可允许范围为±20％。

为了衡量模型的准确性，定义平均建模误差如下：

其中y_i ^SP和y_i ^M分别表示第i个采样点的仿真结果和建模结果，N_T是用于测试的采样点数。在本例中，设N_T＝8000，N_P(即用于建模的采样点数量)比N_T小得多。由于总的建模成本通常取决于SPICE仿真的运行时间，所以这里将N_P作为度量来比较不同建模算法的计算成本。

基于三个关键性能参数(即NF，IIP3和增益)和13个独立的设计变量，以及N_P个采样点处的仿真结果，可以建立满足无环图约束的电路性能稀疏多项式模型。我们采用阶数不大于4的单项式进行建模，初始候选基函数集合包括2380个基函数。图5、图6和图7分别比较了使用无环约束稀疏多项式建模方法和sparsePOP方法在不同训练样本量下对低噪声放大器的三个性能参数进行建模的平均误差。为了消除随机波动，两种方法均重复运行了10次实验(建模所需的采样点随机选取)并对建模误差进行了平均。

无环约束建模方法为了建立无环图，舍弃了大量的基函数。sparsePOP由于在建模中需要包括所有额单变量单项式(即只有一个设计变量的单项式)和常数项，所以基函数的最小数量为13×4+1＝53；图5、图6和图7结果显示，当N_P足够大时，两种方法都能达到相似的建模精度。

表格1比较了使用所提出的SDP松弛和sparsePOP得到的优化结果。采用SDP松弛方法的无环约束模型使用30个基函数和700个训练样本建立，

sparsePOP的模型使用59个基函数和700个训练样本建立。表格1中，y_OPT ^M表示采用性能模型估计得到的最优性能参数，y_OPT ^SP表示相应的SPICE仿真结果，t_OPT表示优化时间。对于具有不同目标和约束条件的表格1中所示的三个示例，两种方法都可以找到最优设计，且精度相似。

对于每次优化，sparsePOP所需的计算时间(大约110秒)比基于无环约束模型的SDP松弛(小于3秒)大约多30倍。sparsePOP的计算复杂度(包括计算时间和内存消耗)会随着问题规模增大而迅速增加[18]。本例中，sparsePOP的基函数数目为59，如果问题规模进一步增加，其复杂度会进一步增加，消耗大量的计算资源。

表1、LNA优化结果

实施例2

图8给出了在0.18微米SMIC CMOS工艺下设计的一个轨对轨运算放大器。该放大器包括三个关键性能指标：单位增益带宽(UGB)，功率和增益。设计变量包括偏置电流和晶体管宽度和长度等，共计30个，且每个设计变量可允许范围为±40％。

本例中仍然采用阶数不大于4的单项式来构建运算放大器的性能模型。测试样本数量N_T＝11000，初始基函数个数大于4.6×10⁴。图9、图10和图11分别比较了使用无环约束稀疏多项式建模方法和sparsePOP方法在不同训练样本量下对运算放大器的UGB、功率和增益进行建模的平均误差。本例中依然重复10次实验并将建模误差加以平均。二者的建模误差在N_P大于500时基本达到相似精度。

表2给出了使用SDP松弛的轨对轨放大器的优化结果。在本例中，性能模型采用40个基函数和700个训练集来构建。在表格2给出的三个具有不同优化目标和约束的示例中，SDP松弛均可以在约3秒内找到最优设计，与实例1相比，实施例2在计算时间上稍微有所增加。

但是，由于sparsePOP方法内存消耗过大，无法得到本例中运算放大器的优化结果。实际上，当设计变量数目达到18，且基函数数量等于4×18+1＝73时，sparsePOP所需要的内存开销就已经超出了本实验所能提供的内存。若设计变量为30，那么sparsePOP的基函数至少为4×30+1＝121。sparsePOP已经无法处理如此大规模的优化问题，这也说明该算法受问题规模大小的制约。

表2、轨对轨放大器优化结果

应用本发明的性能建模方法可以建立一套满足无环图约束的电路性能稀疏多项式模型，从而将模拟电路优化问题转化为一个凸SDP松弛问题。该问题的全局最优解可以用较低的运算代价求得。因此，相对于已有的受到计算资源限制的sparsePOP方法相比，本发明提出的基于无环约束模型的SDP松弛方法能够高效得到模拟电路优化的全局最优解。

Claims (6)

1.一种基于无环约束半定规划松弛的模拟电路建模及快速优化方法，其特征在于，其包括步骤：

步骤1：采用晶体管级仿真器得到训练样本；以及

步骤2：建立满足无环图约束的电路性能稀疏多项式模型；以及

步骤3：根据稀疏多项式模型将原始的模拟电路优化问题转化为半定规划松弛问题进行求解；以及

步骤4：根据半定规划松弛结果计算得到原始电路设计参数的最优值。

2.根据权利要求1所述的方法，其特征在于，所述的步骤2包括以下分步骤：

-分步骤201初始化候选基函数集合、候选矩阵元素集合、建模基函数集合、建模矩阵元素集合、变量约束集合和无向图；

-分步骤202在候选基函数集合中搜索权重最大的单项式；

-分步骤203对权重最大单项式对应的候选矩阵元素集合中的每一个元素，构造附加变量约束集合和附加边集合；

-分步骤204根据候选矩阵元素的附加变量约束集合和附加边集合更新更新无环图、候选基函数集合、建模基函数集合、建模矩阵元素集合和变量约束集合；

-分步骤205根据建模矩阵元素集合，优化求解最优模型系数。

3.根据权利要求2所述的方法，其特征在于，所述的分步骤203包括以下子步骤：

-初始化矩阵元素约束树的根节点及其层数、内部节点集合和叶子节点集合；

-依次构造内部节点集合中每一个节点的子节点，建立完整的约束树；

-根据完整的约束树，构造附加变量约束集合和附加边集合。

4.根据权利要求1所述的方法，其特征在于，所述的根据稀疏多项式模型构造的半定规划松弛问题排除了不影响优化结果的设计参数。

5.根据权利要求2所述的方法，其特征在于，所述的权重最大单项式对应的附加变量约束集合和附加边集合考虑了所有的可能性。

6.根据权利要求3所述的方法，其特征在于，附加边集合中包括附加变量约束集合中出现的所有矩阵元素对应的边，以及权重最大单项式对应的边。