CN109981107B

CN109981107B - 模数转换器、雷达单元及用于改善谐波失真性能的方法

Info

Publication number: CN109981107B
Application number: CN201811483953.2A
Authority: CN
Inventors: 弗拉季斯拉夫·季亚琴科; 埃尔温·杨森; 林郁; 埃松·扎尼科普罗斯
Original assignee: NXP BV
Current assignee: NXP BV
Priority date: 2017-12-05
Filing date: 2018-12-05
Publication date: 2024-02-27
Anticipated expiration: 2038-12-05
Also published as: US10868555B2; CN109981107A; US20190173479A1; EP3496274A1

Abstract

描述了一种逐次逼近寄存器SAR模拟‑数字转换器ADC。所述SAR ADC包含：跟踪和保持电路，其被配置成对模拟输入信号进行采样；比较器，其耦合到所述跟踪和保持电路，并且被配置成将所述采样模拟输入信号与DAC输出电压进行比较；以及反馈路径，其包括数字‑模拟转换器(DAC)，所述DAC被配置成生成逼近所述输入模拟信号的所述参考电压。所述SAR ADC另外包含抖动电路，所述抖动电路耦合到或位于所述反馈路径中，并且被布置成在所述SAR ADC的转换阶段期间，在第一时间段内在所述DAC的输入处添加抖动信号并且在第二时间段内从通过所述反馈路径路由的所述输出数字信号和所述DAC的输入中减去所述抖动信号。

Description

模数转换器、雷达单元及用于改善谐波失真性能的方法

技术领域

本发明的领域涉及逐次逼近寄存器(SAR)模拟-数字转换器(ADC)、雷达单元以及用于改善其谐波失真性能的方法。本发明适用于各种SAR ADC拓扑。

背景技术

在雷达系统中，已知接收信号的信号电平可以在大的动态范围内变化。为了避免错误警报和丢失检测，需要一个超线性接收器，以便可靠地检测仅在本底噪声之上接收的弱反射信号(例如，来自具有小横截面和/或相对较远的目标，使得回波信号以非常低的水平返回)。当这些弱反射信号与其它强反射信号(比如在市区，例如来自混合有附近车辆的附近行人)共存时存在问题。

当接收强回波/反射信号时，雷达接收器通道线性度通常受到雷达单元的毫米(mm)波/射频(RF)前端电路的非线性的限制；而对于弱反射信号，在能够从一个或多个更大的接收信号中识别小接收信号(比如来自远端物体)方面，它受到模拟-数字转换器(ADC)性能的限制。需要用于高性能汽车雷达传感器(有时被称为雷达单元)的ADC以具有超低杂散电平(例如低于-90dBFS或甚至-100dBFS)以及在宽广的运行条件下，具有宽带宽、低噪声、低功耗以及低延迟。设计这样的ADC以符合如此严格的小信号线性度要求是具有挑战性的任务。

与线性放大器相反，奈奎斯特速率ADC的静态线性误差(微分非线性(DNL)/积分非线性(INL))引入的谐波失真在输入信号振幅减小时不会缩小；相反，人们认识到它们可以保持在类似的水平，注意到DNL是微分非线性并且由实际步宽与‘1’最低有效位(LSB)的理想值之间的差来限定，而INL是积分非线性并且由实际ADC传递函数与理想值的偏差来限定。

逐次逼近寄存器(SAR)ADC架构如许多出版物所示是最流行的ADC架构之一，用于实现良好的整体性能(例如宽带宽、低功率、低延迟)。然而，SAR ADC的小输入信号线性度受到限制。图1示出了已知的不具有抖动电路的SAR ADC 100的通用框图，以及SAR ADC的操作阶段和波形150。SAR ADC 100包含连接到跟踪和保持(T/H)电路112的输入110。T/H电路112的输出被输入到求和点114，所述求和点的输出被提供给比较器116并且最终提供给SAR控制器118。反馈路径通过具有参考电压124的数字-模拟转换器(DAC)120将SAR控制器118连接到求和点114。最终的数字字出现在SAR ADC输出122处。

在操作阶段和波形150中示出了SAR ADC 100的转换步骤，所述操作阶段和波形示出了信号振幅152对时间154。它由两个阶段组成；跟踪阶段160和转换阶段170。在跟踪阶段160结束时，由T/H电路112对模拟信号进行采样，并且将DAC 120的输出设定为初始电压。一般而言，转换阶段170由N个转换时期组成，其中N是SAR ADC位的数量，其中在求和点114处从采样信号中减去DAC输出电压。比较器116在减法操作之后确定符号，并且基于所述符号，SAR控制器118在ADC输出122处设定最高有效位(MSB)。另外，SAR控制器118以从先前DAC值添加或减去参考电压的1/2的方式控制DAC 120。下一步通过相应地以1/4Vref、1/8Vref等改变DAC 120的输出来解析MSB-1、MSB-2等，并且在求和点114处从采样输入添加或减去新的DAC值。在转换阶段结束时，DAC输出(VDAC)180逼近采样信号(Vsample)190，理想情况下最大偏差为VLSB/2。输出数字代码(Dout)表示采样模拟信号。

图1中的DAC输出借助无源部件或有源部件生成参考电压的一小部分(1/4Vref、1/8Vref等)。由于技术的实际限制，所有电子部件都具有随机和系统波动，这导致DAC源(即，权重)和参考电压偏离完美值。由于电源的非零输出阻抗和接地反弹引起的电源纹波在生成的参考电平中引入了甚至更多的误差。另外，参考电压生成器本身具有有限的精度。因此，出现INL/DNL误差。

此外，因为仅ADC的几个LSB正在切换，所以在小输入振幅下出现高阶谐波失真(HD)电平，从而产生与输入信号相关的大的量化误差。ADC输入处的信号越小，静态线性误差(即，INL/DNL)对动态性能的影响越严重，如应用笔记‘AN-804使用抖动改善A/D转换器性能’中所述，如www.ti.com.cn/cn/lit/an/snoa232/snoa232.pdf处可找到。

图2示出了已知的具有抖动电路260的SAR ADC 200的通用框图。再次，SAR ADC200包含连接到跟踪和保持(T/H)电路212的输入210。T/H电路212的输出被输入到求和点214，所述求和点的输出被提供给比较器216并且最终提供给SAR控制器218。反馈路径通过具有参考224的DAC 220将SAR控制器218连接到求和点214。最终的数字字出现在ADC输出222处。如所示出的，这个SAR ADC 200包含抖动电路260，所述抖动电路连接到输出求和点270和位于DAC 220之后的反馈求和点250。

已知的是，使用抖动和去抖动技术可以改善小范围和中范围输入信号的无杂散动态范围(SFDR)，这可以解决上述问题中的一个或多个。在图2的SAR ADC 200中，在转换阶段开始时由抖动电路260在附加求和点250处加上随机值。当转换阶段结束时，在输出求和点270处从最终输出中减去相同的值。这增加了数字域中的额外开销。此外，由于抖动元件基本上是DAC，因此所述DAC的模拟输出与其数字表示之间的差在减法之后添加额外的噪声，从而降低了SAR ADC 200的整体信噪比(SNR)性能。

因此，发明人已经确认并且领会到DAC不能生成模拟数字转换所需的完美参考电压，从而导致不希望的谐波失真和杂散并且因此限制ADC的线性度。

因此，需要一种机制例如在雷达单元内改善SAR ADC性能。

发明内容

根据本发明的第一方面，提供一种逐次逼近寄存器SAR模拟-数字转换器ADC，其包括：

跟踪和保持电路，其被配置成对模拟输入信号进行采样；

比较器，其耦合到所述跟踪和保持电路，并且被配置成将所述采样模拟输入信号与DAC输出电压进行比较；以及

反馈路径，其包括数字-模拟转换器DAC，所述DAC被配置成生成逼近所述输入模拟信号的参考电压；

其中所述SAR ADC由以下表征：

抖动电路，其耦合到所述反馈路径并且被布置成在所述SAR ADC的转换阶段期间，在第一时间段内在所述DAC的所述输入处添加抖动信号并且在第二时间段内从通过所述反馈路径路由的所述输出数字信号和所述DAC的输入中减去所述抖动信号。

在一个或多个实施例中，对所述抖动信号的所述添加发生在所述SAR ADC的跟踪阶段期间。

在一个或多个实施例中，所述抖动电路位于所述反馈路径中。

在一个或多个实施例中，所述DAC包括多个DAC单元，并且其中耦合到所述比较器的输出的SAR控制器配置所述抖动电路以在已经解析了某一数量(N)的最高有效ADC位之后在所述第二时间段内从所述输出数字信号中减去所述抖动信号。

在一个或多个实施例中，最高有效DAC单元的所述数量(N)小于待解析的DAC单元的总数。

在一个或多个实施例中，所述抖动电路被布置成连续地解析所述采样的模拟输入信号的预设或可编程数量的最高有效位MSB值。

在一个或多个实施例中，在最终ADC输出代码可用之前，对所述抖动的所述减去发生在所述DAC的输出处的模拟域中。

在一个或多个实施例中，所述抖动电路将具有相反极性的所述抖动信号施加到所述DAC输入的输入端，从而从当前DAC输出中减去先前添加的抖动值D。

在一个或多个实施例中，所述抖动电路包括耦合到求和点的随机数发生器，所述求和点位于所述反馈路径中并且被配置成添加并随后减去作为到所述DAC的所述输入的所述抖动信号生成的随机数值。

在一个或多个实施例中，所述随机数发生器在将所述抖动信号添加到所述求和点中的所述输出数字信号时生成所述抖动信号的正表示并且在从所述求和点中的所述输出数字信号中减去所述抖动信号时生成所述抖动信号的负表示。

在一个或多个实施例中，所述DAC是以下构成的组中的一个：电流导引，电荷再分配或电阻DAC。

根据本发明的第二方面，提供一种雷达单元，其包括耦合到至少一个射频电路的至少一个天线，所述至少一个射频电路被配置成接收并向下转换接收的雷达信号，其中所述雷达单元包括具有逐次逼近寄存器SAR模拟-数字转换器ADC的基带电路，所述SAR ADC被布置成接收向下转换的基带接收雷达信号并且将所述向下转换的基带接收雷达信号转换为数字形式，其中所述SAR ADC包括：

跟踪和保持电路，其被配置成对模拟输入信号进行采样；

比较器，其耦合到所述跟踪和保持电路并且被配置成将所述采样模拟输入信号与参考电压进行比较；以及

反馈路径，其包括数字模拟转换器DAC，所述DAC被配置成生成逼近所述输入模拟信号的所述参考电压，使得所述比较器确定所述采样输入与所述DAC输出之间的减法运算的符号；

其中所述SAR ADC由以下表征：

根据本发明的第三方面，提供一种方法，其用于在逐次逼近寄存器SAR模拟-数字转换器ADC中数字化接收的模拟输入信号，其中所述方法包括：

通过跟踪和保持电路对模拟输入信号进行采样；

通过比较器将所述采样模拟输入信号与DAC输出电压进行比较；以及

通过数字模拟转换器DAC生成逼近所述输入模拟信号的所述电压；

其中所述方法由以下表征：在所述SAR ADC的转换阶段期间，

在第一时间段内在所述DAC的输入处添加抖动信号，以及

在第二时间段内从通过反馈路径路由的所述输出数字信号和所述DAC的输入中减去所述抖动信号。

在一个或多个实施例中，在第一时间段内在所述DAC的输入处添加所述抖动信号包括在所述SAR ADC的跟踪阶段期间添加。

在一个或多个实施例中，所述DAC包括多个DAC单元，并且减去所述抖动信号包括在已经解析了某一数量(N)的最高有效DAC单元之后在第二时间段内从所述输出数字信号中减去所述抖动信号。

本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。

附图说明

将仅通过示例的方式参照附图描述本发明的另外的细节、方面和实施例。在附图中，相同的附图标记用于标识相同或功能相似的元件。附图中的元件是为了简洁和清晰展示的且不一定按比例绘制。

图1示出了已知的不具有抖动电路的SAR ADC的通用框图，以及SAR ADC的操作阶段和波形。

图2示出了已知的具有抖动电路的SAR ADC的通用框图。

图3示出了根据本发明的示例实施例适配的雷达单元的示例框图。

图4示出了根据本发明的示例实施例的例如在图3的雷达单元中实施的SAR ADC的示例框图。

图5示出了根据本发明的示例实施例的在所提出的SAR ADC的转换步骤期间的DAC输出。

图6示出了根据本发明的示例实施例的针对SAR ADC的线性改进的图形表示。

图7示出了根据本发明示例实施例的改进的SAR ADC的示例流程图。

具体实施方式

因为本发明示出的实施例可以在大多数情况下使用本领域技术人员已知的电子部件和电路来实施，所以为了理解和领会本发明的基本概念并且为了不模糊或分散本发明的教导，将不会在任何更大程度上解释细节，而非如下文示出的认为必要的细节。

由于SAR ADC中DAC单元不匹配导致的微分非线性(DNL)/积分非线性(INL)误差是用于转换小信号的谐波杂散的主要来源。到目前为止，已经利用已知方法来改善匹配，例如通过使用较大尺寸的部件或校准。然而，由于部件大小总是受尺寸约束限制，并且校准技术固有地表现出有限的精度，因此一些DNL误差将不可避免地保留并且因此降低ADC线性度。

本发明的发明人已经认识并且领会了开发例如用于雷达单元的具有用于小范围信号和中范围信号的超低杂散水平的SAR ADC设计将是有利的。为了减少SAR ADC的由于中等输入信号和弱输入信号处的INL/DNL误差引起的谐波失真，提出了新颖的去抖动技术。根据本发明的示例实施例，在多个MSB决策之后但特别是在转换阶段完成之前，优选地在ADC的采样阶段期间添加抖动，并且在转换步骤期间减去抖动。添加的抖动使DAC决策随机化并且因此阻碍量化误差与输入信号电平之间的任何依赖性，从而改善ADC的整体线性度。在所提出的设计中，抖动减去作为DAC的内置操作被包含，所述抖动减去不需要关于数字域中的抖动DAC的任何‘知识’并且不需要在数字域中进行任何后处理。此外，在模拟域中不需要额外的电路系统就能实施这个功能。

因此，本发明的例子描述了具有在SAR ADC反馈环路内引入抖动信号的机制的SARADC方案。另外，在一些例子中，可以在多个(比如，在一些例子中为3到5的数量级)MSB DAC单元输出之后采用对抖动信号的随后减去。以这种方式，SAR ADC例子被设计成在改善信号线性度时对DAC单元的不匹配不太敏感。除此之外，所提出的SAR ADC提供了随机化由于电路中的各种缺陷而出现的误差的额外益处，例如，有限稳定时间、记忆效应等。

现在参考图3，框图示出了根据本发明的例子适配的调频连续波(FMCW)雷达单元300。FMCW雷达单元300包含一个或多个发射器天线310和一个或多个接收器天线312以及收发器和信号处理电路。具有多个单独IC的雷达功能包含例如mmW收发器(TxRx)电路320、模拟/混合信号基带电路340以及微处理器IC 350。在发射器意义上，微处理器IC 350包含数字控制和信号处理单元352，所述数字控制和信号处理单元352向包含模拟/混合信号基带电路340中的波形发生器342的频率啁啾发生器电路提供发射雷达信号354。波形发生器342提供信号338，所述信号338被调制到压控振荡器(VCO)电路326。然后，调制信号可选地传递到倍频器324(如果VCO生成的信号不在FMCW雷达单元300的工作频率处)。VCO 326或倍频器324的高频输出332被传递到功率放大器322，在所述功率放大器322处所述高频输出332被放大并路由到一个或多个发射器天线310。

在一个或多个接收器天线312处接收雷达信号，并且将其传递到其被放大的低噪声放大器(LNA)328处。放大的接收雷达信号被传递到下混频器330处，在所述下混频器330处，所述放大的雷达信号与从VCO326输出的高频信号332混合。来自下混频器330的向下转换的接收雷达信号334被输入到可编程基带电路344，所述可编程基带电路344包含带通滤波器和一个或多个增益放大器，以及根据本发明的例子适配的SAR ADC。改进的SAR ADC在后面的附图中示出并且参考其进行描述。来自可编程基带电路344的数字输出356被输入到数字控制和信号处理单元352以进行处理，并且输出接收的处理后雷达信号358。

现在参考图4，根据本发明的示例实施例示出了例如在图3的雷达单元300的可编程基带电路344中实施的SAR ADC 400的示例框图。SAR ADC 400包含输入410，所述输入410被提供给包括开关的跟踪和保持(T/H)(或有时称为采样-保持(S/H))电路414。在一些例子中，DAC 444可以是电流导引DAC或基于开关电容器的DAC或基于电阻器的ADC。可以设想，在其它例子中，可以使用其它ADC架构和电路布置。此后，比较器电路416被配置成确定T/H输出处的采样信号与DAC输出之间的减法运算的符号。来自比较器电路416的输出例如以SAR控制器的形式被输入到SAR逻辑418。来自SAR控制器的反馈路径422包含DAC 444，所述DAC444被配置成生成参考电压，所述参考电压在每个转换时期期间从求和点425中的采样信号中减去。SAR控制器的输出是数字输出信号460。

SAR ADC内部的DAC 444由SAR控制器(即，SAR逻辑418)控制，以便在转换阶段期间生成从外部参考Vref455导出的模拟参考电压。如已知的，可以使用加权电流单元、电阻梯或开关电容型电路来构造DAC。

在这个例子中，SAR ADC 400包含新抖动电路468，所述新抖动电路468位于反馈路径422中的SAR ADC 400内部和DAC 444的输入处。在一些例子中，抖动电路468包含随机数发生器电路470，所述随机数发生器电路470生成在求和点425中从SAR控制器的数字输出中减去的随机数。然后将求和点425的输出输入到DAC 444。在本发明的例子中，在T/H电路414对输入信号410进行采样时，转换操作开始。同时，由随机数发生器470生成抖动信号，并且在DAC输出处设定初始(复位)电压。在一些替代例子中，反馈路径可以包含DAC 444和额外的抖动DAC，所述额外的抖动DAC被布置成将数字抖动信号转换成模拟形式以添加到DAC444输出，其中增加值是已知的。

在转换阶段期间，例如在已经作出多个MSB决策之后，先前添加的抖动值再次施加到DAC输入但具有相反极性，从而减去先前在采样阶段期间已经添加的相同抖动值。在第1个MSB决策之后可以减去抖动。然而，在这种情况下，只有MSB电流源引入的误差将被抖动。在一些例子中，增加位数(在减去抖动值之前)允许随机化由这些位引起的误差。然而，减去必须在仍然存在大于抖动值的超范围时发生。总之，最大位数由特定实施限定，并且由DAC的超范围确定，并且最小数量的决策位(在添加抖动值之前)为‘1’。

实际上，在采样阶段期间添加随机值并且随后利用引入的随机数(来自随机数发生器470)进行一些转换使完整的决策树以及因此由DAC权重的缺陷、稳定以及存储器误差引入的可能的DNL误差随机化。尽管本发明的例子描述了一种技术，通过所述技术在采样阶段期间添加抖动信号(来自随机数发生器的值)，但是可以设想，在其它例子中，可以仅在采样阶段之前或之后，例如在转换阶段开始时添加抖动信号。

有利地，不需要严密控制随机数的加法和减法，因为减法运算中的任何缺陷仅增加噪声而不增加谐波失真。

现在参考图5，示出了根据本发明的示例实施例的在转换阶段期间具有DAC输出的改进的SAR ADC的示例时序图500。示例时序图500包含采样时钟510，所述采样时钟510示出了采样阶段520的时序以及在时钟边缘525处切换到转换阶段530。

SAR ADC，如图4的SAR ADC 400的操作由如550所示的两个阶段组成，当ADC有效时，所述两个阶段是重复的。在跟踪阶段560结束时，模拟输入信号被如图4中的T/H电路414等T/H电路采样和保持。在第二SAR转换阶段570中，SAR控制器在每个转换时期中以其输出580(VDAC)与采样输入信号590之间的电压差减小的方式控制DAC。在每个转换时期期间，采样信号(Vsample)590与DAC输出信号(VDAC)580之间的振幅552差的符号由比较器确定。在转换阶段结束时，DAC输出信号(VDAC)580逼近采样信号(Vsample)590，最大偏差为VLSB/2。输出数字代码(Dout)表示采样模拟信号。

根据本发明的例子，抖动电路在采样阶段期间在554处在DAC的输入处将抖动信号(例如，随机数)添加到反馈信号。转换阶段然后在525处开始并且通过多个MSB DAC单元输出继续，直到在556处并且特别是在转换阶段期间，抖动信号被切换以从DAC的输入处的反馈信号中减去。以这此方式，减少或消除了不想要的谐波失真和杂散，并且因此提高了SARADC的线性度。

现在参考图6，示出了根据本发明的示例实施例的针对SAR ADC的线性度改进的图形表示600。第一图形表示605示出了不具有抖动信号的SAR ADC的线性度性能，而第二图形表示650示出了具有根据本发明的示例实施例生成和实施的抖动信号的SAR ADC的线性度性能。不具有抖动信号的SAR ADC的第一图形表示605示出了输入信号610的高水平的三次谐波失真内容615、五次谐波失真内容620、七次谐波失真内容625以及九次谐波失真内容630。相比而言，第二图形表示650示出了具有根据本发明的示例实施例生成和实施的抖动信号的SARADC的线性度性能，其与三次谐波失真内容660的无抖动例子相当，其中高次谐波失真内容减小到本底噪声水平。

现在参考图7，示出了根据本发明的示例实施例的改进的SAR ADC的示例流程图700。SAR ADC的示例流程图700在702处开始于ADC转换，并且跟踪/采样阶段在704处开始。在跟踪阶段结束时，通过跟踪和保持电路(T/H)对模拟输入信号进行采样。根据本发明的例子，同时并且在706处，设定DAC初始电压，从而借助于抖动电路、如图4中的抖动电路468有效地将抖动值‘D’添加到反馈信号。以此方式，抖动电路生成随机数并且在图4的SAR ADC反馈路径中将其引入(即，添加)到DAC输入442。在707处，位计数器‘k’被设定为‘0’。在708处，逐次逼近转换阶段开始，从而从步骤一到步骤‘M’进行操作，并且解析高达k个MSB位。在710处，确定已经解析的MSB单元的数量是否已达到‘M’。如果在710处已经解析的MSB单元的数量还未达到‘M’，则位计数器k增量，并且过程循环到708并且解析下一个MSB。当在710中已经达到所需数量的MSB解析单元时，抖动电路然后在712处将具有相反极性的抖动值‘D’施加到DAC输入，从而有效地从当前DAC输出中减去抖动值‘D’。在714处，ADC转换继续，直到最低有效位(LSB)被解析，并且一旦LSB已被解析，ADC转换就在716处结束。

已知技术提出在转换阶段结束之后在数字域中减去抖动。本文描述的方法在数字域中添加了少量额外开销，但是提出在转换阶段期间减去抖动值。此外，由于抖动电路/部件基本上是DAC，因此DAC的模拟输出与其数字表示之间的任何差均在减法后添加额外的噪声，从而降低了ADC的整体SNR性能。相比而言，本发明的例子提出减法是DAC的内置操作，所述内置操作不需要关于数字域中的抖动DAC的任何‘知识’并且不需要数字域中的任何后处理。

因此，本发明的例子描述了一种SAR ADC，所述SAR ADC包含：跟踪和保持电路，其被配置成对模拟输入信号进行采样；比较器，其耦合到所述跟踪和保持电路，并且被配置成将所述经采样模拟输入信号与DAC输出电压进行比较；以及反馈路径，所述反馈路径包括DAC，并且所述DAC被配置成生成逼近所述输入模拟信号的所述电压。应当理解，DAC输出是作为参考电压+/-前一位被解析之后的DAC电压的一小部分的电压。所述SAR ADC另外包含抖动电路，所述抖动电路耦合到或位于所述反馈路径中，并且被布置成在所述SAR ADC的转换阶段期间，在第一时间段(例如，采样阶段)内在所述DAC的输入处添加抖动信号并且在第二时间段内从通过所述反馈路径路由的所述输出数字信号和所述DAC的输入中减去所述抖动信号。

此外，可以在模拟域中不需要额外的电路的情况下实施这种方法。因此，本发明的例子提出在转换过程期间，当最终ADC字可用时，但在模拟域中在那之前，减去添加的抖动不在数字域中发生。在此上下文中，尽管数字代码被添加到DAC输入，但其却被认为是模拟域，因为当DAC输入被切换时和最终ADC输出代码可用之前，抖动的减去在DAC输出(模拟)处发生。

在本发明的一些例子中，在从反馈信号中减去抖动信号之前使用可编程数量的MSB DAC单元输出转换输入模拟信号使SAR ADC能够采用自适应转换方案。以此方式，SARADC可以如‘在运行中’被配置或重新配置成对MSB DAC单元的不匹配不敏感。可替换地，在一些例子中，在从反馈信号中减去抖动信号之前采用的MSB DAC单元的数量可以是预定义值。

尽管参考用于如汽车安全系统的雷达单元描述了本发明的例子，但是设想本文描述的概念可以适用于期望小信号的线性度的任何应用。

在前面的说明书中，已经参考本发明的实施例的具体例子描述了本发明。然而，显而易见的是，在不脱离如所附权利要求书中阐述的本发明的范围的情况下，可以在其中进行各种修改和改变，并且权利要求书不限于上文描述的具体例子。本文讨论的连接可以是适合于来往于相应节点、单元或集成电路装置传送信号的任何类型的连接。因此，除非暗示或另有说明，否则连接可以是例如直接连接或间接连接。而且，多个连接可以用串联地或以时分复用的方式传送多个信号的单个连接代替。同样地，承载多个信号的单个连接可以被分离成承载这些信号的子集的各种不同的连接。因此，存在许多用于传送信号的选项。

本领域的技术人员将认识到，本文所描绘的架构仅是示例性的，并且实际上可以实施达到相同功能性的许多其它架构。任何用于实现相同功能性的部件布置都是有效‘关联的’，使得期望的功能得以实现。因此，在本文被组合以实现特定功能的任何两个部件都可以被视为彼此‘关联’，使得期望的功能得以实现，而无论架构或中间部件如何。同样地，如此关联的任何两个部件还可以被视为彼此‘可操作地连接’或‘可操作地耦合’以实现所期望的功能。

另外，本领域的技术人员将认识到，上文所描述的操作之间的界限仅仅是说明性的。可以将多个操作组合成单个操作，可以使单个操作分布于附加操作中，并且可以在时间上至少部分重叠地执行操作。此外，替代实施例可以包含特定操作的多个实例，并且可以在各种其它实施例中改变操作的顺序。

又例如，在一个实施例中，示出的例子可以被实施为位于单个集成电路上或同一装置内的电路。可替换地，电路和/或部件例子可以被实施为以合适的方式彼此互连的任何数量的单独的集成电路或单独的装置。因此，说明书和附图将被视为是说明性的，而不是限制性的。

在权利要求书中，括号内的任何参考标记不应解释为限制权利要求书。‘包括’一词不排除存在除了权利要求中列出的元件或步骤之外的元件或步骤。另外，如本文所使用的术语‘一个(a)’或‘一个(an)’被定义为一个或多于一个。而且，在权利要求中使用如‘至少一个’和‘一个或多个’的介绍性短语不应被解释为暗示由不定冠词‘一个(a)’或‘一个(an)’引入的另一权利要求要素将包含这种引入的权利要求要素的任何特定权利要求限于仅包含一个此类要素的发明，即使当相同的权利要求包括介绍性短语‘一个或多个’或‘至少一个’以及如‘一个(a)’或‘一个(an)’等不定冠词时。对于使用定冠词也是如此。除非另有说明，否则如‘第一’和‘第二’等术语用于任意区分这种术语描述的元件。因此，这些术语不一定旨在指示这种元件的时间优先次序或其它优先次序。在彼此不同的权利要求中叙述的某些措施的简单事实并不表明这些措施的组合不能被有利地使用。

Claims

1.一种逐次逼近寄存器SAR模拟-数字转换器ADC（400），其特征在于，其包括：

跟踪和保持电路（414），其被配置成对模拟输入信号（410）进行采样；

比较器（416），其耦合到所述跟踪和保持电路，并且被配置成将采样的所述模拟输入信号（410）与DAC输出电压进行比较并且产生SAR输出信号（460）；以及

反馈路径（422），其包括数字-模拟转换器DAC（444），所述DAC（444）被配置成生成逼近所述模拟输入信号（410）的参考电压，使得所述比较器（416）确定所述采样输入与所述DAC（444）输出之间的减法运算的符号；

抖动电路（468），其耦合到所述反馈路径（422）并且被布置成在第一时间段内采样阶段期间添加抖动信号到所述DAC（444）的所述输入处；所述抖动电路（468）在第二时间段内所述SAR DAC的转换阶段期间从通过所述反馈路径路由的所述SAR输出信号（460）和所述DAC（444）的输入中减去所述抖动信号。

2.根据权利要求1所述的SAR ADC（400），其特征在于，所述抖动电路（468）位于所述反馈路径（422）中。

3.根据权利要求1或2所述的SAR ADC（400），其特征在于，所述DAC（444）包括多个DAC单元，并且其中耦合到所述比较器（416）的输出的SAR控制器（418）配置所述抖动电路（468）以在已经解析了某一数量（N）的最高有效ADC位之后在所述第二时间段内从所述SAR输出信号中减去所述抖动信号。

4.根据权利要求3所述的SAR ADC（400），其特征在于，最高有效DAC单元的所述数量（N）小于待解析的DAC单元的总数。

5.根据权利要求1或2所述的SAR ADC（400），其特征在于，在最终ADC输出代码可用之前，对所述抖动的所述减去发生在所述DAC（440）的输出处的模拟域中。

6.根据权利要求1或2所述的SAR ADC（400），其特征在于，所述抖动电路（468）包括耦合到求和点（425）的随机数发生器（470），所述求和点（425）位于所述反馈路径（422）中并且被配置成添加并随后减去作为到所述DAC（444）的所述输入的所述抖动信号生成的随机数值。

7.根据权利要求6所述的SAR ADC（400），其特征在于，所述随机数发生器（470）在将所述抖动信号添加到所述求和点（425）中的所述SAR输出信号时生成所述抖动信号的正表示并且在从所述求和点（425）中的所述SAR输出信号中减去所述抖动信号时生成所述抖动信号的负表示。

8.一种雷达单元（300），其特征在于，其包括耦合到至少一个射频电路的至少一个天线，所述至少一个射频电路被配置成接收并向下转换接收的雷达信号，其中所述雷达单元（300）包括根据上述任一权利要求所述的SAR ADC（400），被布置成接收向下转换的基带接收雷达信号并且将所述向下转换的基带接收雷达信号转换为数字形式。

9.一种方法（700），其特征在于，其用于在逐次逼近寄存器SAR模拟-数字转换器ADC（400）中数字化接收的模拟输入信号（410），其中所述方法包括：

通过跟踪和保持电路（414）对模拟输入信号（410）进行采样；

通过比较器（416）将采样的所述模拟输入信号（410）与DAC输出电压进行比较并且产生SAR输出信号（460）；以及

通过数字模拟转换器DAC（444）生成逼近所述模拟输入信号（410）的所述电压；

所述比较器（416）确定所述采样输入与所述DAC（444）输出之间的减法运算的符号；

在第一时间段内在采样期间在所述DAC（444）的输入处添加（706）抖动信号，以及

在第二时间段内在所述SAR ADC（400）的转换阶段期间，从通过反馈路径（422）路由的所述SAR输出信号和所述DAC（444）的输入中减去（712）所述抖动信号。